JP3105606B2 - Liquid crystal device manufacturing method - Google Patents

Liquid crystal device manufacturing method

Info

Publication number
JP3105606B2
JP3105606B2 JP34350191A JP34350191A JP3105606B2 JP 3105606 B2 JP3105606 B2 JP 3105606B2 JP 34350191 A JP34350191 A JP 34350191A JP 34350191 A JP34350191 A JP 34350191A JP 3105606 B2 JP3105606 B2 JP 3105606B2
Authority
JP
Japan
Prior art keywords
film
forming
region
electrode
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34350191A
Other languages
Japanese (ja)
Other versions
JPH05175233A (en
Inventor
紀雄 長廣
田中  勉
健一 梁井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34350191A priority Critical patent/JP3105606B2/en
Publication of JPH05175233A publication Critical patent/JPH05175233A/en
Application granted granted Critical
Publication of JP3105606B2 publication Critical patent/JP3105606B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】 (目次) ・産業上の利用分野 ・従来の技術(図8〜図10) ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例(図1〜図7) ・発明の効果(Contents) ・ Industrial application fields ・ Prior art (FIGS. 8 to 10) ・ Problems to be solved by the invention ・ Means for solving the problems ・ Functions ・ Examples (FIGS. 1 to 7) ) ·The invention's effect

【0002】[0002]

【産業上の利用分野】本発明は、液晶装置の製造方法に
関し、更に詳しく言えば、制御素子として薄膜トランジ
スタ(TFT)を有する液晶装置(LCD)の製造方法
に関する。
The present invention relates to a method for manufacturing a liquid crystal device, and more particularly to a method for manufacturing a liquid crystal device (LCD) having a thin film transistor (TFT) as a control element.

【0003】[0003]

【従来の技術】図8(a)〜(c),図9(d)〜
(f),図10(g),(h)は、従来例のTFTアク
ティブマトリクスLCDの製造方法について説明する断
面図である。
2. Description of the Related Art FIGS. 8A to 8C and FIGS.
(F) and FIGS. 10 (g) and (h) are cross-sectional views for explaining a method of manufacturing a conventional TFT active matrix LCD.

【0004】まず、図8(a)に示すように、透明基板
1上の、薄膜トランジスタ(TFT)のチャネル層を形
成すべき領域に、このチャネル層に液晶装置の駆動のた
めのバックライト光が当たらないように遮光膜2を選択
的に形成する。このとき、遮光膜2の幅は、位置合わせ
マージンを考慮して形成されるチャネル領域層の幅より
も大きめに形成しておく。次いで、遮光膜2を被覆して
絶縁膜3を形成する。続いて、絶縁膜3上に加熱処理に
より感光反応が逆転するレジスト膜4を形成する。この
従来例では、加熱処理により感光反応がネガタイプから
ポジタイプに変化するレジスト膜4を用いる。次いで、
露光マスク5aを用いて、画素電極,ソース電極及びド
レイン電極を形成すべき領域以外の領域のレジスト膜4
を選択的に露光する(図8(b))。
First, as shown in FIG. 8A, in a region on a transparent substrate 1 where a channel layer of a thin film transistor (TFT) is to be formed, backlight light for driving a liquid crystal device is applied to this channel layer. The light shielding film 2 is selectively formed so as not to hit. At this time, the width of the light shielding film 2 is formed to be larger than the width of the channel region layer formed in consideration of the alignment margin. Next, the insulating film 3 is formed by covering the light shielding film 2. Subsequently, a resist film 4 whose photosensitive reaction is reversed by heat treatment is formed on the insulating film 3. In this conventional example, a resist film 4 whose photosensitive reaction changes from a negative type to a positive type by heat treatment is used. Then
Using the exposure mask 5a, the resist film 4 in a region other than the region where the pixel electrode, the source electrode, and the drain electrode are to be formed.
Is selectively exposed (FIG. 8B).

【0005】次に、加熱処理を行い、レジスト膜4の感
光反応をポジタイプに逆転させた(図8(c))後、続
いて、別の露光マスク5bを用いて遮光膜2の上方の、
TFTのチャネル層を形成すべき帯状の領域以外の領域
のレジスト膜4を選択的に露光する(図9(d))。
Next, after performing a heat treatment to reverse the photosensitive reaction of the resist film 4 to a positive type (FIG. 8C), subsequently, using another exposure mask 5b, the upper part of the light shielding film 2 is removed.
The resist film 4 in the region other than the band-like region where the channel layer of the TFT is to be formed is selectively exposed (FIG. 9D).

【0006】次いで、レジスト膜4の現像を行うと、画
素電極,ソース電極及びドレイン電極を形成すべき領域
以外の領域及びチャネル領域層を形成すべき領域にレジ
ストパターン4aが形成される(図9(e))。続い
て、画素電極となるITO膜6/リンをドープしたアモ
ルファスシリコン(n+ a−Si)膜7を全面に形成す
る(図9(f))。
Next, when the resist film 4 is developed, a resist pattern 4a is formed in a region other than a region where a pixel electrode, a source electrode and a drain electrode are to be formed, and in a region where a channel region layer is to be formed (FIG. 9). (E)). Subsequently, an ITO film 6 serving as a pixel electrode / amorphous silicon (n + a-Si) film 7 doped with phosphorus is formed on the entire surface (FIG. 9F).

【0007】次に、残存するレジストパターン4aを除
去すると、画素電極,ソース電極及びドレイン電極を形
成すべき領域以外の領域及びチャネル領域層を形成すべ
き領域のITO膜6/n+a−Si膜7がレジストパタ
ーン4aとともにリフトオフにより除去され、チャネル
領域層を形成すべき領域を除く、画素電極及びソース電
極を形成すべき領域とドレイン電極を形成すべき領域と
にそれぞれITO膜6a/n+ a−Si膜7aと、IT
O膜6b/n+ a−Si膜7bとが残存する。続いて、
全面に半導体層及びゲート絶縁膜の一部となる第1の絶
縁膜を形成する。
Next, when the remaining resist pattern 4a is removed, the ITO film 6 / n + a-Si in the region other than the region where the pixel electrode, the source electrode and the drain electrode are to be formed and the region where the channel region layer is to be formed is formed. The film 7 is removed by lift-off together with the resist pattern 4a, and the ITO film 6a / n + is formed in a region where a pixel electrode and a source electrode are to be formed and a region where a drain electrode is to be formed, except for a region where a channel region layer is to be formed. a-Si film 7a and IT
The O film 6b / n + a-Si film 7b remains. continue,
A first insulating film to be a part of the semiconductor layer and the gate insulating film is formed over the entire surface.

【0008】次いで、第1の絶縁膜,半導体層及びn+
a−Si膜7a,7bを選択的にエッチングして、IT
O膜6aからなる画素電極10と、画素電極10と接続
するITO膜6a及びn+ a−Si膜7cからなるソー
ス電極11と、TFTのチャネル層を形成すべき帯状の
領域を挟んでソース電極11と対向するITO膜6b及
びn+ a−Si膜7dからなるドレイン電極12とを形
成するとともに、対向するソース電極11及びドレイン
電極12との間が橋渡しされるように半導体層8,第1
の絶縁膜14aを残存する。これにより、ソース電極11
上の半導体層がソース領域層8aとなり、ドレイン電極
12上の半導体層がドレイン領域層8bとなり、ソース
電極11及びドレイン電極12との間の半導体層がチャ
ネル領域層8cとなっている一のTFTが完成する。
Next, a first insulating film, a semiconductor layer and n +
The a-Si films 7a and 7b are selectively etched to obtain an IT
A pixel electrode 10 made of an O film 6a, a source electrode 11 made of an ITO film 6a and an n + a-Si film 7c connected to the pixel electrode 10, and a source electrode sandwiching a strip-shaped region where a channel layer of a TFT is to be formed. 11 and a drain electrode 12 composed of an opposing ITO film 6b and an n + a-Si film 7d, and the semiconductor layer 8 and the first layer 11 are formed so as to bridge between the opposing source electrode 11 and the drain electrode 12.
The insulating film 14a remains. Thereby, the source electrode 11
One TFT in which the upper semiconductor layer becomes the source region layer 8a, the semiconductor layer on the drain electrode 12 becomes the drain region layer 8b, and the semiconductor layer between the source electrode 11 and the drain electrode 12 becomes the channel region layer 8c Is completed.

【0009】次いで、一のTFTのドレイン電極12及
び不図示の他のTFTのドレイン電極12を互いに接続
するドレインバスライン13を形成した後、ゲート絶縁
膜の一部となる第2の絶縁膜14bを形成する。続いて、
第2の絶縁膜14b上にゲート電極となる導電体膜15を
形成した後、導電体膜15上にレジスト膜16を形成す
る。
Next, after forming a drain bus line 13 for connecting the drain electrode 12 of one TFT and the drain electrode 12 of another TFT (not shown) to each other, a second insulating film 14b serving as a part of the gate insulating film is formed. To form continue,
After a conductive film 15 serving as a gate electrode is formed on the second insulating film 14b, a resist film 16 is formed on the conductive film 15.

【0010】次に、露光マスクを用いてレジスト膜16
を選択的に露光した(図10(g))後、レジスト膜1
6を現像して、チャネル領域層8cの上方の、ゲート電
極を形成すべき領域にレジストパターン16aを形成す
る。このとき、レジストパターン16aの幅は、位置合わ
せマージンを考慮して形成されるチャネル領域層8cの
幅よりも大きめに形成しておく。次いで、レジストパタ
ーン16aをマスクとして導電体膜15を選択的にエッチ
ング・除去し、ゲート電極15aを形成する(図10
(h))。その後、全面に不図示の液晶膜を形成する
と、液晶装置が完成する。
Next, a resist film 16 is formed using an exposure mask.
Is selectively exposed (FIG. 10 (g)), and then the resist film 1 is exposed.
6 is developed to form a resist pattern 16a above the channel region layer 8c in a region where a gate electrode is to be formed. At this time, the width of the resist pattern 16a is formed to be larger than the width of the channel region layer 8c formed in consideration of the alignment margin. Next, the conductive film 15 is selectively etched and removed using the resist pattern 16a as a mask to form a gate electrode 15a (FIG. 10).
(H)). Thereafter, when a liquid crystal film (not shown) is formed on the entire surface, the liquid crystal device is completed.

【0011】[0011]

【発明が解決しようとする課題】ところで、上記の製造
方法によれば、図10(g)に示すように、露光マスク
5cを用いてレジスト膜16を選択的に露光・現像し
て、チャネル領域層8cの上方の、ゲート電極15aを形
成するためのマスクとなるレジストパターン16aを形成
する際、ホト工程における位置合わせマージンを考慮し
て、レジストパターン16aの幅をチャネル領域層8cの
幅よりも大きめに形成している。このため、形成された
ゲート電極15aと、チャネル領域層8cに隣接するソー
ス電極11及びドレイン電極12との間で相当の重なり
が生じ、その結果、寄生容量が増大し、液晶装置の高速
化の妨げになるという問題がある。
According to the above-described manufacturing method, as shown in FIG. 10 (g), the resist film 16 is selectively exposed and developed using an exposure mask 5c to form a channel region. When forming a resist pattern 16a above the layer 8c and serving as a mask for forming the gate electrode 15a, the width of the resist pattern 16a is made larger than the width of the channel region layer 8c in consideration of an alignment margin in a photo process. It is formed large. For this reason, considerable overlap occurs between the formed gate electrode 15a and the source electrode 11 and the drain electrode 12 adjacent to the channel region layer 8c. As a result, the parasitic capacitance increases, and the speed of the liquid crystal device increases. There is a problem that hinders.

【0012】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、寄生容量を低減して液晶装置
の高速化を図ることが可能な液晶装置の製造方法を提供
することを目的とする。
The present invention has been made in view of the above-mentioned problems of the prior art, and provides a method of manufacturing a liquid crystal device capable of reducing the parasitic capacitance and increasing the speed of the liquid crystal device. Aim.

【0013】[0013]

【課題を解決するための手段】上記課題は、第1に、透
明基板上に遮光膜を選択的に形成した後、絶縁膜を形成
する工程と、前記遮光膜をマスクとするホトリソグラフ
ィー法により、前記遮光膜の上方の絶縁膜上であって、
前記ソース電極及びドレイン電極を形成すべき領域の間
のチャネル領域層を形成すべき領域に選択的に第1のパ
ターン形成膜を形成するとともに、第1の露光マスクを
用いたホトリソグラフィー法により、前記絶縁膜上であ
って、画素電極,ソース電極及びドレイン電極を形成す
べき領域以外の領域に選択的に第2のパターン形成膜を
形成する工程と、前記第1及び第2のパターン形成膜を
介して前記絶縁膜上に露光光を透過する第1の導電体膜
を形成する工程と、前記第1及び第2のパターン形成膜
を除去して、リフトオフにより前記第1の導電体膜から
なる画素電極,ソース電極及びドレイン電極を形成する
工程と、前記ソース電極及びドレイン電極を橋渡しする
ように選択的に半導体層及び第1のゲート絶縁膜を形成
するとともに、前記ドレイン電極と接続するドレインバ
スラインを形成する工程と、前記第1のゲート絶縁膜上
に第2のゲート絶縁膜と露光光を透過する第2の導電体
膜とを順次形成する工程と、前記遮光膜をマスクとする
ホトリソグラフィー法により前記遮光膜の上方の第2の
導電体膜上に第3のパターン形成膜を形成するととも
に、第2の露光マスクを用いたホトリソグラフィー法に
より、ゲートバスラインを形成すべき領域の第2の導電
体膜上に第4のパターン形成膜を形成する工程と、前記
第3及び第4のパターン形成膜をマスクとして前記第2
の導電体膜をエッチング・除去し、前記第2のゲート絶
縁膜上に前記第2の導電体膜からなるゲート電極及び該
ゲート電極と接続するゲートバスラインを形成する工程
とを有する液晶装置の製造方法によって達成され、第2
に、前記第1及び第2のパターン形成膜を形成する工程
においては、加熱処理により感光反応形式がネガタイプ
とポジタイプとの間で逆転する第1の感光性膜を前記絶
縁膜上に形成する工程と、前記透明基板と反対側の表面
側から、画素電極,ソース電極,ドレイン電極及び遮光
膜の上方であってソース電極とドレイン電極との間のチ
ャネル領域層を形成すべき領域以外の領域の第1の感光
性膜に選択的に露光光を照射した後、加熱処理して前記
第1の感光性膜の感光反応形式を逆転する工程と、前記
遮光膜をマスクとして前記透明基板側から前記第1の感
光性膜に選択的に露光光を照射した後、前記第1の感光
性膜を現像し、前記絶縁膜上であって、前記遮光膜の上
方のチャネル領域層を形成すべき領域と、前記画素電
極,ソース電極及びドレイン電極を形成すべき領域以外
の領域とにそれぞれ第1及び第2のパターン形成膜を形
成する工程とを含むことを特徴とする第1の発明に記載
の液晶装置の製造方法によって達成され、第3に、前記
第3及び第4のパターン形成膜を形成する工程において
は、前記第2の導電体膜上に加熱処理により感光反応形
式がネガタイプとポジタイプとの間で逆転する第2の感
光性膜を形成する工程と、前記ゲートバスラインを形成
すべき領域の第2の感光性膜に選択的に露光光を照射し
た後、加熱処理して前記第2の感光性膜の感光反応形式
を逆転する工程と、前記ドレインバスライン上方の領域
に選択的に露光光を照射するとともに、前記遮光膜をマ
スクとして前記透明基板側から前記第2の感光性膜に選
択的に露光光を照射した後、前記第2の感光性膜を現像
し、前記第2の導電体膜上であって、前記遮光膜の上方
のゲート電極を形成すべき領域、及び前記ゲートバスラ
インを形成すべき領域にそれぞれ第3及び第4のパター
ン形成膜を形成する工程とを含むことを特徴とする第1
又は第2の発明に記載の液晶装置の製造方法によって達
成され、第4に、前記ドレインバスラインはAl膜等の
遮光性の導電体膜であることを特徴とする第3の発明に
記載の液晶装置の製造方法によって達成され、第5に、
前記第1の導電体膜はITO膜/n+ a−Si膜の2層
の導電体膜であり、前記第2の導電体膜はITO膜であ
り、前記第1及び第2のゲート絶縁膜はシリコン窒化膜
であることを特徴とする第1〜第4の発明のいずれかに
記載の液晶装置の製造方法によって達成される。
The first object of the present invention is to first form a light-shielding film on a transparent substrate and then form an insulating film, and a photolithography method using the light-shielding film as a mask. On the insulating film above the light shielding film,
A first pattern formation film is selectively formed in a region where a channel region layer is to be formed between the regions where the source electrode and the drain electrode are to be formed, and by a photolithography method using a first exposure mask, Selectively forming a second pattern forming film on a region other than the region where the pixel electrode, the source electrode, and the drain electrode are to be formed on the insulating film; and forming the first and second pattern forming films on the insulating film. Forming a first conductor film that transmits exposure light on the insulating film through the first and second layers; removing the first and second pattern formation films from the first conductor film by lift-off; Forming a pixel electrode, a source electrode, and a drain electrode, and selectively forming a semiconductor layer and a first gate insulating film so as to bridge the source electrode and the drain electrode. Forming a drain bus line connected to the drain electrode, sequentially forming a second gate insulating film and a second conductor film transmitting the exposure light on the first gate insulating film; A third pattern forming film is formed on the second conductive film above the light shielding film by photolithography using the light shielding film as a mask, and the gate bus is formed by photolithography using a second exposure mask. Forming a fourth pattern forming film on the second conductor film in a region where a line is to be formed; and forming the second pattern film using the third and fourth pattern forming films as a mask.
Etching and removing said conductive film to form a gate electrode made of said second conductive film and a gate bus line connected to said gate electrode on said second gate insulating film. Achieved by the manufacturing method, the second
In the step of forming the first and second pattern forming films, a step of forming, on the insulating film, a first photosensitive film in which a photosensitive reaction type is reversed between a negative type and a positive type by heat treatment And a region other than a region where a channel region layer between the source electrode and the drain electrode is to be formed above the pixel electrode, the source electrode, the drain electrode, and the light-shielding film from the surface side opposite to the transparent substrate. After selectively irradiating the first photosensitive film with exposure light, a heat treatment is performed to reverse the photosensitive reaction type of the first photosensitive film, and the light-shielding film is used as a mask from the transparent substrate side. After selectively irradiating the first photosensitive film with exposure light, the first photosensitive film is developed to form a region on the insulating film where a channel region layer above the light shielding film is to be formed. And the pixel electrode, the source electrode, and Forming a first and a second pattern forming film respectively in a region other than a region where a rain electrode is to be formed, and a method of manufacturing a liquid crystal device according to the first invention. Thirdly, in the step of forming the third and fourth pattern forming films, the second photosensitive film is reversely switched between a negative type and a positive type by a heat treatment on the second conductive film. Forming a photosensitive film, and selectively irradiating exposure light to the second photosensitive film in a region where the gate bus line is to be formed, and then subjecting the second photosensitive film to a heat treatment by heating treatment. And selectively irradiating exposure light to an area above the drain bus line, and selectively irradiating exposure light to the second photosensitive film from the transparent substrate side using the light shielding film as a mask. After the second A photosensitive film is developed, and third and fourth regions are formed on the second conductive film in a region where a gate electrode is to be formed above the light shielding film and in a region where the gate bus line is to be formed, respectively. Forming a pattern forming film according to (1).
Alternatively, the invention is attained by the method of manufacturing a liquid crystal device according to the second invention, and fourthly, the drain bus line is a light-shielding conductive film such as an Al film. Fifth, achieved by a method of manufacturing a liquid crystal device,
The first conductor film is a two-layer conductor film of ITO film / n + a-Si film, the second conductor film is an ITO film, and the first and second gate insulating films Is a silicon nitride film, which is achieved by the method for manufacturing a liquid crystal device according to any one of the first to fourth inventions.

【0014】[0014]

【作 用】本発明の液晶装置の製造方法においては、透
明基板上の遮光膜をマスクとするホトリソグラフィー法
によりソース電極及びドレイン電極を形成すべき領域の
間のチャネル領域層を形成すべき領域を形成し、かつ同
じ遮光膜をマスクとするホトリソグラフィー法によりゲ
ート電極を形成している。従って、チャネル領域層の両
側のソース電極及びドレイン電極とゲート電極とは自己
整合されるので、これらの間の重なりを必要最小限に少
なくすることができる。これにより、電極間の浮遊容量
の低減を図ることができる。
In the method of manufacturing a liquid crystal device according to the present invention, a region where a channel region layer is to be formed between a region where a source electrode and a drain electrode are to be formed by photolithography using a light-shielding film on a transparent substrate as a mask. And a gate electrode is formed by photolithography using the same light-shielding film as a mask. Therefore, the source electrode and the drain electrode on both sides of the channel region layer and the gate electrode are self-aligned, so that the overlap therebetween can be reduced to the minimum necessary. Thereby, the stray capacitance between the electrodes can be reduced.

【0015】また、感光反応形式がネガタイプとポジタ
イプとの間で逆転する感光性膜を用い、表面からの露光
及び裏面の透明基板側からの遮光膜を介した露光を組み
合わせたホトリソグラフィー法、及びリフトオフ法によ
り、一回の感光性膜の形成だけで、ゲート電極と自己整
合されるチャネル領域層を挟んで対向するソース電極及
びドレイン電極と画素電極とを形成しているので、工程
の簡略化を図ることができる。
A photolithography method using a photosensitive film whose photosensitive reaction mode is reversed between a negative type and a positive type, and combining exposure from the front side and exposure from the rear side through a light shielding film from the transparent substrate side; and By the lift-off method, the source and drain electrodes and the pixel electrode facing each other with the channel region layer self-aligned with the gate electrode formed by only one formation of the photosensitive film, thereby simplifying the process. Can be achieved.

【0016】更に、感光反応形式がネガタイプとポジタ
イプとの間で逆転する感光性膜を用い、表面からの露光
及び裏面の透明基板側からの遮光膜を介した露光を組み
合わせたホトリソグラフィー法により、一回の感光性膜
の形成だけで、チャネル領域層と自己整合されたゲート
電極及びこのゲート電極と接続するゲートバスラインを
形成しているので、上記と同様に、工程の簡略化を図る
ことができる。また、ドレインバスライン等の遮光性の
導電体膜を含み、裏面からの露光が妨げられるような場
合でも、予めこの部分を表面から露光しておくことによ
り、一回の感光性膜の形成だけで、チャネル領域層と自
己整合されたゲート電極及びこのゲート電極と接続する
ゲートバスラインを形成しているので、上記と同様に、
工程の簡略化を図ることができる。
Further, using a photosensitive film whose photosensitive reaction mode is reversed between a negative type and a positive type, a photolithography method combining exposure from the front side and exposure from the back side through a light shielding film from the transparent substrate side, Since the gate electrode self-aligned with the channel region layer and the gate bus line connected to this gate electrode are formed only by forming the photosensitive film once, the process can be simplified as described above. Can be. In addition, even when a light-shielding conductive film such as a drain bus line is included and exposure from the back surface is obstructed, exposing this portion from the front surface in advance allows the photosensitive film to be formed only once. Thus, a gate electrode self-aligned with the channel region layer and a gate bus line connected to this gate electrode are formed.
The process can be simplified.

【0017】[0017]

【実施例】次に、図面を参照しながら本発明の実施例に
ついて説明する。図1(a)〜図7(q)は、本発明の
実施例の制御素子としてスタガ型の薄膜トランジスタ
(TFT)を有する液晶装置(LCD)の製造方法につ
いて説明する図である。なお、図1(a)〜図2
(d),図3(f)〜図4(k),図6(n),図7
(p)は断面図、図2(e),図5(l),(m),図
6(o),図7(q)は上面図で、図2(e)のA−A
線断面図を図2(d)に、図6(o)のB−B線断面図
を図6(n)に、図7(q)のC−C線断面図を図7
(p)に示す。
Next, an embodiment of the present invention will be described with reference to the drawings. FIGS. 1A to 7Q are diagrams illustrating a method of manufacturing a liquid crystal device (LCD) having a staggered thin film transistor (TFT) as a control element according to an embodiment of the present invention. 1 (a) and FIG.
(D), FIGS. 3 (f) to 4 (k), FIG. 6 (n), FIG.
(P) is a sectional view, FIGS. 2 (e), 5 (l), (m), 6 (o), and 7 (q) are top views, and AA in FIG. 2 (e).
FIG. 2D is a sectional view taken along the line, FIG. 6N is a sectional view taken along the line BB of FIG. 6O, and FIG. 7 is a sectional view taken along the line CC of FIG.
(P).

【0018】まず、図1(a)に示すように、TFTの
チャネル領域層に液晶装置の駆動のためのバックライト
光が当たらないように、合成石英からなる透明基板21
上の、薄膜トランジスタ(TFT)のチャネル領域層を
形成すべき領域を含む領域に、膜厚約600Åのクロム
(Cr)膜からなる遮光膜22を選択的に形成する。こ
のとき、遮光膜22の幅は、形成されるチャネル領域層
の幅とほぼ同じ大きさに形成しておく。続いて、遮光膜
22を被覆して膜厚約5000ÅのSiO2膜からなる絶縁膜2
3を形成する。
First, as shown in FIG. 1A, a transparent substrate 21 made of synthetic quartz is used so that backlight for driving the liquid crystal device does not shine on the channel region layer of the TFT.
A light-shielding film 22 made of a chromium (Cr) film having a thickness of about 600 ° is selectively formed in a region including a region where a channel region layer of a thin film transistor (TFT) is to be formed. At this time, the width of the light shielding film 22 is formed to be substantially the same as the width of the channel region layer to be formed. Subsequently, the insulating film 2 covering the light shielding film 22 and made of a SiO 2 film having a thickness of about 5000 °
Form 3

【0019】次いで、加熱処理により感光反応形式がネ
ガタイプからポジタイプに変化するレジスト膜(第1の
感光性膜)24を絶縁膜23上に形成した後、画素電
極,ソース電極,ドレイン電極及びソース電極とドレイ
ン電極との間のチャネル領域層を形成すべき領域以外の
領域のレジスト膜24を露光マスク(第1の露光マス
ク)25を用いて選択的に露光する(図1(b))。
Next, after a resist film (first photosensitive film) 24 whose photosensitive reaction type changes from negative type to positive type by heat treatment is formed on the insulating film 23, a pixel electrode, a source electrode, a drain electrode and a source electrode are formed. The resist film 24 in a region other than a region where a channel region layer is to be formed between the gate electrode and the drain electrode is selectively exposed using an exposure mask (first exposure mask) 25 (FIG. 1B).

【0020】次に、温度120℃,時間10分の条件で
加熱処理を行い、レジスト膜24の感光反応形式をネガ
タイプからポジタイプに変化させる(図1(c))。次
いで、遮光膜22をマスクとして、透明基板21の側か
ら遮光膜22の上方の、TFTのチャネル領域層を形成
すべき帯状の領域のレジスト膜24を選択的に露光す
る。このとき、多少、過剰気味に露光を行うことによ
り、遮光膜22上の非露光部26cの幅が遮光膜22の幅
よりも狭くなるようにする(図2(d),(e))。
Next, heat treatment is performed at a temperature of 120 ° C. for a time of 10 minutes to change the photosensitive reaction type of the resist film 24 from a negative type to a positive type (FIG. 1C). Next, using the light-shielding film 22 as a mask, the resist film 24 in the band-shaped region where the channel region layer of the TFT is to be formed is selectively exposed from the side of the transparent substrate 21 above the light-shielding film 22. At this time, the width of the non-exposed portion 26c on the light-shielding film 22 is made smaller than the width of the light-shielding film 22 by slightly exposing slightly (FIGS. 2D and 2E).

【0021】次に、レジスト膜24を現像すると、ネガ
タイプのレジスト膜として露光光の照射された領域26b
と、ポジタイプのレジスト膜として露光光の照射されて
いない領域26cのレジスト膜が残存する。即ち、ソース
電極とドレイン電極との間のチャネル領域層を形成すべ
き領域と、画素電極,ソース電極及びドレイン電極を形
成すべき領域以外の領域とにそれぞれレジストパターン
(第1のパターン形成膜)24a及びレジストパターン
(第2のパターン形成膜)24bが形成される(図3
(f))。
Next, when the resist film 24 is developed, it becomes a negative type resist film in the region 26b irradiated with the exposure light.
Then, the resist film in the region 26c not irradiated with the exposure light remains as a positive type resist film. That is, a resist pattern (first pattern forming film) is formed in a region where a channel region layer between a source electrode and a drain electrode is to be formed and a region other than a region where a pixel electrode, a source electrode and a drain electrode are to be formed. 24a and a resist pattern (second pattern forming film) 24b are formed (FIG. 3).
(F)).

【0022】次いで、画素電極となる膜厚約500Åの
ITO膜27をスパッタ法により、リンをドープした膜
厚約300Åのn+型のa−Si膜(n+ a−Si膜)
28をプラズマCVD法により順次全面に形成する。な
お、ITO膜27及びn+ a−Si膜28の2層の導電
体膜が第1の導電体膜39を構成する(図3(g))。
Next, an about 500-Å thick n-type a-Si film (n.sup. + -A-Si film) doped with phosphorus by about 300 .ANG.
28 are sequentially formed on the entire surface by a plasma CVD method. Note that the two-layer conductor film of the ITO film 27 and the n + a-Si film 28 constitutes a first conductor film 39 (FIG. 3G).

【0023】次に、残存するレジストパターン24a,24
bを除去すると、画素電極,ソース電極及びドレイン電
極を形成すべき領域以外のITO膜27/n+ a−Si
膜28がレジストパターン24a,24bとともにリフトオ
フにより除去され、ITO膜27a/n+ a−Si膜28a
の2層の導電体膜が画素電極,ソース電極を形成すべき
領域に残存するとともに、ITO膜27b/n+ a−Si
膜28bの2層の導電体膜がドレイン電極を形成すべき領
域に残存する(図3(h))。
Next, the remaining resist patterns 24a, 24
When b is removed, the ITO film 27 / n + a-Si other than the region where the pixel electrode, the source electrode and the drain electrode are to be formed is formed.
The film 28 is removed by lift-off together with the resist patterns 24a and 24b, and the ITO film 27a / n + a-Si film 28a
The two-layer conductor film remains in the region where the pixel electrode and the source electrode are to be formed, and the ITO film 27b / n + a-Si
The two conductor films of the film 28b remain in the region where the drain electrode is to be formed (FIG. 3 (h)).

【0024】次いで、全面に膜厚約200Åのa−Si
からなる半導体層及びゲート絶縁膜の一部となる膜厚約
500ÅのSiN膜からなる絶縁膜をプラズマCVD法
により順次形成する。続いて、絶縁膜,半導体層及びn
+ a−Si膜28a,28bを選択的にエッチングして、I
TO膜27aからなる画素電極29と、画素電極29と接
続するITO膜27a/n+ a−Si膜28cからなるソー
ス電極30と、TFTのチャネル領域層を形成すべき帯
状の領域を挟んでソース電極30と対向するITO膜27
b/n+ a−Si膜28dからなるドレイン電極31とを
形成するとともに、対向するソース電極30及びドレイ
ン電極31との間が橋渡しされるように半導体層32,
第1のゲート絶縁膜33を残存する。これにより、ソー
ス電極30上の半導体層がソース領域層32aとなり、ド
レイン電極31上の半導体層がドレイン領域層32bとな
り、ソース電極30及びドレイン電極31との間の半導
体層がチャネル領域層32cとなっている一のTFTが完
成する。
Next, a-Si film having a thickness of about 200
And an insulating film made of a SiN film having a thickness of about 500.degree. Which becomes a part of the gate insulating film is sequentially formed by a plasma CVD method. Subsequently, an insulating film, a semiconductor layer, and n
+ a-Si films 28a and 28b are selectively etched to
A pixel electrode 29 composed of a TO film 27a, a source electrode 30 composed of an ITO film 27a / n + a-Si film 28c connected to the pixel electrode 29, and a source having a band-shaped region where a channel region layer of a TFT is to be formed. ITO film 27 facing electrode 30
A drain electrode 31 made of a b / n + a-Si film 28d is formed, and the semiconductor layer 32 and the drain electrode 31 are bridged so as to bridge between the opposing source electrode 30 and drain electrode 31.
The first gate insulating film 33 remains. Thus, the semiconductor layer on the source electrode 30 becomes the source region layer 32a, the semiconductor layer on the drain electrode 31 becomes the drain region layer 32b, and the semiconductor layer between the source electrode 30 and the drain electrode 31 becomes the channel region layer 32c. One completed TFT is completed.

【0025】次に、一のTFTのドレイン電極31及び
不図示の他のTFTのドレイン電極を互いに接続するド
レインバスライン34を形成した(図4(i))後、ゲ
ート絶縁膜の一部となる膜厚約3000ÅのSiN膜からな
る第2のゲート絶縁膜35を形成する。
Next, after forming a drain bus line 34 for connecting the drain electrode 31 of one TFT and the drain electrode of another TFT not shown (FIG. 4 (i)), a part of the gate insulating film is formed. A second gate insulating film 35 made of a SiN film having a thickness of about 3000 ° is formed.

【0026】次いで、第2のゲート絶縁膜35上にゲー
ト電極及びゲートバスラインとなる膜厚約3000ÅのIT
O膜(第2の導電体膜)36を形成した(図4(j))
後、加熱により感光反応のタイプがネガタイプからポジ
タイプに変化するレジスト膜(第2の感光性膜)37を
ITO膜36上に形成する(図4(k))。
Next, on the second gate insulating film 35, an IT film having a film thickness of about 3000 な る serving as a gate electrode and a gate bus line is formed.
An O film (second conductor film) 36 was formed (FIG. 4 (j)).
Thereafter, a resist film (second photosensitive film) 37 whose photosensitive reaction type changes from negative type to positive type by heating is formed on the ITO film 36 (FIG. 4 (k)).

【0027】次に、ゲートバスラインを形成すべき領域
のレジスト膜37を不図示の露光マスク(第2の露光マ
スク)を用いて選択的に露光する(図5(l))。続い
て、温度120℃,時間10分の条件で加熱処理を行
い、ネガタイプのレジスト膜37をポジタイプのレジス
ト膜37に変化させる。ここで、次の工程で通常に透明
基板21側から露光光を照射した場合、ドレインバスラ
イン34の影になるため、ドレインバスライン34上方
のレジスト膜37には露光光が当たらず、レジスト膜3
7を現像するとこの部分にはレジスト膜37が残存す
る。従って、次に、予めドレインバスライン34上方の
レジスト膜37を不図示の露光マスクを用いて表面側か
ら露光して、現像により除去できるようにしておく(図
5(m))。
Next, the resist film 37 in the region where the gate bus line is to be formed is selectively exposed using an exposure mask (not shown) (second exposure mask) (FIG. 5 (l)). Subsequently, heat treatment is performed under the conditions of a temperature of 120 ° C. and a time of 10 minutes to change the negative type resist film 37 into a positive type resist film 37. Here, when the exposure light is normally irradiated from the transparent substrate 21 side in the next step, the exposure light is not cast on the resist film 37 above the drain bus line 34 because the shadow is formed on the drain bus line 34. 3
When the resist 7 is developed, the resist film 37 remains in this portion. Therefore, the resist film 37 above the drain bus line 34 is exposed in advance from the front side using an exposure mask (not shown) so that it can be removed by development (FIG. 5 (m)).

【0028】次に、遮光膜22をマスクとして透明基板
21側よりレジスト膜37を選択的に露光した(図6
(n),(o))後、レジスト膜24を現像すると、ネ
ガタイプのレジスト膜37として露光光の照射された領
域38bと、ポジタイプのレジスト膜37として露光光の
照射されていない領域38eのレジスト膜が残存する。即
ち、チャネル領域層32cの上方の、ゲート電極を形成す
べき領域にほぼチャネル領域層32cの幅と同じ大きさの
レジストパターン(第3のパターン形成膜)37aを形成
されるとともに、ゲートバスラインを形成すべき領域に
レジストパターン(第4のパターン形成膜)37bを形成
される。
Next, the resist film 37 was selectively exposed from the transparent substrate 21 side using the light shielding film 22 as a mask (FIG. 6).
After (n) and (o)), when the resist film 24 is developed, a resist 38 in a region 38b irradiated with exposure light as a negative type resist film 37 and a region 38e not irradiated with exposure light as a positive type resist film 37 are formed. The film remains. That is, a resist pattern (third pattern forming film) 37a having substantially the same size as the width of the channel region layer 32c is formed in the region where the gate electrode is to be formed, above the channel region layer 32c, and the gate bus line is formed. A resist pattern (fourth pattern forming film) 37b is formed in the region where the pattern is to be formed.

【0029】次いで、レジストパターン37a,37bをマ
スクとしてITO膜36を選択的にエッチング・除去
し、ITO膜からなるゲート電極36a及びゲートバスラ
イン36bを形成する(図7(p),(q))。その後、
全面に不図示の液晶膜を形成すると、液晶装置が完成す
る。
Next, the ITO film 36 is selectively etched and removed using the resist patterns 37a and 37b as masks to form a gate electrode 36a and a gate bus line 36b made of the ITO film (FIGS. 7 (p) and (q)). ). afterwards,
When a liquid crystal film (not shown) is formed on the entire surface, a liquid crystal device is completed.

【0030】以上のように、本発明の実施例によれば、
同一の遮光膜22をマスクとするホトリソグラフィー法
により、ソース電極30とドレイン電極31との間のチ
ャネル領域層32cが形成される空隙と、チャネル領域層
32c上のゲート電極36aとを形成している。従って、ソ
ース電極30とドレイン電極31との間のチャネル領域
層32cの幅とゲート電極36aの幅とはほぼ等しく、かつ
共に遮光膜22の上方に位置が整合するように形成する
ことができる。このため、ソース電極30及びドレイン
電極31とゲート電極36aとの重なりは極めて少なくな
るので、TFT素子の寄生容量を小さくして、液晶装置
の高速化を図ることができる。
As described above, according to the embodiment of the present invention,
The gap where the channel region layer 32c is formed between the source electrode 30 and the drain electrode 31 is formed by photolithography using the same light shielding film 22 as a mask.
And a gate electrode 36a on 32c. Therefore, the width of the channel region layer 32c between the source electrode 30 and the drain electrode 31 and the width of the gate electrode 36a are substantially equal, and both can be formed so as to be aligned above the light shielding film 22. Therefore, the overlap between the source electrode 30 and the drain electrode 31 and the gate electrode 36a is extremely small, so that the parasitic capacitance of the TFT element can be reduced and the speed of the liquid crystal device can be increased.

【0031】また、透明基板21と反対側の表面から露
光マスクを用いて選択的に露光光を照射しているが、露
光マスクを用いずに露光光を絞れる装置を用いて選択的
に露光光を照射してもよい。
Although the exposure light is selectively irradiated from the surface on the side opposite to the transparent substrate 21 using an exposure mask, the exposure light is selectively irradiated using a device capable of narrowing the exposure light without using the exposure mask. May be irradiated.

【0032】[0032]

【発明の効果】以上のように、本発明の実施例によれ
ば、透明基板上の遮光膜をマスクとするホトリソグラフ
ィー法により、ソース電極及びドレイン電極を形成すべ
き領域の間のチャネル領域層を形成すべき領域を形成
し、かつ同じ遮光膜をマスクとするホトリソグラフィー
法によりゲート電極を形成している。従って、チャネル
領域層の両側のソース電極及びドレイン電極とゲート電
極とは自己整合されるので、ソース電極及びドレイン電
極とゲート電極との重なりを極めて少なくすることがで
きる。これにより、電極間の浮遊容量の低減を図ること
ができ、このため、液晶装置の高速化を図ることができ
る。
As described above, according to the embodiment of the present invention, a channel region layer between a region where a source electrode and a drain electrode are to be formed by photolithography using a light-shielding film on a transparent substrate as a mask. Are formed, and a gate electrode is formed by photolithography using the same light-shielding film as a mask. Therefore, since the source electrode and the drain electrode on both sides of the channel region layer are self-aligned with the gate electrode, the overlap between the source electrode, the drain electrode, and the gate electrode can be extremely reduced. Thus, the stray capacitance between the electrodes can be reduced, so that the speed of the liquid crystal device can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例のTFTアクティブマトリクス
LCDの製造方法について説明する図(その1)であ
る。
FIG. 1 is a diagram (part 1) for explaining a method of manufacturing a TFT active matrix LCD according to an embodiment of the present invention.

【図2】本発明の実施例のTFTアクティブマトリクス
LCDの製造方法について説明する図(その2)であ
る。
FIG. 2 is a diagram (part 2) for explaining the method of manufacturing the TFT active matrix LCD according to the embodiment of the present invention.

【図3】本発明の実施例のTFTアクティブマトリクス
LCDの製造方法について説明する図(その3)であ
る。
FIG. 3 is a diagram (part 3) for explaining the method of manufacturing the TFT active matrix LCD according to the embodiment of the present invention.

【図4】本発明の実施例のTFTアクティブマトリクス
LCDの製造方法について説明する図(その4)であ
る。
FIG. 4 is a diagram (part 4) for explaining the method of manufacturing the TFT active matrix LCD according to the embodiment of the present invention.

【図5】本発明の実施例のTFTアクティブマトリクス
LCDの製造方法について説明する図(その5)であ
る。
FIG. 5 is a view (No. 5) for explaining the method of manufacturing the TFT active matrix LCD according to the embodiment of the present invention.

【図6】本発明の実施例のTFTアクティブマトリクス
LCDの製造方法について説明する図(その6)であ
る。
FIG. 6 is a view (No. 6) explaining the method for manufacturing the TFT active matrix LCD according to the embodiment of the present invention.

【図7】本発明の実施例のTFTアクティブマトリクス
LCDの製造方法について説明する図(その7)であ
る。
FIG. 7 is a view (No. 7) for explaining the method of manufacturing the TFT active matrix LCD according to the embodiment of the present invention.

【図8】従来例のTFTアクティブマトリクスLCDの
製造方法について説明する断面図(その1)である。
FIG. 8 is a cross-sectional view (part 1) for explaining a method of manufacturing a conventional TFT active matrix LCD.

【図9】従来例のTFTアクティブマトリクスLCDの
製造方法について説明する断面図(その2)である。
FIG. 9 is a sectional view (part 2) for explaining the method of manufacturing the conventional TFT active matrix LCD.

【図10】従来例のTFTアクティブマトリクスLCD
の製造方法について説明する断面図(その3)である。
FIG. 10 shows a conventional TFT active matrix LCD.
It is sectional drawing (the 3) explaining the manufacturing method of.

【符号の説明】[Explanation of symbols]

21 透明基板、 22 遮光膜、 23 絶縁膜、 24 レジスト膜(第1の感光性膜)、 24a レジストパターン(第1のパターン形成膜)、 24b レジストパターン(第2のパターン形成膜)、 25 露光マスク(第1の露光マスク)、 26a,26c,38a,38c,38e 非露光部、 26b,26d,38b,38d 露光部、 27,27a,27b ITO膜、 28,28a,28b,28c,28d a−Si膜、 29 画素電極、 30 ソース電極、 31 ドレイン電極、 32 半導体層、 32a ソース領域層、 32b ドレイン領域層、 32c チャネル領域層、 33 第1のゲート絶縁膜、 34 ドレインバスライン、 35 第2のゲート絶縁膜、 36 ITO膜(第2の導電体膜)、 37 レジスト膜(第2の感光性膜)、 37a レジストパターン(第3のパターン形成膜)、 37b レジストパターン(第4のパターン形成膜)、 39 第1の導電体膜。 Reference Signs List 21 transparent substrate, 22 light shielding film, 23 insulating film, 24 resist film (first photosensitive film), 24 a resist pattern (first pattern forming film), 24 b resist pattern (second pattern forming film), 25 exposure Mask (first exposure mask), 26a, 26c, 38a, 38c, 38e Non-exposed part, 26b, 26d, 38b, 38d Exposure part, 27, 27a, 27b ITO film, 28, 28a, 28b, 28c, 28d a -Si film, 29 pixel electrode, 30 source electrode, 31 drain electrode, 32 semiconductor layer, 32a source region layer, 32b drain region layer, 32c channel region layer, 33 first gate insulating film, 34 drain bus line, 35th 2, a gate insulating film, an ITO film (second conductive film), a resist film (second photosensitive film), a resist pattern (third pattern forming film), a resist Pattern (fourth pattern forming film), 39 first conductor film.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−47981(JP,A) 特開 平1−151271(JP,A) 特開 平4−282267(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 G02F 1/1368 H01L 21/336 H01L 27/12 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-47981 (JP, A) JP-A-1-151271 (JP, A) JP-A-4-282267 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 29/786 G02F 1/1368 H01L 21/336 H01L 27/12

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 透明基板上に遮光膜を選択的に形成した
後、絶縁膜を形成する工程と、 前記遮光膜をマスクとするホトリソグラフィー法によ
り、前記遮光膜の上方の絶縁膜上であって、前記ソース
電極及びドレイン電極を形成すべき領域の間のチャネル
領域層を形成すべき領域に選択的に第1のパターン形成
膜を形成するとともに、第1の露光マスクを用いたホト
リソグラフィー法により、前記絶縁膜上であって、画素
電極,ソース電極及びドレイン電極を形成すべき領域以
外の領域に選択的に第2のパターン形成膜を形成する工
程と、 前記第1及び第2のパターン形成膜を介して前記絶縁膜
上に露光光を透過する第1の導電体膜を形成する工程
と、 前記第1及び第2のパターン形成膜を除去して、リフト
オフにより前記第1の導電体膜からなる画素電極,ソー
ス電極及びドレイン電極を形成する工程と、 前記ソース電極及びドレイン電極を橋渡しするように選
択的に半導体層及び第1のゲート絶縁膜を形成するとと
もに、前記ドレイン電極と接続するドレインバスライン
を形成する工程と、 前記第1のゲート絶縁膜上に第2のゲート絶縁膜と露光
光を透過する第2の導電体膜とを順次形成する工程と、 前記遮光膜をマスクとするホトリソグラフィー法により
前記遮光膜の上方の第2の導電体膜上に第3のパターン
形成膜を形成するとともに、第2の露光マスクを用いた
ホトリソグラフィー法により、ゲートバスラインを形成
すべき領域の第2の導電体膜上に第4のパターン形成膜
を形成する工程と、 前記第3及び第4のパターン形成膜をマスクとして前記
第2の導電体膜をエッチング・除去し、前記第2のゲー
ト絶縁膜上に前記第2の導電体膜からなるゲート電極及
び該ゲート電極と接続するゲートバスラインを形成する
工程とを有する液晶装置の製造方法。
A step of forming an insulating film after selectively forming a light shielding film on a transparent substrate; and a step of forming an insulating film on the insulating film above the light shielding film by photolithography using the light shielding film as a mask. Forming a first pattern formation film selectively in a region where a channel region layer is to be formed between the regions where the source electrode and the drain electrode are to be formed, and a photolithography method using a first exposure mask. A step of selectively forming a second pattern forming film on a region other than a region where a pixel electrode, a source electrode, and a drain electrode are to be formed on the insulating film; and the first and second patterns Forming a first conductor film that transmits exposure light on the insulating film via a formation film; removing the first and second pattern formation films and lifting off the first conductor film; From the membrane Forming a pixel electrode, a source electrode, and a drain electrode, and selectively forming a semiconductor layer and a first gate insulating film so as to bridge the source electrode and the drain electrode, and a drain connected to the drain electrode. A step of forming a bus line; a step of sequentially forming a second gate insulating film and a second conductor film that transmits exposure light on the first gate insulating film; and using the light shielding film as a mask Forming a third pattern forming film on the second conductive film above the light shielding film by photolithography, and forming a gate bus line by photolithography using a second exposure mask; Forming a fourth pattern forming film on the second conductive film, and etching the second conductive film using the third and fourth pattern forming films as a mask. Forming a gate electrode made of the second conductive film on the second gate insulating film and a gate bus line connected to the gate electrode on the second gate insulating film.
【請求項2】 前記第1及び第2のパターン形成膜を形
成する工程においては、 加熱処理により感光反応形式がネガタイプとポジタイプ
との間で逆転する第1の感光性膜を前記絶縁膜上に形成
する工程と、 前記透明基板と反対側の表面側から、画素電極,ソース
電極,ドレイン電極及び遮光膜の上方であってソース電
極とドレイン電極との間のチャネル領域層を形成すべき
領域以外の領域の第1の感光性膜に選択的に露光光を照
射した後、加熱処理して前記第1の感光性膜の感光反応
形式を逆転する工程と、 前記遮光膜をマスクとして前記透明基板側から前記第1
の感光性膜に選択的に露光光を照射した後、前記第1の
感光性膜を現像し、前記絶縁膜上であって、前記遮光膜
の上方のチャネル領域層を形成すべき領域と、前記画素
電極,ソース電極及びドレイン電極を形成すべき領域以
外の領域とにそれぞれ第1及び第2のパターン形成膜を
形成する工程とを含むことを特徴とする請求項1記載の
液晶装置の製造方法。
2. The method according to claim 1, wherein the step of forming the first and second pattern forming films includes, on the insulating film, a first photosensitive film in which the type of photosensitive reaction is reversed between a negative type and a positive type by heat treatment. A step of forming, from a surface side opposite to the transparent substrate, a region above a pixel electrode, a source electrode, a drain electrode, and a light-shielding film other than a region where a channel region layer between the source electrode and the drain electrode is to be formed; Selectively irradiating the first photosensitive film in the region with exposure light, and performing heat treatment to reverse the photosensitive reaction mode of the first photosensitive film; and forming the transparent substrate using the light-shielding film as a mask. The first from the side
After selectively irradiating the photosensitive film with exposure light, the first photosensitive film is developed, and a region on the insulating film on which a channel region layer above the light shielding film is to be formed, Forming a first and a second pattern forming film in a region other than a region where the pixel electrode, the source electrode, and the drain electrode are to be formed, respectively. Method.
【請求項3】 前記第3及び第4のパターン形成膜を形
成する工程においては、 前記第2の導電体膜上に加熱処理により感光反応形式が
ネガタイプとポジタイプとの間で逆転する第2の感光性
膜を形成する工程と、 前記ゲートバスラインを形成すべき領域の第2の感光性
膜に選択的に露光光を照射した後、加熱処理して前記第
2の感光性膜の感光反応形式を逆転する工程と、 前記ドレインバスライン上方の領域に選択的に露光光を
照射するとともに、前記遮光膜をマスクとして前記透明
基板側から前記第2の感光性膜に選択的に露光光を照射
した後、前記第2の感光性膜を現像し、前記第2の導電
体膜上であって、前記遮光膜の上方のゲート電極を形成
すべき領域、及び前記ゲートバスラインを形成すべき領
域にそれぞれ第3及び第4のパターン形成膜を形成する
工程とを含むことを特徴とする請求項1又は請求項2記
載の液晶装置の製造方法。
3. The step of forming the third and fourth pattern forming films, wherein a second type of photosensitive reaction is reversed between a negative type and a positive type by heat treatment on the second conductive film. Forming a photosensitive film; and selectively irradiating exposure light to the second photosensitive film in a region where the gate bus line is to be formed, followed by heat treatment to perform a photosensitive reaction of the second photosensitive film. A step of inverting the format, and selectively irradiating the region above the drain bus line with exposure light, and selectively exposing the second photosensitive film from the transparent substrate side to the second photosensitive film using the light shielding film as a mask. After the irradiation, the second photosensitive film is developed to form a region on the second conductor film where a gate electrode is to be formed above the light-shielding film and the gate bus line is to be formed. Third and fourth patterns in the area respectively 3. A method for manufacturing a liquid crystal device according to claim 1, further comprising the step of:
【請求項4】 前記ドレインバスラインはAl膜等の遮
光性の導電体膜であることを特徴とする請求項3記載の
液晶装置の製造方法。
4. The method according to claim 3, wherein the drain bus line is a light-shielding conductive film such as an Al film.
【請求項5】 前記第1の導電体膜はITO膜/n+
−Si膜の2層の導電体膜であり、前記第2の導電体膜
はITO膜であり、前記第1及び第2のゲート絶縁膜は
シリコン窒化膜であることを特徴とする請求項1,請求
項2,請求項3又は請求項4記載の液晶装置の製造方
法。
5. The first conductive film is an ITO film / n + a
2. The semiconductor device according to claim 1, wherein the second conductive film is an ITO film, and the first and second gate insulating films are silicon nitride films. 5. The method for manufacturing a liquid crystal device according to claim 2, wherein
JP34350191A 1991-12-25 1991-12-25 Liquid crystal device manufacturing method Expired - Fee Related JP3105606B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34350191A JP3105606B2 (en) 1991-12-25 1991-12-25 Liquid crystal device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34350191A JP3105606B2 (en) 1991-12-25 1991-12-25 Liquid crystal device manufacturing method

Publications (2)

Publication Number Publication Date
JPH05175233A JPH05175233A (en) 1993-07-13
JP3105606B2 true JP3105606B2 (en) 2000-11-06

Family

ID=18362005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34350191A Expired - Fee Related JP3105606B2 (en) 1991-12-25 1991-12-25 Liquid crystal device manufacturing method

Country Status (1)

Country Link
JP (1) JP3105606B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338281B2 (en) * 1996-03-19 2002-10-28 株式会社東芝 LCD panel
US7102155B2 (en) 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
JP4984416B2 (en) * 2005-03-31 2012-07-25 凸版印刷株式会社 Thin film transistor manufacturing method

Also Published As

Publication number Publication date
JPH05175233A (en) 1993-07-13

Similar Documents

Publication Publication Date Title
US7907226B2 (en) Method of fabricating an array substrate for liquid crystal display device
JP4994014B2 (en) Method for manufacturing thin film transistor used in flat panel display
JP4522660B2 (en) Method for manufacturing thin film transistor substrate
JP2001311965A (en) Active matrix substrate and manufacturing method therefor
JP3022443B2 (en) Semiconductor device and method of manufacturing the same
KR100325072B1 (en) Manufacturing method of high opening rate and high transmittance liquid crystal display device
EP1396019B1 (en) Thin film transistor self-aligned to a light-shield layer
JPH0311744A (en) Manufacture of thin film transistor
KR101090246B1 (en) Thin film transistor array panel and method for manufacturing the panel
JPH10290012A (en) Active matrix liquid crystal display unit and its manufacture
JP2678044B2 (en) Active matrix substrate manufacturing method
JP3706043B2 (en) Manufacturing method of matrix substrate for liquid crystal
JP2002250934A (en) Method for manufacturing matrix substrate for liquid crystal
JP3105606B2 (en) Liquid crystal device manufacturing method
US20020140877A1 (en) Thin film transistor for liquid crystal display and method of forming the same
US6972219B2 (en) Thin film transistor self-aligned to a light-shield layer
JP3706033B2 (en) Manufacturing method of matrix substrate for liquid crystal
JP3071964B2 (en) Manufacturing method of liquid crystal display device
JPH06101478B2 (en) Thin film transistor and manufacturing method thereof
KR20010109681A (en) Method for manufacturing fringe field switchinge lcd
JPH11119251A (en) Production of active matrix substrate
KR100796747B1 (en) A thin film transistor array substrate and a method for manufacturing the same
JPH05109769A (en) Manufacture of thin film transistor
JP3030751B2 (en) Thin film transistor
JPH03157624A (en) Production of thin-film transistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000822

LAPS Cancellation because of no payment of annual fees