JP3706043B2

JP3706043B2 - Manufacturing method of matrix substrate for liquid crystal

Info

Publication number: JP3706043B2
Application number: JP2001154483A
Authority: JP
Inventors: 昌則享保; 達志山本; 徹吉良
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-05-23
Filing date: 2001-05-23
Publication date: 2005-10-12
Anticipated expiration: 2021-05-23
Also published as: JP2002350897A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置を形成するための液晶用マトリクス基板の製造方法に関する。
【０００２】
【従来の技術】
従来から液晶表示装置としては、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）をスイッチング素子に用いる、アクティブマトリクス型液晶表示装置が広く用いられている。ＴＦＴをスイッチング素子とするアクティブマトリクス型液晶表示装置においては、透明なガラス基板の表面にＴＦＴアクティブマトリクス回路を形成したＴＦＴアレイ基板を使用する。ＴＦＴアクティブマトリクス型液晶表示装置の低消費電力化および高輝度化を図る上で、液晶セルの光透過率を大きく改善する必要がある。そのためにはＴＦＴアレイ基板の開口率を向上させることが必要である。開口率向上の手段としては、液晶セルに電界を与えるための画素電極を平坦な保護膜上に形成し、ＴＦＴ素子と画素電極とを立体的にオーバーラップさせる方式が知られている。この方式では８０％を超える高開口率が実現されている。
【０００３】
図１０〜図１５の（ａ）〜（ｐ）は、このような高開口率アクティブマトリクス基板の製造プロセスを模式的な断面構成として示す。図１０〜図１５は、走査用のゲート電極配線とデータ用のソース電極配線とが交差するＧ−Ｓ交差部、スイッチング素子であるＴＦＴ素子部、画素部および周辺回路に設けられる端子部を製造する過程を、断面構成で表している。
【０００４】
図１０（ａ）は、ガラス基板２１上にゲート電極膜２２を成膜した状態を示す断面図である。ゲート電極膜２２は、スパッタリング法などによって、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）などの金属膜として形成する。
【０００５】
図１０（ｂ）は、ゲート電極膜２２の上にフォトレジストを均一に塗布した後、１枚目のフォトマスクを用いてレジストパターン２３を形成した状態を示す。
【０００６】
図１０（ｃ）は、レジストパターン２３を利用してエッチングを行い、ゲート電極膜２２をパターニングした状態を示す。
【０００７】
図１１（ｄ）は、レジストパターン２３を除去した後、ゲート絶縁膜２４，第１半導体層２５および第２半導体層２６の３層をプラズマＣＶＤ法やスパッタリング法などで連続積層成膜した状態を示す。ゲート絶縁膜２４は、たとえば窒化シリコン（ＳｉＮ_x）膜などで形成する。第１半導体層２５は、アモルファスシリコン（ａ−Ｓｉ）膜で形成する。第２半導体層２６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ⁺−Ｓｉ）膜で形成する。
【０００８】
図１１（ｅ）は、一旦全面にフォトレジストを塗布した後、２枚目のフォトマスクを用いてレジストパターン２７を形成した状態を示す。レジストパターン２７を形成するのはＴＦＴ素子部のみであり、Ｇ−Ｓ交差部、画素部および端子部には形成しない。
【０００９】
図１１（ｆ）は、レジストパターン２７を用いてエッチングを行い、第１半導体層２５および第２半導体層２６の２層を島状にパターニングした状態を示す。なお、本従来例ではレジストパターン２７を形成する部分をＴＦＴ素子部のみとしたが、レジストパターン２７をＧ−Ｓ交差部にも形成し、第１半導体層２５および第２半導体層２６の２層積層膜がＧ−Ｓ交差部にも残存する構造となっても、同様の特性を有する液晶用マトリクス基板が得られる。
【００１０】
図１２（ｇ）は、レジストパターン２７を除去した後、全面にソース・ドレイン電極膜２８を成膜した状態を示す。ソース・ドレイン電極膜２８は、スパッタリング法などによって、クロム、アルミニウム、タンタルなどの金属膜として形成する。
【００１１】
図１２（ｈ）は、一旦全面にフォトレジストを塗布した後、３枚目のフォトマスクを用いてレジストパターン２９を形成した状態を示す。レジストパターン２９は、Ｇ−Ｓ交差部とＴＦＴ素子部とに形成するが、ＴＦＴ素子部のチャネル部分には形成しない。
【００１２】
図１２（ｉ）は、レジストパターン２９を用いてエッチングを行った状態を示す。チャネル部分にはレジストパターン２９が形成されていないので、ソース・ドレイン電極膜２８および第２半導体層２６が除去され、ソース・ドレイン電極分離パターニングが行われる。さらに第１半導体層２５も部分的にエッチングされ、チャネル部の厚みを調整するチャネルエッチング加工が行われる。
【００１３】
図１３（ｊ）は、図１２（ｉ）でソース・ドレイン電極分離パターニングおよびチャネルエッチング加工が行われた後、レジストパターン２９を除去した状態を示す。
【００１４】
図１３（ｋ）は、パッシベーション膜３０をＣＶＤ法およびスパッタリング法などによって全面に形成した状態を示す。パッシベーション膜３０は、たとえば窒化シリコン（ＳｉＮ_x）などで形成された保護膜である。
【００１５】
図１３（ｌ）は、感光性アクリル系樹脂膜３１を平坦化のために塗布した状態を示す。
【００１６】
図１４（ｍ）は、４枚目のフォトマスクを用いて、感光性アクリル系樹脂膜３１をパターニングした状態を示す。このパターニングでは、感光性アクリル系樹脂膜３１に、部分的にパッシベーション膜３０に達する貫通孔を形成する。
【００１７】
図１４（ｎ）は、パターニングした感光性アクリル系樹脂膜３１をマスクとしてパッシベーション膜３０をエッチングし、感光性アクリル系樹脂膜３１の表面から、ソース・ドレイン電極膜２８のうちでソース電極と分離したドレイン電極に達するコンタクトホールを形成した状態を示す。このとき同時に、端子部においても、感光性アクリル系樹脂膜３１の表面から、ゲート配線に達するコンタクトホールが形成される。また、図には示していないが、ソース端子部においても同様に、感光性アクリル系樹脂膜３１の表面から、ソース配線に達するコンタクトホールが形成される。
【００１８】
図１４（ｏ）は、全面に透明導電膜３２をスパッタリング法などによって形成し、コンタクトホールおよび各端子部に透明導電材を充填した状態を示す。なお、透明導電膜３２には酸化インジウム錫（ＩＴＯ：Indium Tin Oxide）や酸化錫（ＳｎＯ₂）を用いる。
【００１９】
図１５（ｐ）は、図１４（ｏ）で感光性アクリル系樹脂膜３１の表面全体に形成した透明導電膜３２を、５枚目のフォトマスクを用いてパターニングし、画素電極を形成した状態を示す。ＴＦＴ素子部において画素電極は、感光性アクリル系樹脂膜３１によってゲート電極膜２２と立体的にオーバーラップして形成させることができるので、高開口率アクティブマトリクス基板３４が形成される。
【００２０】
以上述べた高開口率アクティブマトリクス基板３４の製造工程では、（ｂ）、（ｅ）、（ｈ）、（ｍ）および（ｐ）の各工程で合計５枚のフォトマスクを使用する。このように、ＴＦＴアクティブマトリクス基板は、何枚ものフォトマスクを用い、フォトリソグラフィのプロセスによる微細パターニングを繰り返して製造されている。このため、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。
【００２１】
このような問題を解消して、液晶表示装置の生産性、製造歩留まりの向上およびコストダウンを図る観点から、フォトマスクの使用数の削減、すなわちフォトリソグラフィプロセスの削減が検討されている。
【００２２】
ＴＦＴアクティブマトリクス基板の製造工程で、フォトマスクの使用数を減少させることに関する先行技術としては、たとえば特開平５−３０３１１１号公報を挙げることができる。この先行技術では、ゲート電極を、画素電極用と同時に成膜するＩＴＯ透明電極膜を下地として電解メッキで形成し、フォトプロセスを用いることなくゲート電極膜のパターニングを行い、ＴＦＴアレイ基板製造工程に用いられるフォトマスクの数を低減している。しかしながら、それでも５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。また、ＴＦＴアレイ基板上への電解メッキによるゲート電極形成の下地膜として、同時に画素電極用として成膜するＩＴＯ透明電極膜を用いているので、ゲート電極と画素電極とをオーバーラップさせることができず、開口率が低下してしまう。さらに、電解メッキによるゲート電極の作製時には、電位降下による膜厚の不均一性が非常に大きくなりやすく、特に大型基板では膜厚の均一性を保つことが難しくなる。
【００２３】
電解メッキによってゲート電極を作製することなく、ＴＦＴアクティブマトリクス基板の製造工程においてフォトマスクの使用数を減少させることに関する先行技術としては、たとえば特開２０００−２０６５７１号公報を挙げることができる。この公報では、厚さが異なるレジストパターンを形成して、図１１（ｅ）から図１２（ｉ）に示す工程を、１枚のフォトマスクを利用して行う考え方が示されている。厚さが異なるレジストパターンは、特開昭６１−１８１１３０号公報に示されているように、露光量を変えることによって形成する。露光量を変えることで、段差がある部分でも高精度なレジストパターンを形成する。前記特開２０００−２０６５７１号公報では、このようにして形成した厚みが異なるレジストパターンを利用して２段階のエッチングを行い、フォトマスクの使用数を１枚減少させることを可能にしている。同様の考え方は、C.W.KimらによるSid 2000 Digest 第１００６頁〜第１００９頁に「A Novel Four-Mask-Count Process Architecture for TFT-LCDs」や、月刊 FPD i ntelligenceの１９９５年５月号の第３１頁〜第３５頁に記載されている「三国電子ＩＰＳＴＦＴ−ＬＣＤを２ＰＥＰで製造するプロセスを考案−ＴＦＴチャネル部分をハーフトーン露光」という技術報告にも示されている。
【００２４】
【発明が解決しようとする課題】
前述の特開２０００−２０６５７１号公報に開示されている、厚さを変えたレジストパターンを用いる方法では、ＴＦＴ素子部を形成する際に１枚のフォトマスクを低減することが可能となるだけであり、しかもＩＰＳ（In Plane Switching）モードのＴＦＴアクティブマトリクス型液晶表示装置について主として説明されているだけである。ＴＦＴ素子と画素電極とを立体的にオーバーラップさせ、開口率を高めたＴＦＴアレイ基板の製造工程において、ＴＦＴ素子部を形成する工程以外でさらにフォトマスクの使用数を低減する可能性については示されていない。
【００２５】
本発明の目的は、ＴＦＴアクティブマトリクス基板などの製造工程で用いるフォトマスクの使用数を低減することができる液晶用マトリクス基板の製造方法を提供することである。
【００２６】
【課題を解決するための手段】
本発明は、液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、
マトリクス回路が形成された電気絶縁性基板上に電気絶縁性合成樹脂材料を塗布して表面が平坦な電気絶縁膜を形成する工程と、
電気絶縁膜の表面に撥水性樹脂層を形成する工程と、
撥水性樹脂層上にレジスト層を形成し、レジスト層に、予め定めるコンタクトホール領域で未硬化となり、該コンタクトホール領域を除く画素電極形成領域で部分的に硬化し、これら以外の領域で硬化するように露光量を調整したマスクでハーフトーン露光を施した後、現像することにより多段階の厚みを有するレジスト層パターンを形成する工程と、
該レジスト層パターンをマスクとして電気絶縁膜と撥水性樹脂層を一括エッチングして、コンタクトホール領域においては撥水性樹脂層を除去し、電気絶縁膜を貫通してマトリクス回路に達するコンタクトホールを形成し、
コンタクトホール領域を除く画素電極形成領域においては撥水性樹脂層を除去し、電気絶縁膜上に該コンタクトホールに連なる凹所領域が形成されるようにパターニングする工程と、
該パターニングされた撥水性樹脂層および電気絶縁膜上に導電材料を塗布して、コンタクトホール内表面および凹所領域に画素電極を形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法である。
【００２７】
本発明に従えば、液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板は、電気絶縁膜の形成、撥水性樹脂層の形成、レジスト層の形成、ハーフトーン露光によるレジスト層のパターニング、パターニングされたレジスト層を用いた電気絶縁膜および撥水性樹脂層のパターニング、ならびに画素電極の形成を経て製造される。電気絶縁膜の形成は、マトリクス回路が形成された電気絶縁性基板上に電気絶縁性合成樹脂材料を塗布して、表面が平坦となるように行う。その上に撥水性樹脂層およびレジスト層を形成する。レジスト層のハーフトーン露光は、予め定めるコンタクトホール領域で未硬化となり、コンタクトホール領域を除く画素電極形成領域で部分的に硬化し、これら以外の領域で硬化するように露光量を調整したマスクを用いて行う。レジスト層を現像すると多段階の厚みを有するレジスト層パターンが形成される。そのパターンをマスクとして電気絶縁膜および撥水性樹脂層を一括エッチングすると、コンタクトホール領域の電気絶縁膜にマトリクス回路に達する貫通孔であるコンタクトホールが形成され、コンタクトホール領域を除く画素電極形成領域にコンタクトホールに連なる凹所領域が形成されるようにパターニングされる。この際撥水性樹脂層は、コンタクトホールを含む画素電極形成領域では消失し、画素電極形成領域以外の部分では残存する。この上に塗布型導電材料を塗布すると、撥水性樹脂層はその撥水性によって塗布型導電材料を弾くため、塗布型導電材料はコンタクトホール内表面および凹所領域を覆い、画素電極およびコンタクトホール通電部が形成される。このように、ハーフトーン露光を利用することにより、電気絶縁膜に画素電極領域（凹所領域）とコンタクトホールとを形成する工程と、画素電極とコンタクトホール通電部とを形成する工程とを1枚のフォトマスクで行うことが可能となるため、フォトマスクの使用枚数を削減することができる。
【００２８】
また本発明は、前記マトリクス回路が、薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、該ＴＦＴアクティブマトリクス回路の製造工程は、前記電気絶縁性基板上に成膜したゲート電極膜をパターニングする工程と、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、ソース・ドレイン電極となる金属層を順次積層する工程と、金属層の表面にレジスト層を形成し、レジスト層に露光量を調整したマスクでハーフトーン露光を施す工程と、第１の半導体層および第２の半導体層を島状に形成する工程と、金属層をソース・ドレイン電極に分離パターニングし、チャネルエッチングを行う工程と、ソース・ドレイン電極およびチャネルを覆うパッシベーション膜を形成する工程とを含むことを特徴とする。
【００２９】
本発明に従えば、薄膜トランジスタを含むＴＦＴアクティブマトリクス回路は、ゲート電極膜のパターニング、絶縁膜、２つの半導体層および金属層の積層、ハーフトーン露光、島状パターニング、分離エッチングおよびパッシベーション膜の形成を順次行って製造する。ゲート電極膜のパターニングでは、電気絶縁性基板上にゲート電極膜を成膜し、フォトマスクを用いてパターニングする。その上に、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、ソース・ドレイン電極となる金属層を順次積層する。金属層の表面にレジスト層を形成し、露光量を調整したマスクでハーフトーン露光を施し、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極の分離パターニングおよびチャネルエッチングを行い、これらをパッシベーション膜で成膜して覆う。このように、ＴＦＴアクティブマトリクス回路の製造の際には、ゲート電極膜をパターニングする工程と、ハーフトーン露光により島状形成して分離エッチングする工程の２つの工程で各１枚のフォトマスクを使用し、さらにゲート電極とオーバーラップさせる画素電極の形成の際に１枚のフォトマスクを使用する。したがって、全部で３枚のフォトマスクを使用するだけで、画素電極とＴＦＴ素子とを立体的にオーバーラップさせて高開口率を得ることができるＴＦＴアクティブマトリクス基板を製造することができる。
【００３０】
また本発明は、前記画素電極の形成後に、残存している撥水性樹脂層を除去することを特徴とする。
【００３１】
本発明に従えば、画素電極の形成後に、残存している撥水性樹脂層を除去することによって撥水性をなくすことができるので、液晶表示装置として形成する際に行う液晶配向制御のための配向膜の形成において、配向膜の面内均一性を向上し、その後の配向処理の信頼性を高めることができる。
【００３２】
また本発明は、前記電気絶縁性合成樹脂材料として、アクリル系樹脂を使用し、前記撥水性樹脂層は撥水性フッ素系樹脂によって形成し、前記画素電極は塗布型透光性導電材料で形成することを特徴とする。
【００３３】
本発明に従えば、電気絶縁性合成樹脂材料としてアクリル系樹脂を用いてマトリクス基板の表面に平坦化な電気絶縁膜を形成し、その上に撥水性フッ素系樹脂を用いて撥水性樹脂層を形成し、その上にレジスト層を形成するので、レジスト層をハーフトーン露光によって多段階にパターニングすることで電気絶縁膜および撥水性樹脂層を一括パターニングすることができる。このパターニングによって電気絶縁膜上の撥水性樹脂層は画素電極形成領域以外に残存し、透光性導電材料を画素電極形成領域のコンタクトホール内表面および凹所領域のみに塗布することができるので、フォトマスクを用いることなく精度よく画素電極を形成することができる。
【００３４】
【発明の実施の形態】
図１〜図７の（ａ）〜（ｓ）に、本発明の実施の一形態としての高開口率アクティブマトリクス基板の製造方法の概要を示す。本実施形態においても、図１０〜図１５と同様に、ゲート電極とソース電極とが交差するＧ−Ｓ交差部、ＴＦＴ素子部、画素部および端子部を並べた模式的な断面構成で示す。
【００３５】
図１（ａ）は、ガラス基板１上にゲート電極膜２を成膜した状態を示す断面図である。ゲート電極膜２は、スパッタリング法などによって、クロム、アルミニウム、タンタルなどの金属膜として形成する。
【００３６】
図１（ｂ）は、ゲート電極膜２上にフォトレジストを均一に塗布した後、１枚目のフォトマスクを用いて、レジストパターン３を形成した状態を示す。
【００３７】
図１（ｃ）は、レジストパターン３を用いたエッチングにより、ゲート電極膜２をパターニングした状態を示す。
【００３８】
図２（ｄ）は、レジストパターン３を除去した後、ゲート絶縁膜４、第１半導体層５および第２半導体層６の３層を連続積層成膜した後、さらにソース・ドレイン電極膜７をプラズマＣＶＤ法やスパッタリング法などで連続して積層成膜した状態を示す。ゲート絶縁膜４は、たとえば窒化シリコン（ＳｉＮ_x）膜などで形成する。第１半導体層５は、アモルファスシリコン（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ⁺−Ｓｉ）膜で形成する。ソース・ドレイン電極膜７は、クロム、アルミニウム、タンタルなどの金属で形成する。
【００３９】
図２（ｅ）は、全面にフォトレジストを塗布した後、２枚目のフォトマスクとしてスリットマスクなどを用いて露光量を調整してハーフトーン露光を行い、１回のレジスト塗布、露光、現像で複数段階の厚さを有するレジストパターン８を形成した状態を示す。レジストパターン８は、画素部および端子部には形成しない。ＴＦＴ素子部のチャネル部５ａに相当する部分は薄肉部８ａとして形成する。その他の部分は厚く形成する。すなわち、その他の部分は所定の厚みである第１の厚み以上で形成し、薄肉部８ａは第１の厚みより薄い第２の厚みとして形成する。
【００４０】
図２（ｆ）は、レジストパターン８に覆われていない部分の第１半導体層５および第２半導体層６の２層と、ソース・ドレイン電極膜７とを全てエッチングにより除去した状態を示す。
【００４１】
図３（ｇ）は、図２（ｆ）において残存しているレジストパターン８の全体の厚みをアッシングにより減少させることで、薄肉部８ａに対応するチャネル部５ａの位置でソース・ドレイン電極膜７の表面を露出させた状態を示す。
【００４２】
図３（ｈ）は、残存するレジストパターン８を利用して、ソース・ドレイン電極分離およびチャネルエッチングを行った状態を示す。チャネル部５ａでは、第１半導体層５の厚みが調整され、第２半導体層６およびソース・ドレイン電極膜７は除去される。
【００４３】
図３（ｉ）は、レジストパターン８を除去した状態を示す。
図４（ｊ）は、基板の全面にパッシベーション膜９を形成した状態を示す。パッシベーション膜９は、窒化シリコン（ＳｉＮｘ）などによる保護膜であり、ＣＶＤ法やスパッタリング法などによって形成する。
【００４４】
図４（ｋ）は、パッシベーション膜９の上に電気絶縁性合成樹脂材料、たとえばアクリル系樹脂を塗布した後、表面を平坦化し、表面が平坦化した電気絶縁膜であるアクリル系樹脂膜１０を形成した状態を示す。
【００４５】
図４（ｌ）は、アクリル系樹脂膜１０を、８０〜１００℃の温度でプリベークした後、その上にフッ素系樹脂を塗布することにより撥水性樹脂層１１を形成し、さらにその上にフォトレジストを塗布することによりフォトレジスト層１２を形成した状態を示す。
【００４６】
図５（ｍ）は、３枚目のフォトマスクとしてスリットマスクなどを用いて露光量を調整し、フォトレジスト層１２のハーフトーン露光を行い、１回の露光、現像で多段階のパターン形状にパターニングした状態を示す。ハーフトーン露光においてフォトレジスト層１２は、画素電極形成領域の予め定めるコンタクトホール領域１２ｂで未硬化となり、コンタクトホール領域１２ｂを除く画素電極形成領域である凹所１２ａで部分的に硬化し、これら以外の領域で硬化するように露光／現像される。
【００４７】
図５（ｎ）は、フォトレジスト層１２の第１のレジストパターンをマスクとしてアクリル系樹脂膜１０およびパッシベーション膜９をエッチングし、アクリル系樹脂膜１０の表面からドレイン電極部分までの貫通孔であるコンタクトホール１０ｂを形成した状態を示す。このとき、端子部ではパッシベーション膜９およびゲート絶縁膜４などが除去され、ゲート電極および図示しないソース電極までの貫通孔であるコンタクトホール１０ｃが形成され、ゲート電極膜２および図示しないソース電極膜が露出する。この際、撥水性樹脂層１１の膜厚は薄いので、リフトオフと同様のプロセスによって、コンタクトホール１０ｂおよび１０ｃの部分の撥水性樹脂層１１が除去される。
【００４８】
図５（ｏ）は、フォトレジスト層１２の全体的な厚みをアッシングにより減少させ、第２のレジストパターンを形成した状態を示す。
【００４９】
図６（ｐ）は、フォトレジスト層１２の第２のレジストパターンをマスクとして撥水性樹脂層１１をエッチングし、画素電極形成領域のアクリル系樹脂膜１０にコンタクトホールに連なる凹所領域１０ａを形成した状態を示す。
【００５０】
図６（ｑ）は、図６（ｐ）において残存している不要なフォトレジスト層１２を除去した状態を示す。
【００５１】
図６（ｒ）は、塗布型透明導電材をスピンコートなどにより塗布して塗布型透明導電膜１３を形成した状態を示す。塗布型透明導電膜１３は、アクリル系樹脂膜１０の凹所領域１０ａの表面と、コンタクトホール１０ｂおよび１０ｃの内表面を覆う。撥水性樹脂層１１はその撥水性によって塗布型透明導電材を弾くので、塗布型透明導電膜１３は撥水性樹脂層１１が残存している部分には形成されない。その後、２００〜２５０℃で焼成することにより画素電極１３ａを形成する。なお、画素電極１３ａを形成する塗布型透明導電膜１３は、酸化インジウム錫（ＩＴＯ）などによって形成することができる。本実施形態では、ＩＴＯなどの塗布型透明導電材を塗布して画素電極を形成するので、プラズマＣＶＤ法やスパッタリング法などの真空成膜法を用いなくても画素電極を形成することができ、製造コストの低減を図ることができる。
【００５２】
図７（ｓ）は、画素電極１３ａを形成した後、残存する撥水性樹脂層１１をアッシングなどにより除去した状態を示す。これによって、高開口率アクティブマトリクス基板１４が形成される。
【００５３】
以上のように、本実施形態の高開口率アクティブマトリクス基板１４の製造工程では、（ｂ）、（ｅ）および（ｍ）の３つの工程でフォトマスクを使用しているので、合計３枚のフォトマスクでＴＦＴアレイ基板を製造することが可能となる。すなわち、ソース・ドレイン電極膜７およびゲート電極膜２と、画素電極１３ａとなる塗布型透明導電膜１３とを立体的にオーバーラップさせる構造を有し、高開口率で高輝度を実現することができるＴＦＴアレイ基板を、従来の製造プロセスに比べて非常に少ないマスク枚数である３枚のフォトマスクで製造することが可能となる。
【００５４】
図８は、本実施形態で高開口率アクティブマトリクス基板１４を製造する際に、２枚目および３枚目のフォトマスクとして用いるハーフトーン露光が可能なマスク１５の基本的な構成を示す断面図である。マスク１５は、透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを備える。一般のフォトマスクでは、透過部１５Ａのように光の透過量が１００％を目標に形成する部分と、遮光部１５Ｂのように光の透過量が０％を目標に形成する部分とを備える。本実施形態に用いるマスク１５では、さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間となるメッシュ部１５Ｃを形成する。メッシュ部１５Ｃは、たとえば使用する光の分解能よりも間隔が小さいメッシュパターンやスリットパターンを用いて形成する。マスク１５を用いて露光すると、マスク１５の各部分の透過光量の違いによって、レジスト厚みが変化する。たとえばポジ型のレジストを使用すると、透過部１５Ａに対応する部分ではレジスト厚みが零で、遮光部１５Ｂに対応する部分ではレジスト厚みが最大で、メッシュ部１５Ｃに対応する部分では透過光量に比例したレジスト厚みとなるレジストパターン１６を得ることができる。
【００５５】
液晶表示装置の製造に関連して撥水性の樹脂を用いる考え方は、たとえばカラーフィルタの製造に関連して、特開平８−１７９１１３号公報や特開平８−２９２３１３号公報に開示されている。本実施形態では、画素電極の形成の際に、図８に示すようなハーフトーン露光用のマスク１５とともに、撥水性樹脂層１１を利用する。ハーフトーン露光と撥水性樹脂とを用いることで、より簡単に画素電極を形成することができる。このような画素電極形成の考え方は、単純マトリクス型液晶表示装置用のマトリクス基板の製造にも適用することができる。
【００５６】
図９は、図１０〜図１５で示した従来の高開口率アクティブマトリクス基板３４の製造工程において用いる５枚のフォトマスクの使用状態と、本実施形態による高開口率アクティブマトリクス基板１４の製造工程において用いる３枚のフォトマスクの使用状態とを対比して示す図である。本実施形態においても、ゲート電極膜のパターニングの際には、従来と同様に、１枚目のフォトマスクを使用する。従来方法における２枚目のフォトマスクによるＴＦＴ素子部の島状パターニングと、３枚目のフォトマスクによるソース・ドレイン電極分離およびチャネルエッチングとは、本実施形態では、ハーフトーン露光を利用して２枚目のフォトマスク１枚で行う。また、画素電極形成領域を形成する際には、従来方法では、４枚目のフォトマスクによってコンタクトホール形成のための感光性アクリル系樹脂膜３１のパターニングを行い、５枚目のフォトマスクによって画素電極膜のパターニングを行う。一方、本実施形態では、撥水性樹脂を用い、ハーフトーン露光を利用して３枚目のフォトマスク１枚でアクリル系樹脂膜のパターニングを行うだけでよい。
【００５７】
なお、図６（ｒ）に示すように、撥水性樹脂層１１がアクリル系樹脂膜１０の表面に残存している状態でも液晶表示装置を形成することは可能であるが、図６（ｓ）に示すように撥水性樹脂層１１を除去すれば、液晶配向制御のための配向膜形成の際に撥水性がないことで配向膜の面内均一性が向上し、液晶配向処理の点で非常に有利となる。
【００５８】
【発明の効果】
以上のように本発明によれば、露光量を調整したハーフトーン露光を利用することにより、電気絶縁膜に１回の露光／現像工程でコンタクトホールおよび画素電極領域（凹所領域）を形成することができる。また、撥水性樹脂を利用して電気絶縁膜のコンタクトホール内表面および凹所領域のみに導電材料を塗布することにより、画素電極とコンタクトホール通電部とを形成することができる。これによって、コンタクトホール加工と画素電極パターニングとを１枚のフォトマスクで行うことが可能となるため、フォトマスクの使用枚数を削減することができる。また、ハーフトーン露光を用いることで、ＴＦＴアクティブマトリクス回路を２枚のフォトマスクで製造することができるので、画素電極の形成の工程を含めて、全部で３枚のフォトマスクを使用するだけで、ＴＦＴ素子と画素電極とを立体的にオーバーラップさせた高開口率ＴＦＴアクティブマトリクス基板を得ることができる。したがって、液晶表示装置の生産性、製造歩留まりの向上およびコストダウンが可能となる液晶用マトリクス基板の製造方法を提供することができる。
【００５９】
また本発明によれば、画素電極の形成後に残存している撥水性樹脂層を除去することによって撥水性をなくすことができるので、配向膜の面内均一性を向上し、液晶配向処理の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図２】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図３】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図４】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図５】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図６】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図７】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図８】本発明の実施の一形態で用いるハーフトーン露光用のマスク１５の簡略化した断面形状と、対応する透過光量および生成されるレジストパターン形状を示す図である。
【図９】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造工程で用いるフォトマスクの使用状態と、従来の高開口率アクティブマトリクス基板３４の製造工程で用いるフォトマスクの使用状態とを対比して示す図である。
【図１０】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１１】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１２】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１３】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１４】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１５】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【符号の説明】
１，２１ガラス基板
２，２２ゲート電極膜
３，８，１６，２３，２７，２９レジストパターン
４，２４ゲート絶縁膜
５，２５第１半導体層
５ａチャネル部
６，２６第２半導体層
７，２８ソース・ドレイン電極膜
８ａ薄肉部
９，３０パッシベーション膜
１０アクリル系樹脂膜
１０ａ凹所領域
１０ｂ，１０ｃコンタクトホール
１１撥水性樹脂層
１２，３２フォトレジスト層
１２ａ凹所
１２ｂ，１２ｃコンタクトホール領域
１３，３２塗布型透明導電膜
１３ａ画素電極
１４高開口率アクティブマトリクス基板（本発明）
１５マスク
１５Ａ透過部
１５Ｂ遮光部
１５Ｃメッシュ部
３１感光性アクリル系樹脂膜
３４高開口率アクティブマトリクス基板（従来）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a liquid crystal matrix substrate for forming a liquid crystal display device.
[0002]
[Prior art]
Conventionally, as a liquid crystal display device, an active matrix liquid crystal display device using a thin film transistor (TFT) as a switching element has been widely used. In an active matrix liquid crystal display device using TFTs as switching elements, a TFT array substrate in which a TFT active matrix circuit is formed on the surface of a transparent glass substrate is used. In order to reduce power consumption and increase brightness of a TFT active matrix type liquid crystal display device, it is necessary to greatly improve the light transmittance of the liquid crystal cell. For this purpose, it is necessary to improve the aperture ratio of the TFT array substrate. As a means for improving the aperture ratio, a method is known in which a pixel electrode for applying an electric field to a liquid crystal cell is formed on a flat protective film, and the TFT element and the pixel electrode are three-dimensionally overlapped. In this method, a high aperture ratio exceeding 80% is realized.
[0003]
FIGS. 10A to 15P show a manufacturing process of such a high aperture ratio active matrix substrate as a schematic cross-sectional configuration. 10 to 15 show a GS intersection where a scanning gate electrode wiring and a data source electrode wiring intersect, a TFT element portion serving as a switching element, a pixel portion, and a terminal portion provided in a peripheral circuit. This process is represented by a cross-sectional configuration.
[0004]
FIG. 10A is a cross-sectional view showing a state in which the gate electrode film 22 is formed on the glass substrate 21. The gate electrode film 22 is formed as a metal film of chromium (Cr), aluminum (Al), tantalum (Ta), or the like by a sputtering method or the like.
[0005]
FIG. 10B shows a state in which a photoresist is uniformly applied on the gate electrode film 22 and then a resist pattern 23 is formed using the first photomask.
[0006]
FIG. 10C shows a state in which the gate electrode film 22 is patterned by etching using the resist pattern 23.
[0007]
FIG. 11D shows a state in which after the resist pattern 23 is removed, three layers of the gate insulating film 24, the first semiconductor layer 25, and the second semiconductor layer 26 are continuously laminated by a plasma CVD method or a sputtering method. Show. The gate insulating film 24 is formed of, for example, a silicon nitride (SiN _x ) film. The first semiconductor layer 25 is formed of an amorphous silicon (a-Si) film. The second semiconductor layer 26 is formed of a silicon (n ⁺ -Si) film doped with an n-type impurity at a high concentration.
[0008]
FIG. 11E shows a state in which a photoresist pattern 27 is formed using a second photomask after once applying a photoresist on the entire surface. The resist pattern 27 is formed only in the TFT element portion, and is not formed in the GS intersection portion, the pixel portion, and the terminal portion.
[0009]
FIG. 11F shows a state where etching is performed using the resist pattern 27 and the two layers of the first semiconductor layer 25 and the second semiconductor layer 26 are patterned in an island shape. In this conventional example, the portion where the resist pattern 27 is formed is only the TFT element portion. However, the resist pattern 27 is also formed at the GS intersection, and two layers of the first semiconductor layer 25 and the second semiconductor layer 26 are formed. A liquid crystal matrix substrate having similar characteristics can be obtained even when the laminated film has a structure in which the laminated film also remains at the GS intersection.
[0010]
FIG. 12G shows a state in which the source / drain electrode film 28 is formed on the entire surface after the resist pattern 27 is removed. The source / drain electrode film 28 is formed as a metal film of chromium, aluminum, tantalum or the like by sputtering or the like.
[0011]
FIG. 12 (h) shows a state in which a photoresist pattern 29 is formed using a third photomask after a photoresist is once coated on the entire surface. The resist pattern 29 is formed at the GS intersection and the TFT element part, but not at the channel part of the TFT element part.
[0012]
FIG. 12 (i) shows a state where etching is performed using the resist pattern 29. Since the resist pattern 29 is not formed in the channel portion, the source / drain electrode film 28 and the second semiconductor layer 26 are removed, and source / drain electrode separation patterning is performed. Further, the first semiconductor layer 25 is also partially etched, and channel etching processing for adjusting the thickness of the channel portion is performed.
[0013]
FIG. 13J shows a state where the resist pattern 29 is removed after the source / drain electrode separation patterning and the channel etching process are performed in FIG.
[0014]
FIG. 13K shows a state in which the passivation film 30 is formed on the entire surface by the CVD method, the sputtering method, or the like. The passivation film 30 is a protective film made of, for example, silicon nitride (SiN _x ).
[0015]
FIG. 13 (l) shows a state in which the photosensitive acrylic resin film 31 is applied for planarization.
[0016]
FIG. 14 (m) shows a state where the photosensitive acrylic resin film 31 is patterned using the fourth photomask. In this patterning, a through-hole that partially reaches the passivation film 30 is formed in the photosensitive acrylic resin film 31.
[0017]
In FIG. 14N, the passivation film 30 is etched using the patterned photosensitive acrylic resin film 31 as a mask, and is separated from the source electrode in the source / drain electrode film 28 from the surface of the photosensitive acrylic resin film 31. The contact hole reaching the drain electrode is shown. At the same time, a contact hole reaching the gate wiring from the surface of the photosensitive acrylic resin film 31 is also formed in the terminal portion. Although not shown in the drawing, a contact hole reaching the source wiring is similarly formed in the source terminal portion from the surface of the photosensitive acrylic resin film 31.
[0018]
FIG. 14 (o) shows a state in which a transparent conductive film 32 is formed on the entire surface by sputtering or the like, and the contact hole and each terminal portion are filled with a transparent conductive material. The transparent conductive film 32 is made of indium tin oxide (ITO) or tin oxide (SnO ₂ ).
[0019]
FIG. 15 (p) shows a state in which the transparent conductive film 32 formed on the entire surface of the photosensitive acrylic resin film 31 in FIG. 14 (o) is patterned using a fifth photomask to form pixel electrodes. Indicates. In the TFT element portion, the pixel electrode can be three-dimensionally overlapped with the gate electrode film 22 by the photosensitive acrylic resin film 31, so that the high aperture ratio active matrix substrate 34 is formed.
[0020]
In the manufacturing process of the high aperture ratio active matrix substrate 34 described above, a total of five photomasks are used in each of the processes (b), (e), (h), (m), and (p). As described above, the TFT active matrix substrate is manufactured by repeatedly performing fine patterning by a photolithography process using a number of photomasks. For this reason, it becomes a factor of prolonging process time and the fall of manufacturing yield.
[0021]
From the viewpoint of solving such problems and improving the productivity, manufacturing yield, and cost reduction of liquid crystal display devices, reduction of the number of photomasks used, that is, reduction of the photolithography process has been studied.
[0022]
As a prior art relating to reducing the number of photomasks used in the manufacturing process of a TFT active matrix substrate, for example, JP-A-5-303111 can be cited. In this prior art, the gate electrode is formed by electrolytic plating with an ITO transparent electrode film formed simultaneously with the pixel electrode as a base, and the gate electrode film is patterned without using a photo process. The number of photomasks used is reduced. However, it still requires five photomasks, which increases the process time and decreases the manufacturing yield. In addition, since the ITO transparent electrode film that is simultaneously formed for the pixel electrode is used as the base film for forming the gate electrode by electrolytic plating on the TFT array substrate, the gate electrode and the pixel electrode can be overlapped. Therefore, the aperture ratio is reduced. Further, when the gate electrode is produced by electrolytic plating, the non-uniformity of the film thickness due to the potential drop tends to become very large, and it becomes difficult to maintain the film thickness uniformity particularly in a large substrate.
[0023]
As a prior art regarding reducing the number of photomasks used in the manufacturing process of a TFT active matrix substrate without producing a gate electrode by electrolytic plating, for example, JP-A-2000-206571 can be cited. This publication discloses a concept of forming resist patterns having different thicknesses and performing the steps shown in FIGS. 11E to 12I using a single photomask. Resist patterns having different thicknesses are formed by changing the exposure amount as disclosed in JP-A-61-181130. By changing the exposure amount, a highly accurate resist pattern can be formed even at a stepped portion. In Japanese Patent Laid-Open No. 2000-206571, it is possible to reduce the number of photomasks used by performing two-stage etching using resist patterns having different thicknesses formed in this way. The same idea can be found in CWKim et al., “A Novel Four-Mask-Count Process Architecture for TFT-LCDs” on pages 1006 to 1009 of Sid 2000 Digest, and page 31 of the May 1995 issue of the monthly FPD intelligence. To the technical report of “Sangoku Electronics IPS TFT-LCD manufacturing process with 2 PEP-TFT channel portion halftone exposure” described on page 35.
[0024]
[Problems to be solved by the invention]
The method using a resist pattern with a different thickness disclosed in the aforementioned Japanese Patent Application Laid-Open No. 2000-206571 can only reduce one photomask when forming a TFT element portion. In addition, only an IPS (In Plane Switching) mode TFT active matrix type liquid crystal display device is mainly described. The possibility of further reducing the number of photomasks used in the TFT array substrate manufacturing process in which the TFT element and the pixel electrode are three-dimensionally overlapped to increase the aperture ratio other than the process of forming the TFT element portion is shown. It has not been.
[0025]
An object of the present invention is to provide a liquid crystal matrix substrate manufacturing method capable of reducing the number of photomasks used in a manufacturing process of a TFT active matrix substrate or the like.
[0026]
[Means for Solving the Problems]
The present invention provides a liquid crystal matrix substrate manufacturing method in which a matrix circuit for forming a liquid crystal cell is formed on an electrically insulating substrate.
Applying an electrically insulating synthetic resin material on an electrically insulating substrate on which a matrix circuit is formed to form an electrically insulating film having a flat surface;
Forming a water-repellent resin layer on the surface of the electrical insulating film;
A resist layer is formed on the water-repellent resin layer, and the resist layer is uncured in a predetermined contact hole region, partially cured in a pixel electrode formation region excluding the contact hole region, and cured in other regions. after facilities halftone exposure mask with an adjusted exposure amount so, a step of forming a resist layer pattern having a thickness of multistage by development,
Using the resist layer pattern as a mask, the electrical insulating film and the water-repellent resin layer are collectively etched to remove the water-repellent resin layer in the contact hole region and form a contact hole that reaches the matrix circuit through the electrical insulating film. ,
A step of patterning so as to remove the water repellent resin layer, a recess area continuous to the contact hole on the electrical insulating film is formed in the pixel electrode forming region except the contact hole region,
And a step of applying a conductive material on the patterned water-repellent resin layer and the electrically insulating film to form pixel electrodes on the inner surface of the contact hole and the recessed region. Is the method.
[0027]
According to the present invention, a matrix substrate for liquid crystal in which a matrix circuit for forming a liquid crystal cell is formed on an electrically insulating substrate is formed by forming an electrically insulating film, forming a water repellent resin layer, forming a resist layer, It is manufactured through patterning of a resist layer by tone exposure, patterning of an electrical insulating film and a water-repellent resin layer using the patterned resist layer, and formation of a pixel electrode. The electrically insulating film is formed by applying an electrically insulating synthetic resin material on an electrically insulating substrate on which a matrix circuit is formed so that the surface becomes flat. A water repellent resin layer and a resist layer are formed thereon. The halftone exposure of the resist layer is uncured in the predetermined contact hole region, partially cured in the pixel electrode formation region excluding the contact hole region, and a mask whose exposure amount is adjusted so as to be cured in other regions. To do. When the resist layer is developed , a resist layer pattern having a multi-stage thickness is formed. When the electrical insulating film and the water repellent resin layer are collectively etched using the pattern as a mask, contact holes, which are through holes reaching the matrix circuit, are formed in the electrical insulating film in the contact hole region, and the pixel electrode forming region excluding the contact hole region is formed. Patterning is performed so as to form a recessed region continuous with the contact hole. At this time, the water-repellent resin layer disappears in the pixel electrode formation region including the contact hole, and remains in the portion other than the pixel electrode formation region. When a coating-type conductive material is applied on this, the water-repellent resin layer repels the coating-type conductive material due to its water repellency. Part is formed. As described above, by using halftone exposure, a step of forming a pixel electrode region (recessed region) and a contact hole in an electrical insulating film and a step of forming a pixel electrode and a contact hole energizing portion are performed. Since this can be performed with a single photomask, the number of photomasks used can be reduced.
[0028]
According to the present invention, the matrix circuit is a TFT active matrix circuit including a thin film transistor, and a manufacturing process of the TFT active matrix circuit includes: a step of patterning a gate electrode film formed on the electrically insulating substrate; A step of sequentially stacking an insulating film, a first semiconductor layer serving as a channel region, a second semiconductor layer serving as an ohmic contact layer, and a metal layer serving as a source / drain electrode; and forming a resist layer on the surface of the metal layer; A step of performing halftone exposure with a mask whose exposure amount is adjusted to the resist layer, a step of forming the first semiconductor layer and the second semiconductor layer in an island shape, and separating and patterning the metal layer into source / drain electrodes, Channel etching process and process to form passivation film covering source / drain electrodes and channel Characterized in that it comprises and.
[0029]
According to the present invention, a TFT active matrix circuit including a thin film transistor includes a gate electrode film patterning, an insulating film, a lamination of two semiconductor layers and a metal layer, halftone exposure, island patterning, isolation etching, and passivation film formation. Produced sequentially. In patterning the gate electrode film, a gate electrode film is formed on the electrically insulating substrate and patterned using a photomask. A gate insulating film, a first semiconductor layer serving as a channel region, a second semiconductor layer serving as an ohmic contact layer, and a metal layer serving as a source / drain electrode are sequentially stacked thereon. A resist layer is formed on the surface of the metal layer, halftone exposure is performed with a mask with an adjusted exposure amount, the first semiconductor layer and the second semiconductor layer are formed in an island shape, and source / drain electrode separation patterning and Channel etching is performed, and these are formed and covered with a passivation film. As described above, when manufacturing a TFT active matrix circuit, one photomask is used in two steps, that is, a step of patterning a gate electrode film and a step of forming an island shape by halftone exposure and performing separate etching. In addition, a single photomask is used when a pixel electrode that overlaps with the gate electrode is formed. Therefore, a TFT active matrix substrate capable of obtaining a high aperture ratio by three-dimensionally overlapping the pixel electrode and the TFT element can be manufactured by using only three photomasks in total.
[0030]
The present invention is characterized in that the remaining water-repellent resin layer is removed after the pixel electrode is formed.
[0031]
According to the present invention, the water repellency can be eliminated by removing the remaining water-repellent resin layer after the formation of the pixel electrode. Therefore, the alignment for controlling the liquid crystal alignment performed when forming as a liquid crystal display device. In forming the film, the in-plane uniformity of the alignment film can be improved, and the reliability of the subsequent alignment treatment can be increased.
[0032]
In the present invention, an acrylic resin is used as the electrically insulating synthetic resin material, the water-repellent resin layer is formed of a water-repellent fluororesin, and the pixel electrode is formed of a coating-type translucent conductive material. It is characterized by that.
[0033]
According to the present invention, a flat electric insulating film is formed on the surface of a matrix substrate using an acrylic resin as an electric insulating synthetic resin material, and a water repellent resin layer is formed thereon using a water repellent fluororesin. Since the resist layer is formed thereon, the electrical insulating film and the water-repellent resin layer can be collectively patterned by patterning the resist layer in multiple stages by halftone exposure. By this patterning, the water-repellent resin layer on the electrical insulating film remains other than the pixel electrode formation region, and the translucent conductive material can be applied only to the inner surface of the contact hole and the recess region of the pixel electrode formation region. A pixel electrode can be formed with high accuracy without using a photomask.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
1A to 7S show an outline of a method for manufacturing a high aperture ratio active matrix substrate as an embodiment of the present invention. Also in this embodiment, similarly to FIGS. 10 to 15, a schematic cross-sectional configuration in which a GS intersection portion, a TFT element portion, a pixel portion, and a terminal portion where the gate electrode and the source electrode intersect is shown.
[0035]
FIG. 1A is a cross-sectional view showing a state in which a gate electrode film 2 is formed on a glass substrate 1. The gate electrode film 2 is formed as a metal film of chromium, aluminum, tantalum or the like by a sputtering method or the like.
[0036]
FIG. 1B shows a state in which a photoresist is uniformly applied on the gate electrode film 2 and then a resist pattern 3 is formed using the first photomask.
[0037]
FIG. 1C shows a state in which the gate electrode film 2 is patterned by etching using the resist pattern 3.
[0038]
2D, after removing the resist pattern 3, the gate insulating film 4, the first semiconductor layer 5 and the second semiconductor layer 6 are successively stacked, and then the source / drain electrode film 7 is further formed. A state in which a stacked film is continuously formed by a plasma CVD method or a sputtering method is shown. The gate insulating film 4 is formed of, for example, a silicon nitride (SiN _x ) film. The first semiconductor layer 5 is formed of an amorphous silicon (a-Si) film. The second semiconductor layer 6 is formed of a silicon (n ⁺ -Si) film doped with an n-type impurity at a high concentration. The source / drain electrode film 7 is formed of a metal such as chromium, aluminum, or tantalum.
[0039]
In FIG. 2E, after applying a photoresist on the entire surface, halftone exposure is performed by adjusting the exposure amount using a slit mask or the like as a second photomask, and resist application, exposure, and development are performed once. A state where a resist pattern 8 having a plurality of thicknesses is formed is shown. The resist pattern 8 is not formed in the pixel portion and the terminal portion. A portion corresponding to the channel portion 5a of the TFT element portion is formed as a thin portion 8a. The other parts are formed thick. That is, the other part is formed with a thickness equal to or greater than the first thickness which is a predetermined thickness, and the thin portion 8a is formed as a second thickness which is thinner than the first thickness.
[0040]
FIG. 2F shows a state in which the two layers of the first semiconductor layer 5 and the second semiconductor layer 6 and the source / drain electrode film 7 which are not covered with the resist pattern 8 are all removed by etching.
[0041]
In FIG. 3G, the entire thickness of the resist pattern 8 remaining in FIG. 2F is reduced by ashing, so that the source / drain electrode film 7 is located at the position of the channel portion 5a corresponding to the thin portion 8a. The state which exposed the surface of is shown.
[0042]
FIG. 3H shows a state in which source / drain electrode separation and channel etching are performed using the remaining resist pattern 8. In the channel portion 5a, the thickness of the first semiconductor layer 5 is adjusted, and the second semiconductor layer 6 and the source / drain electrode film 7 are removed.
[0043]
FIG. 3I shows a state where the resist pattern 8 is removed.
FIG. 4J shows a state in which a passivation film 9 is formed on the entire surface of the substrate. The passivation film 9 is a protective film made of silicon nitride (SiNx) or the like, and is formed by a CVD method, a sputtering method, or the like.
[0044]
4 (k) shows an acrylic resin film 10 which is an electric insulating film having a flattened surface after applying an electrically insulating synthetic resin material, for example, an acrylic resin, on the passivation film 9. FIG. The formed state is shown.
[0045]
FIG. 4 (l) shows that after the acrylic resin film 10 is pre-baked at a temperature of 80 to 100 ° C., a fluororesin is applied thereon to form a water-repellent resin layer 11 and further a photo-resist is formed thereon. A state in which a photoresist layer 12 is formed by applying a resist is shown.
[0046]
In FIG. 5 (m), the exposure amount is adjusted using a slit mask or the like as the third photomask, halftone exposure of the photoresist layer 12 is performed, and a multi-step pattern shape is formed by one exposure and development. The patterned state is shown. In the halftone exposure, the photoresist layer 12 is uncured in the predetermined contact hole region 12b in the pixel electrode formation region, partially cured in the recess 12a that is the pixel electrode formation region excluding the contact hole region 12b, and the others. It is exposed / developed so as to be cured in the region.
[0047]
FIG. 5 (n) shows a through hole from the surface of the acrylic resin film 10 to the drain electrode portion by etching the acrylic resin film 10 and the passivation film 9 using the first resist pattern of the photoresist layer 12 as a mask. A state in which the contact hole 10b is formed is shown. At this time, the passivation film 9 and the gate insulating film 4 are removed from the terminal portion, a contact hole 10c that is a through hole to the gate electrode and the source electrode (not shown) is formed, and the gate electrode film 2 and the source electrode film (not shown) are formed. Exposed. At this time, since the water-repellent resin layer 11 is thin, the water-repellent resin layer 11 in the contact holes 10b and 10c is removed by a process similar to lift-off.
[0048]
FIG. 5 (o) shows a state in which the entire thickness of the photoresist layer 12 is reduced by ashing to form a second resist pattern.
[0049]
In FIG. 6 (p), the water-repellent resin layer 11 is etched using the second resist pattern of the photoresist layer 12 as a mask to form a recessed region 10a connected to the contact hole in the acrylic resin film 10 in the pixel electrode formation region. Shows the state.
[0050]
FIG. 6 (q) shows a state where the unnecessary photoresist layer 12 remaining in FIG. 6 (p) is removed.
[0051]
FIG. 6 (r) shows a state in which the coating type transparent conductive film 13 is formed by coating a coating type transparent conductive material by spin coating or the like. The coating-type transparent conductive film 13 covers the surface of the recessed area 10a of the acrylic resin film 10 and the inner surfaces of the contact holes 10b and 10c. Since the water-repellent resin layer 11 repels the coating-type transparent conductive material by its water repellency, the coating-type transparent conductive film 13 is not formed in the portion where the water-repellent resin layer 11 remains. Then, the pixel electrode 13a is formed by baking at 200-250 degreeC. The coating type transparent conductive film 13 for forming the pixel electrode 13a can be formed of indium tin oxide (ITO) or the like. In this embodiment, since the pixel electrode is formed by applying a coating type transparent conductive material such as ITO, the pixel electrode can be formed without using a vacuum film forming method such as a plasma CVD method or a sputtering method. Manufacturing costs can be reduced.
[0052]
FIG. 7S shows a state in which the remaining water-repellent resin layer 11 is removed by ashing or the like after the pixel electrode 13a is formed. Thereby, the high aperture ratio active matrix substrate 14 is formed.
[0053]
As described above, since the photomask is used in the three steps (b), (e) and (m) in the manufacturing process of the high aperture ratio active matrix substrate 14 of the present embodiment, a total of three sheets are used. It becomes possible to manufacture a TFT array substrate with a photomask. That is, it has a structure in which the source / drain electrode film 7 and the gate electrode film 2 and the coating-type transparent conductive film 13 to be the pixel electrode 13a are three-dimensionally overlapped to achieve high luminance with high aperture ratio. It is possible to manufacture a TFT array substrate that can be manufactured with three photomasks, which is an extremely small number of masks compared to the conventional manufacturing process.
[0054]
FIG. 8 is a cross-sectional view showing a basic configuration of a mask 15 capable of halftone exposure used as the second and third photomasks when manufacturing the high aperture ratio active matrix substrate 14 in the present embodiment. It is. The mask 15 includes a transmission part 15A, a light shielding part 15B, and a mesh part 15C. A general photomask includes a portion that forms a light transmission amount of 100% as in the transmissive portion 15A and a portion that forms a light transmission amount of 0% as in the light shielding portion 15B. In the mask 15 used in the present embodiment, a mesh portion 15C in which the amount of transmitted light is intermediate between the transmission portion 15A and the light shielding portion 15B is formed. The mesh portion 15C is formed using, for example, a mesh pattern or a slit pattern whose interval is smaller than the resolution of light to be used. When exposure is performed using the mask 15, the resist thickness changes due to the difference in the amount of transmitted light of each portion of the mask 15. For example, when a positive resist is used, the resist thickness is zero at the portion corresponding to the transmission portion 15A, the resist thickness is maximum at the portion corresponding to the light shielding portion 15B, and proportional to the amount of transmitted light at the portion corresponding to the mesh portion 15C. A resist pattern 16 having a resist thickness can be obtained.
[0055]
The concept of using a water-repellent resin in relation to the manufacture of a liquid crystal display device is disclosed in, for example, Japanese Patent Application Laid-Open Nos. 8-179113 and 8-292313, related to the manufacture of color filters. In the present embodiment, the water-repellent resin layer 11 is used together with a mask 15 for halftone exposure as shown in FIG. By using halftone exposure and water-repellent resin, the pixel electrode can be formed more easily. Such a concept of pixel electrode formation can also be applied to the manufacture of a matrix substrate for a simple matrix type liquid crystal display device.
[0056]
FIG. 9 shows the use state of the five photomasks used in the manufacturing process of the conventional high aperture ratio active matrix substrate 34 shown in FIGS. 10 to 15 and the manufacturing process of the high aperture ratio active matrix substrate 14 according to the present embodiment. It is a figure which compares and shows the use condition of the three photomasks used in FIG. Also in this embodiment, when patterning the gate electrode film, the first photomask is used as in the prior art. In this embodiment, the island-shaped patterning of the TFT element portion by the second photomask and the source / drain electrode separation and channel etching by the third photomask in the conventional method are performed using halftone exposure. This is done with one photomask. Further, when forming the pixel electrode formation region, in the conventional method, the photosensitive acrylic resin film 31 for forming the contact hole is patterned using the fourth photomask, and the pixel is formed using the fifth photomask. The electrode film is patterned. On the other hand, in this embodiment, the water-repellent resin is used, and the acrylic resin film only needs to be patterned with one third photomask using halftone exposure.
[0057]
As shown in FIG. 6 (r), the liquid crystal display device can be formed even when the water-repellent resin layer 11 remains on the surface of the acrylic resin film 10, but FIG. If the water-repellent resin layer 11 is removed, the in-plane uniformity of the alignment film is improved due to the absence of water repellency when forming an alignment film for liquid crystal alignment control. Is advantageous.
[0058]
【The invention's effect】
As described above, according to the present invention, the contact hole and the pixel electrode region (recessed region) are formed in the electrical insulating film by one exposure / development process by using the halftone exposure with the adjusted exposure amount. be able to. Further, by applying a conductive material only to the inner surface of the contact hole and the recessed region of the electrical insulating film using the water repellent resin, the pixel electrode and the contact hole energizing portion can be formed. This makes it possible to perform contact hole processing and pixel electrode patterning with a single photomask, thereby reducing the number of photomasks used. Also, by using halftone exposure, a TFT active matrix circuit can be manufactured with two photomasks, so that only three photomasks are used, including the process of forming pixel electrodes. A high aperture ratio TFT active matrix substrate in which the TFT element and the pixel electrode are three-dimensionally overlapped can be obtained. Therefore, it is possible to provide a method for manufacturing a liquid crystal matrix substrate that can improve the productivity, manufacturing yield, and cost of the liquid crystal display device.
[0059]
Further, according to the present invention, since the water repellency can be eliminated by removing the water repellent resin layer remaining after the pixel electrode is formed, the in-plane uniformity of the alignment film is improved and the reliability of the liquid crystal alignment treatment is improved. Can increase the sex.
[Brief description of the drawings]
FIG. 1 is a simplified cross-sectional view showing a manufacturing process of a high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 2 is a simplified cross-sectional view showing a manufacturing process of a high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 3 is a simplified cross-sectional view illustrating a manufacturing process of a high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 4 is a simplified cross-sectional view illustrating a manufacturing process of a high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 5 is a simplified cross-sectional view showing a manufacturing process of the high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 6 is a simplified cross-sectional view showing a manufacturing process of the high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 7 is a simplified cross-sectional view showing a manufacturing process of the high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 8 is a diagram showing a simplified cross-sectional shape of a halftone exposure mask 15 used in an embodiment of the present invention, a corresponding transmitted light amount, and a generated resist pattern shape.
FIG. 9 shows the use state of a photomask used in the manufacturing process of the high aperture ratio active matrix substrate 14 and the use of the photomask used in the manufacturing process of the conventional high aperture ratio active matrix substrate 34 as one embodiment of the present invention. It is a figure which contrasts and shows a state.
10 is a simplified cross-sectional view showing a manufacturing process of a conventional high aperture ratio active matrix substrate 34. FIG.
11 is a simplified cross-sectional view showing a manufacturing process of a conventional high aperture ratio active matrix substrate 34. FIG.
12 is a simplified cross-sectional view showing a manufacturing process of a conventional high aperture ratio active matrix substrate 34. FIG.
13 is a simplified cross-sectional view showing a manufacturing process of a conventional high aperture ratio active matrix substrate 34. FIG.
14 is a simplified cross-sectional view showing a manufacturing process of a conventional high aperture ratio active matrix substrate 34. FIG.
15 is a simplified cross-sectional view showing a manufacturing process of a conventional high aperture ratio active matrix substrate 34. FIG.
[Explanation of symbols]
1, 21 Glass substrate 2, 22 Gate electrode film 3, 8, 16, 23, 27, 29 Resist pattern 4, 24 Gate insulating film 5, 25 First semiconductor layer 5a Channel portion 6, 26 Second semiconductor layer 7, 28 Source / drain electrode film 8a Thin portion 9, 30 Passivation film 10 Acrylic resin film 10a Recess region 10b, 10c Contact hole 11 Water-repellent resin layer 12, 32 Photoresist layer 12a Recess 12b, 12c Contact hole region 13, 32 Coating type transparent conductive film 13a Pixel electrode 14 High aperture ratio active matrix substrate (present invention)
15 Mask 15A Transmission part 15B Light shielding part 15C Mesh part 31 Photosensitive acrylic resin film 34 High aperture ratio active matrix substrate (conventional)

Claims

In a manufacturing method of a matrix substrate for liquid crystal in which a matrix circuit for forming a liquid crystal cell is formed on an electrically insulating substrate,
Applying an electrically insulating synthetic resin material on an electrically insulating substrate on which a matrix circuit is formed to form an electrically insulating film having a flat surface;
Forming a water-repellent resin layer on the surface of the electrical insulating film;
A resist layer is formed on the water-repellent resin layer, and the resist layer is uncured in a predetermined contact hole region, partially cured in a pixel electrode formation region excluding the contact hole region, and cured in other regions. after facilities halftone exposure mask with an adjusted exposure amount so, a step of forming a resist layer pattern having a thickness of multistage by development,
Using the resist layer pattern as a mask, the electrical insulating film and the water-repellent resin layer are collectively etched to remove the water-repellent resin layer in the contact hole region and form a contact hole that reaches the matrix circuit through the electrical insulating film. ,
A step of patterning so as to remove the water repellent resin layer, a recess area continuous to the contact hole on the electrical insulating film is formed in the pixel electrode forming region except the contact hole region,
And a step of applying a conductive material on the patterned water-repellent resin layer and the electrical insulating film to form pixel electrodes on the inner surface of the contact hole and the recessed region. Method.

The matrix circuit is a TFT active matrix circuit including a thin film transistor,
The manufacturing process of the TFT active matrix circuit is as follows:
Patterning a gate electrode film formed on the electrically insulating substrate;
A step of sequentially stacking a gate insulating film, a first semiconductor layer serving as a channel region, a second semiconductor layer serving as an ohmic contact layer, and a metal layer serving as a source / drain electrode;
Forming a resist layer on the surface of the metal layer and subjecting the resist layer to halftone exposure with a mask whose exposure is adjusted;
Forming the first semiconductor layer and the second semiconductor layer in an island shape;
Separating and patterning the metal layer into source / drain electrodes and performing channel etching;
2. A method of manufacturing a liquid crystal matrix substrate according to claim 1, further comprising: forming a passivation film covering the source / drain electrodes and the channel.

3. The method for producing a liquid crystal matrix substrate according to claim 1, wherein the remaining water-repellent resin layer is removed after the pixel electrode is formed.

As the electrically insulating synthetic resin material, an acrylic resin is used,
The water repellent resin layer is formed of a water repellent fluororesin,
The method of manufacturing a liquid crystal matrix substrate according to claim 1, wherein the pixel electrode is formed of a coating type translucent conductive material.