JPH063809B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH063809B2
JPH063809B2 JP61180358A JP18035886A JPH063809B2 JP H063809 B2 JPH063809 B2 JP H063809B2 JP 61180358 A JP61180358 A JP 61180358A JP 18035886 A JP18035886 A JP 18035886A JP H063809 B2 JPH063809 B2 JP H063809B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
sio
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61180358A
Other languages
Japanese (ja)
Other versions
JPS6336569A (en
Inventor
秀幸 大岡
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP61180358A priority Critical patent/JPH063809B2/en
Publication of JPS6336569A publication Critical patent/JPS6336569A/en
Publication of JPH063809B2 publication Critical patent/JPH063809B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に放射線環境下で安定に動作する絶縁ゲート型電界効果トランジスタを含む半導体装置に関する。 DETAILED DESCRIPTION OF THE INVENTION The present invention [relates] relates to a semiconductor device, a semiconductor device including an insulated gate field effect transistor which operates stably especially in a radiation environment.

〔従来の技術〕 [Prior art]

現在、シリコン等を半導体基板材料とした半導体装置は、絶縁ゲート型電界効果トランジスタ(以降MIS Currently, a semiconductor device in which the silicon or the like and a semiconductor substrate material, insulated gate field effect transistor (hereinafter MIS
FETと称す)を含む種類のものが非常に多い。 Of the type including a referred to as FET) is very large.

このような半導体装置では、MIS FETは勿論素子領域同士を絶縁分離するフィールド領域等もMIS構造になっている場合がある。 In such a semiconductor device, MIS FET is sometimes also the field region or the like of course dielectrically isolated device regions together have become MIS structure.

従来、MIS構造の絶縁物には、半導体基板の材料がシリコンの場合には、半導体基板表面を熱酸化することにより得られたシリコン酸化膜(以下単にSiO 膜と称す)が広く用いられている。 Conventionally, the insulator of the MIS structure, if the material of the semiconductor substrate is of silicon, the semiconductor substrate surface silicon oxide film obtained by thermally oxidizing (hereinafter simply referred to as SiO 2 film) is widely used there.

これは、この方法が比較的簡単にクリーンな界面を有する良質の絶縁膜を得ることができ、しかもその電気的特性も良好であるという理由による。 This is due to the reason that this method can be obtained a high-quality insulating film having a relatively simple clean interface, yet its electrical properties are also excellent.

〔発明が解決しようとする問題点〕 [Problems to be Solved by the Invention]

近年、各種人工衛星の実用化等に伴い、放射線環境下でも安定に動作する半導体装置が要求されている。 In recent years, with the practical application of various kinds of artificial satellites, a semiconductor device which operates stably even in a radiation environment is required.

しかし、上述した従来の半導体装置は、絶縁物として熱酸化したSiO 膜を用いたMIS FETで構成されているので、放射線環境下で動作させると、その特性が吸収線量の増大につれて劣化するという欠点がある。 However, the conventional semiconductor device described above, which is configured with MIS FET with SiO 2 film by thermally oxidizing the insulator, when operated in a radiation environment, that their characteristics are deteriorated with increasing absorbed dose there is a drawback.

この原因は、これまでに行なわれた各方面の研究から、 The reason for this is, from the study of various fields that have been made so far,
SiO /Si構造部分の電気的特性変化に起因することがわかっており、主として、(1)SiO 膜中の正電荷の形成、及び(2)SiO /Si界面準位の形成によってもたらされるとされている。 It has been found that due to the electrical characteristics change in SiO 2 / Si structure part, mainly, (1) Formation of positive charges in the SiO 2 film, and (2) brought about by the formation of SiO 2 / Si interface state It is to be.

本発明の目的は、放射線環境下において、SiO /S An object of the present invention, in a radiation environment, SiO 2 / S
i構造部分の電気的特性変化に起因するデバイス特性の劣化を抑制することができる高集積度を有する半導体装置を提供することにある。 To provide a semiconductor device having a high integration degree can suppress the deterioration of the originating device characteristics electrical characteristics change in i structural part.

〔問題点を解決するための手段〕 [Means for Solving the Problems]

本発明の特徴は、半導体基板に形成された電界効果トランジスタを有する半導体装置において、前記電界効果トランジスタのゲート絶縁膜はテトラエチルオルト珪酸を用いて成長した酸化膜のみから構成されている半導体装置にある。 Feature of the present invention is to provide a semiconductor device having a field effect transistor formed on a semiconductor substrate, a gate insulating film of the field effect transistor is a semiconductor device which is composed of only the oxide film grown using tetraethyl orthosilicate .

〔実施例〕 〔Example〕

以下、本発明の実施例について図面を参照して説明する。 It will be described below with reference to the accompanying drawings embodiments of the present invention.

第1図は本発明の実施例の断面図である。 FIG. 1 is a cross-sectional view of an embodiment of the present invention.

この実施例は、P型のシリコン基板1の上にテトラエチルオルト珪酸を用いて成長した酸化膜(以降TEOS膜と称す)3を介して、多結晶シリコン膜のゲート4が配置され、n 拡散層のソース5とドレイン6とで構成されるMIS FETを含む半導体装置を示している。 This embodiment (referred to as hereinafter TEOS film) oxide films grown using tetraethyl orthosilicate on a silicon substrate 1 of P-type 3 through the gate 4 of the polycrystalline silicon film is arranged, n + diffusion It shows a semiconductor device including a MIS FET composed of the source 5 and drain 6 of the layer.

第2図は本発明に関係ある技術の断面図である。 Figure 2 is a cross-sectional view of a related one technique in the present invention.

この第2図では、P型のシリコン基板1′の上にSiO In the FIG. 2, SiO on the silicon substrate 1 'of the P-type
膜の絶縁膜3″及びTEOS膜3′を設け、絶縁膜3″とTEOS膜3′とを介してリンドープした多結晶シリコン膜のゲート4′及び接地電極4″とを設け、更にn 拡散層のソース5′,5″及びドレイン6′をシリコン基板1′表面に設けている。 2 film of the insulating film 3 'and the TEOS film 3' is provided, the insulating film 3 'and TEOS film 3' and provided the gate 4 'and the ground electrode 4' of the polycrystalline silicon film phosphorus-doped via a further n + source 5 of the diffusion layer has a ', 5 "and drain 6' is provided on the silicon substrate 1 'surface. ここで、絶縁膜3″ Here, the insulating film 3 "
とTEOS膜3′は、ソース5′,ドレイン6′及びゲート4′とで構成されるMIS FETのゲート絶縁膜でありその下のシリコン基板1′表面がチャネル領域となる。 A TEOS film 3 ', the source 5', a gate insulating film of the formed MIS FET de drain 6 'and gate 4' is a silicon substrate 1 'the underlying surface serving as a channel region. 一方、接地電極7′は、その下の絶縁膜3a″及びTEOS膜3a′とシリコン基板1′とでMISを構成することによって表面電位の関係でシリコン基板1′ On the other hand, the ground electrode 7 ', an insulating film 3a underlying "and the TEOS film 3a' and the silicon substrate 1 'and the silicon substrate 1 in the relationship between the surface potential by configuring the MIS de'
の表面に寄生のチャネル領域が出来ないようにして素子分離領域を構成している。 Constitute the isolation region so as not be parasitic channel region on the surface of the.

上記のTEOS膜は、熱酸化SiO 膜に比べて、膜中に含まれる再結合中心が多いため、入射した電離性放射線によって生じた電子−正孔の再結合が促進され、酸化膜中のトラップに捕獲される正電荷の量を大きく減らすことが可能となる。 Additional TEOS film, as compared with the thermal oxide SiO 2 film, since recombination centers are often contained in the film, the electron generated by ionizing radiation incident - hole recombination is promoted, in the oxide film it is possible to greatly reduce the amount of positive charges trapped in the trap. 又、TEOS膜は従来のシラン系ガスを用いた気相化学成長法により堆積した酸化膜に比べ、薄膜の成長膜厚の制御が良好であるので、熱酸化によらずにMIS FETのゲート絶縁膜を形成できる。 Also, TEOS films than the oxide film deposited by chemical vapor deposition using a conventional silane-based gas, since the control of the growth thickness of the thin film is good, the gate insulation MIS FET irrespective of the thermal oxidation film can be formed.

第3図(a)〜(f)は本発明の実施例の半導体装置の製造方法を説明するための工程順に示した半導体チップの断面図である。 Figure 3 (a) ~ (f) are cross-sectional views of a semiconductor chip shown in step order for explaining a method for manufacturing a semiconductor device of the embodiment of the present invention.

先ず、第3図(a)に示すように、P型のシリコン基板1を熱酸化することにより、シリコン基板1表面にSi First, as shown in FIG. 3 (a), by the silicon substrate 1 of P-type thermal oxidation, Si in the silicon substrate 1 surface
膜の絶縁膜2aを形成し、さらに絶縁膜2bとして窒化膜を形成する。 O 2 film insulating layer 2a is formed of, further forming a nitride film as the insulating film 2b.

次に、第3(b)に示すように、素子領域となる部分を覆うホトレジスト膜10を所定のパターンで形成し、通常の反応性イオンエッチング法により、ホトレジスト膜10をマスクとして、絶縁膜2b及び2aの窒化膜及びSiO 膜をエッチングする。 Next, as shown in 3 (b), to form a photoresist film 10 covering the portion to be the element region in a predetermined pattern, by conventional reactive ion etching method, a photoresist film 10 as a mask, the insulating film 2b and 2a etching the nitride film and the SiO 2 film.

次に、第3図(c)に示すように、ホトレジスト膜10 Next, as shown in FIG. 3 (c), the photoresist film 10
を除去した後に、残存する絶縁膜2bを耐酸化マスクとして、シリコン基板1を熱酸化し、素子分離用の絶縁膜2となるSiO 膜を形成する。 After removal of the, an insulating film 2b that remains as a anti-oxidation mask, the silicon substrate 1 is thermally oxidized to form a SiO 2 film serving as the insulating film 2 for element isolation.

その後、絶縁膜2b及び2aの窒化膜及びSiO 膜を除去した後、第3図(d)に示すように、基板表面上にCVD法によりTEOS膜3を被着し、更にリンドープした多結晶シリコン膜4aを成長した後、ホトレジスト膜11を所定のパターンで形成する。 Then, after removing the nitride film and the SiO 2 film of the insulating film 2b and 2a, as shown in FIG. 3 (d), a TEOS film 3 deposited by a CVD method on the substrate surface, polycrystal further phosphorus-doped after growing the silicon film 4a, to form a photoresist film 11 in a predetermined pattern.

次に、第3図(e)に示すように、ホトレジスト膜11 Next, as shown in FIG. 3 (e), the photoresist film 11
をマスクとして、多結晶シリコン膜4aをエッチングしてゲート4を形成した後、ホトレジスト膜11を除去する。 As a mask, after forming a gate 4 of polycrystalline silicon film 4a is etched, the photoresist is removed film 11. そして、多結晶シリコン膜のゲート4及び素子分離用の絶縁膜2をマスクとして砒素をイオン注入してn Then, an insulating film 2 for a gate 4 and the isolation of the polycrystalline silicon film arsenic ions are implanted as a mask n +
領域のソース5及びドレイン6をシリコン基板1の表面に形成する。 The source 5 and drain 6 regions to form on the surface of the silicon substrate 1.

最後に、第3図(f)に示すように、通常工程によって絶縁膜7、ソース及びドレイン電極8a,8b並びに絶縁膜9を形成すれば、本発明の第1の実施例のMIS Finally, as shown in FIG. 3 (f), the insulating film 7 by a conventional process, the source and drain electrodes 8a, 8b and by forming the insulating film 9, MIS in the first embodiment of the present invention
FETを含む半導体装置が得られる。 Semiconductor device including a FET is obtained.

〔発明の効果〕 〔Effect of the invention〕

以上説明したように本発明は、ゲート絶縁膜をTEOS The present invention described above, TEOS gate insulating film
膜のみから構成することにより、放射線環境下での電気的特性の劣化を制御することが可能となり、従って、放射線環境下でも高い信頼性をもつ高集積度の半導体装置を得ることができるという効果がある。 By forming the film only, it is possible to control the degradation of electrical characteristics in a radiation environment, therefore, the effect that it is possible to obtain a semiconductor device with a high integration with high reliability even in a radiation environment there is.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図は本発明の実施例の断面図、第2図は本発明に関係のある技術の断面図、第3図(a)〜(f)は本発明の半導体装置の製造方法の一実施例を説明するための工程順に示した半導体チップの断面図である。 Sectional view of an embodiment of FIG. 1 according to the present invention, cross-sectional view of FIG. 2 are relevant to the present technique, Figure 3 (a) ~ (f) is an example of a method of manufacturing a semiconductor device of the present invention examples are cross-sectional views of a semiconductor chip shown in step order for explaining. 1,1′…シリコン基板、2,2a,2b…絶縁膜、 1, 1 '... silicon substrate, 2,2a, 2b ... insulating film,
3,3′,3a,3a′…TEOS膜、3″,3a″… 3,3 ', 3a, 3a' ... TEOS film, 3 ", 3a" ...
絶縁膜、4,4′…ゲート、4″…接地電極、4a…多結晶シリコン膜、5,5′,5″…ソース、6,6′… Insulating film, 4, 4 '... gate, 4 "... ground electrode, 4a ... polycrystalline silicon film, 5,5', 5" ... Source, 6,6 '...
ドレイン、7,7′…絶縁膜、8a,8a′…ソース電極、8b,8b′…ドレイン電極、9…絶縁膜、10, Drain, 7,7 '... insulating film, 8a, 8a' ... source electrode, 8b, 8b '... drain electrode, 9 ... insulating film, 10,
11…ホトレジスト膜。 11 ... the photoresist film.

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】半導体基板に形成された電界効果トランジスタを有する半導体装置において、前記電界効果トランジスタのゲート絶縁膜はテトラエチルオルト珪酸を用いて成長した酸化膜のみから構成されていることを特徴とする半導体装置。 1. A semiconductor device having a field effect transistor formed on a semiconductor substrate, a gate insulating film of the field effect transistor is characterized by being composed of only the oxide film grown using tetraethyl orthosilicate semiconductor device.
JP61180358A 1986-07-30 1986-07-30 Semiconductor device Expired - Lifetime JPH063809B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61180358A JPH063809B2 (en) 1986-07-30 1986-07-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61180358A JPH063809B2 (en) 1986-07-30 1986-07-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS6336569A JPS6336569A (en) 1988-02-17
JPH063809B2 true JPH063809B2 (en) 1994-01-12

Family

ID=16081845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61180358A Expired - Lifetime JPH063809B2 (en) 1986-07-30 1986-07-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH063809B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105726B2 (en) * 1989-10-13 1994-12-21 三菱電機株式会社 The semiconductor integrated circuit device
JP2680448B2 (en) * 1989-11-10 1997-11-19 東芝マイクロエレクトロニクス 株式会社 Method of manufacturing a radiation resistant semiconductor device
JPH03237728A (en) * 1990-02-14 1991-10-23 Matsushita Electron Corp Manufacture of semiconductor device
US6593195B1 (en) * 1999-02-01 2003-07-15 Agere Systems Inc Stable memory device that utilizes ion positioning to control state of the memory device
JP4740290B2 (en) * 2008-06-27 2011-08-03 日立建機株式会社 Construction machinery

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4855675A (en) * 1971-11-12 1973-08-04

Also Published As

Publication number Publication date
JPS6336569A (en) 1988-02-17

Similar Documents

Publication Publication Date Title
US4784971A (en) Process for manufacturing semiconductor BICMOS device
US6573134B2 (en) Dual metal gate CMOS devices and method for making the same
US4503601A (en) Oxide trench structure for polysilicon gates and interconnects
KR100537580B1 (en) Process for the fabrication of mosfet devices depletion, silicided source and drain junctions
US5578524A (en) Fabrication process of a semiconductor device with a wiring structure
US5442223A (en) Semiconductor device with stress relief
US7078280B2 (en) Vertical replacement-gate silicon-on-insulator transistor
US4925805A (en) Method of manufacturing a semiconductor device having an SOI structure using selectable etching
US5747379A (en) Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back
US4621276A (en) Buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
US6274419B1 (en) Trench isolation of field effect transistors
US6200866B1 (en) Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
US4677735A (en) Method of providing buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
US5488004A (en) SOI by large angle oxygen implant
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
KR100189966B1 (en) Mos transistor of soi structure and method for manufacturing the same
US4757028A (en) Process for preparing a silicon carbide device
US6399460B1 (en) Semiconductor device
US5789769A (en) Semiconductor device having an improved trench isolation
US3931674A (en) Self aligned CCD element including two levels of electrodes and method of manufacture therefor
EP0964447A1 (en) Self-aligned local interconnection for cmos and its manufacturing method
US5827747A (en) Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation
US5340759A (en) Method of making a vertical gate transistor with low temperature epitaxial channel
US5196367A (en) Modified field isolation process with no channel-stop implant encroachment
US4654958A (en) Process for forming isolated silicon regions and field-effect devices on a silicon substrate