JPH0637780U - Burn-in board for semiconductor devices - Google Patents

Burn-in board for semiconductor devices

Info

Publication number
JPH0637780U
JPH0637780U JP7478992U JP7478992U JPH0637780U JP H0637780 U JPH0637780 U JP H0637780U JP 7478992 U JP7478992 U JP 7478992U JP 7478992 U JP7478992 U JP 7478992U JP H0637780 U JPH0637780 U JP H0637780U
Authority
JP
Japan
Prior art keywords
burn
board
semiconductor devices
semiconductor device
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7478992U
Other languages
Japanese (ja)
Inventor
晃 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JAPAN ENGINEERING CORPORATION
Original Assignee
JAPAN ENGINEERING CORPORATION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JAPAN ENGINEERING CORPORATION filed Critical JAPAN ENGINEERING CORPORATION
Priority to JP7478992U priority Critical patent/JPH0637780U/en
Publication of JPH0637780U publication Critical patent/JPH0637780U/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 バーンイン工程中に正確にテストの行える半
導体デバイス用バーンインボードを提供することであ
る。 【構成】 バーンイン工程にかけるべき複数の半導体デ
バイスを着脱自在に装着できる半導体デバイス用バーン
インボードにおいて、装着された半導体デバイスの各々
の端子のうち、同種の端子へテスト信号を並列的に印加
したり同種の端子からのテスト信号を並列的に取り出す
ための共通配線を備えており、共通配線のうち入出力端
子に接続する共通配線には、各入出力端子との間に保護
抵抗が接続されており、保護抵抗の各々には、その保護
抵抗を短絡するように選択的に閉じられるスイッチ素子
が接続されている。 【効果】 バーンイン工程中に、バーンインボード上に
装着したまで、保護抵抗による波形の歪みなしに、個々
の半導体デバイスのテストを行なうことができる。した
がって、テストの手間が非常に簡単となり、かつ、非常
に正確なテスト結果を得ることができる。
(57) [Summary] [Purpose] To provide a burn-in board for a semiconductor device, which enables accurate testing during the burn-in process. [Structure] In a semiconductor device burn-in board to which a plurality of semiconductor devices to be subjected to a burn-in process can be detachably mounted, a test signal is applied in parallel to the same type of terminals of the mounted semiconductor devices. It has a common wiring for extracting test signals from the same type of terminals in parallel, and the common wiring connected to the input / output terminals of the common wiring has a protective resistor connected between each input / output terminal. Each of the protection resistors is connected to a switch element that is selectively closed so as to short-circuit the protection resistor. [Effect] During the burn-in process, individual semiconductor devices can be tested without being distorted in the waveform due to the protective resistance until they are mounted on the burn-in board. Therefore, the labor of the test is very simple, and a very accurate test result can be obtained.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、バーンイン工程にかけるべき複数の半導体デバイスを着脱自在に装 着できる半導体デバイス用バーンインボード、いわゆるDUTボードに関するも のである。 The present invention relates to a so-called DUT board, which is a burn-in board for semiconductor devices, on which a plurality of semiconductor devices to be subjected to a burn-in process can be detachably mounted.

【0002】[0002]

【従来の技術】[Prior art]

半導体集積回路素子(IC)等の半導体デバイスには、初期不良というものが あることは、良く知られており、これを取り除くために、製造完成の段階で各半 導体デバイスをバーンイン工程にかけることが行われている。このようなバーン インを行なう場合には、量産効果を上げるために、添付図面の図2の概略平面図 に示すような半導体デバイス用バーンインボード、いわゆるDUTボードを使用 している。 It is well known that some semiconductor devices such as semiconductor integrated circuit elements (IC) have an initial failure, and in order to eliminate this, each semiconductor device is subjected to a burn-in process at the stage of manufacturing completion. Is being done. When performing such burn-in, a so-called DUT board, which is a burn-in board for semiconductor devices as shown in the schematic plan view of FIG. 2 of the accompanying drawings, is used in order to improve the mass production effect.

【0003】 図2に示すように、この従来の半導体デバイス用バーンインボード1は、例え ば、プリント回路基板にて構成され、多数の半導体デバイス2を着脱自在に装着 しうるようなものとされている。図2に示した例では、8×22=176個の半 導体デバイス2を装着して、一度にバーンインを行なうことができるものとされ ている。通常、一枚の半導体デバイス用バーンインボードには、100〜300 個の半導体デバイスを搭載できる。As shown in FIG. 2, the conventional burn-in board 1 for a semiconductor device is constituted by, for example, a printed circuit board, and a large number of semiconductor devices 2 can be detachably mounted. There is. In the example shown in FIG. 2, 8 × 22 = 176 semiconductor devices 2 can be mounted and burn-in can be performed at one time. Usually, 100 to 300 semiconductor devices can be mounted on one burn-in board for semiconductor devices.

【0004】 図3は、図2の半導体デバイス用バーンインボード1の上に設けられた配線の 部分を拡大して平面的に示している。図3に部分的に拡大して示されているよう に、従来の半導体デバイス用バーンインボード1上に搭載された多数の半導体デ バイス2の端子(ピン)のうち同種の端子を並列的に接続する共通配線31、3 2、33、34、35、36等が設けられている。これら共通配線は、ボード上 に装着された半導体デバイスの各々の端子のうち、同種の端子へテスト信号を並 列的に印加したり同種の端子からのテスト信号を並列的に取り出すためのもので ある。そして、これら共通配線のうち、入出力端子(I/Oピン)に接続する共 通配線31、32、33、34には、各入出力端子との間に保護抵抗R1、R2 、R3、R4が接続されている。図3に示した例の如く、R1〜R4の如く4つ の保護抵抗を設ける場合は、半導体デバイス2が×4というように、1つの半導 体デバイスが4つの出力を有するのである。×8の半導体デバイスの場合には、 各々の出力ピンに入るので、8個の保護抵抗が必要となる。これら保護抵抗R1 〜R4を挿入する目的は、1つの半導体デバイスの出力がショートしている等の 場合に、他の半導体デバイスの出力端子に対するその影響をできるだけ抑えるた めである。FIG. 3 is an enlarged plan view of a portion of the wiring provided on the burn-in board 1 for a semiconductor device of FIG. As shown in a partially enlarged view in FIG. 3, terminals of the same type among terminals (pins) of a large number of semiconductor devices 2 mounted on a conventional burn-in board 1 for a semiconductor device are connected in parallel. Common wirings 31, 32, 33, 34, 35, 36 and the like are provided. These common wirings are for applying test signals in parallel to the terminals of the same type among the terminals of the semiconductor device mounted on the board and for extracting test signals from the terminals of the same type in parallel. is there. Among these common wirings, the common wirings 31, 32, 33, 34 connected to the input / output terminals (I / O pins) have protection resistors R1, R2, R3, R4 between them. Are connected. When four protection resistors R1 to R4 are provided as in the example shown in FIG. 3, one semiconductor device has four outputs such as x4 in the semiconductor device 2. In the case of a semiconductor device of × 8, each protection pin is necessary because it enters each output pin. The purpose of inserting these protection resistors R1 to R4 is to suppress the influence on the output terminals of other semiconductor devices as much as possible when the output of one semiconductor device is short-circuited.

【0005】[0005]

【考案が解決しようとする課題】[Problems to be solved by the device]

このような従来の半導体デバイス用バーンインボードにてバーンインのみを行 なう場合には、これらの保護抵抗R1〜R4は、その本来の目的である保護の作 用を果たし必要なものであるが、バーンイン工程中に、1つ1つの半導体デバイ スをテストするような場合には、これら保護抵抗の存在はかえって邪魔なものと なってしまっていた。 When only the burn-in is performed in such a conventional burn-in board for semiconductor devices, these protection resistors R1 to R4 are required to fulfill the original purpose of protection. When testing individual semiconductor devices during the burn-in process, the existence of these protective resistors was rather an obstacle.

【0006】 すなわち、テスト信号をこれら保護抵抗を通して読み出さねばならず、この保 護抵抗のためにテスト信号が歪んでしまい、正確にテスト信号を読み出すことが できない。したがって、従来においては、各半導体デバイス2をテストするため には、1個1個半導体デバイス用バーンインボード1から外して、一々テスター にかけていた。これでは、多数の半導体デバイスをテストするには、時間が掛か り過ぎ、問題であった。That is, the test signal must be read through these protection resistors, and the test signal is distorted due to this protection resistor, and the test signal cannot be read accurately. Therefore, in the past, in order to test each semiconductor device 2, each semiconductor device 2 was removed from the semiconductor device burn-in board 1 and put on a tester one by one. This is a problem because it takes too much time to test a large number of semiconductor devices.

【0007】 本考案の目的は、前述したような従来の問題点を解消しうるような半導体デバ イス用バーンインボードを提供することである。An object of the present invention is to provide a burn-in board for a semiconductor device, which can solve the above-mentioned conventional problems.

【0008】[0008]

【課題を解決するための手段】[Means for Solving the Problems]

本考案によれば、バーンイン工程にかけるべき複数の半導体デバイスを着脱自 在に装着できる半導体デバイス用バーンインボードにおいて、前記装着された半 導体デバイスの各々の端子のうち、同種の端子へテスト信号を並列的に印加した り同種の端子からのテスト信号を並列的に取り出すための共通配線を備え、該共 通配線のうち入出力端子に接続する共通配線には、各入出力端子との間に保護抵 抗が接続され、該保護抵抗の各々には、その保護抵抗を短絡するように選択的に 閉じられるスイッチ素子が接続される。 According to the present invention, in a burn-in board for a semiconductor device in which a plurality of semiconductor devices to be subjected to a burn-in process can be detachably mounted, a test signal is applied to the same type of terminals of each of the mounted semiconductor devices. Common wiring for applying parallel or extracting test signals from the same type of terminals in parallel is provided.The common wiring connected to the input / output terminals of the common wiring should be connected to each input / output terminal. A protection resistor is connected, and each of the protection resistors is connected with a switch element that is selectively closed to short the protection resistor.

【0009】[0009]

【実施例】【Example】

次に、添付図面の特に、図1を参照して、本考案の実施例について、本考案を より詳細に説明する。 The invention will now be described in more detail with reference to an embodiment of the invention, in particular with reference to the accompanying drawings.

【0010】 図3は、本考案の一実施例としての半導体デバイス用バーンインボード上に設 けられた共通配線の一部分を拡大して示す平面図である。図3において、図3の 従来例のものと同様の構成部分には、同じ参照符号を示している。本考案によっ て、半導体デバイス2の入出力端子(I/O 0)と、そのための共通配線31 との間に接続された保護抵抗R1の両端にスイッチ素子SW1が接続されている 。図1には示されていないが、他の保護抵抗のすべてに対しても、本考案によっ て、同様にスイッチ素子が接続されている。FIG. 3 is an enlarged plan view showing a part of the common wiring provided on the burn-in board for semiconductor devices as one embodiment of the present invention. 3, the same components as those of the conventional example of FIG. 3 are designated by the same reference numerals. According to the present invention, the switch element SW1 is connected to both ends of the protection resistor R1 connected between the input / output terminal (I / O 0) of the semiconductor device 2 and the common wiring 31 therefor. Although not shown in FIG. 1, according to the present invention, switching elements are similarly connected to all the other protection resistors.

【0011】 このような本考案の半導体デバイス用バーンインボードの構成によれば、バー ンイン工程のときには、各スイッチ素子SW1をオフとしておき、保護抵抗R1 〜R4を各入出力端子の保護抵抗としての本来の機能を果たさせることができる 。一方、バーンイン工程中に半導体デバイス2のテストを行いたい場合には、そ のテストを行いたい半導体デバイスに対応するスイッチ素子SW1のみをオンと し、他のスイッチ素子をオフとしておくことにより、テストを行なう半導体デバ イスの入出力端子に接続された保護抵抗をショートして、保護抵抗を外した状態 とし、他の半導体デバイスの入出力端子には保護抵抗を接続した状態とすること ができ、この状態では、テストする半導体デバイスの出力が保護抵抗によって歪 みを受けることなく、読み出される。According to the structure of the burn-in board for a semiconductor device of the present invention, each switch element SW1 is turned off during the burn-in process, and the protection resistors R1 to R4 serve as protection resistors for each input / output terminal. It can fulfill its original function. On the other hand, if you want to test the semiconductor device 2 during the burn-in process, turn on only the switch element SW1 corresponding to the semiconductor device you want to test, and turn off the other switch elements. It is possible to short-circuit the protective resistance connected to the input / output terminals of the semiconductor device that performs the above, and remove the protective resistance, and connect the protective resistance to the input / output terminals of other semiconductor devices. In this state, the output of the semiconductor device under test is read without being distorted by the protective resistance.

【0012】 そして、このような半導体デバイス用バーンインボードにテスターとの接続用 の配線端子を設けておき、テスターと接続した状態において、バーンイン工程中 に、各スイッチ素子をオン状態に走査していくことにより、バーンインボード上 に搭載された半導体デバイスのすべてを1つ1つテストしていくことができる。 この場合において、テストに際して、各半導体デバイスをバーンインボードから 外す必要はない。Then, wiring terminals for connection with a tester are provided on such a burn-in board for semiconductor devices, and each switch element is scanned in the ON state during the burn-in process in the state of being connected to the tester. This makes it possible to test all the semiconductor devices mounted on the burn-in board one by one. In this case, it is not necessary to remove each semiconductor device from the burn-in board for the test.

【0013】[0013]

【考案の効果】[Effect of device]

前述したように、本考案によれば、バーンイン工程中に、バーンインボード上 に装着したまで、保護抵抗による波形の歪みなしに、個々の半導体デバイスのテ ストを行なうことができる。したがって、テストの手間が非常に簡単となり、か つ、非常に正確なテスト結果を得ることができる。 As described above, according to the present invention, during the burn-in process, individual semiconductor devices can be tested without being distorted in the waveform due to the protective resistance until they are mounted on the burn-in board. Therefore, the labor of the test becomes very easy, and the very accurate test result can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の一実施例としての半導体デバイス用バ
ーンインボード上の配線回路の一部を示す概略図であ
る。
FIG. 1 is a schematic view showing a part of a wiring circuit on a burn-in board for a semiconductor device as an embodiment of the present invention.

【図2】半導体デバイス用バーンインボードの従来例を
全体的に示す概略平面図である。
FIG. 2 is a schematic plan view generally showing a conventional example of a burn-in board for a semiconductor device.

【図3】図2の半導体デバイス用バーンインボード上の
1つの半導体デバイスとそれに関連した配線回路の部分
を示す概略図である。
FIG. 3 is a schematic diagram showing one semiconductor device on the burn-in board for semiconductor devices of FIG. 2 and a portion of a wiring circuit related thereto.

【符号の説明】[Explanation of symbols]

1 半導体デバイス用バーンインボード 2 半導体デバイス R1〜R4 保護抵抗 SW1 スイッチ 31〜36 共通配線 1 Burn-in board for semiconductor devices 2 Semiconductor devices R1 to R4 Protection resistors SW1 switches 31 to 36 Common wiring

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 バーンイン工程にかけるべき複数の半導
体デバイスを着脱自在に装着できる半導体デバイス用バ
ーンインボードにおいて、前記装着された半導体デバイ
スの各々の端子のうち、同種の端子へテスト信号を並列
的に印加したり同種の端子からのテスト信号を並列的に
取り出すための共通配線を備えており、該共通配線のう
ち入出力端子に接続する共通配線には、各入出力端子と
の間に保護抵抗が接続されており、該保護抵抗の各々に
は、その保護抵抗を短絡するように選択的に閉じられる
スイッチ素子が接続されていることを特徴とする半導体
デバイス用バーンインボード。
1. A burn-in board for a semiconductor device in which a plurality of semiconductor devices to be subjected to a burn-in process can be detachably mounted, and a test signal is connected in parallel to the same type of terminals of each of the mounted semiconductor devices. A common wire for applying or extracting test signals from the same type of terminals in parallel is provided. Among the common wires, the common wire connected to the input / output terminal has a protective resistance between each A burn-in board for a semiconductor device, wherein a switch element that is selectively closed so as to short-circuit the protective resistance is connected to each of the protective resistances.
JP7478992U 1992-10-27 1992-10-27 Burn-in board for semiconductor devices Pending JPH0637780U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7478992U JPH0637780U (en) 1992-10-27 1992-10-27 Burn-in board for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7478992U JPH0637780U (en) 1992-10-27 1992-10-27 Burn-in board for semiconductor devices

Publications (1)

Publication Number Publication Date
JPH0637780U true JPH0637780U (en) 1994-05-20

Family

ID=13557413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7478992U Pending JPH0637780U (en) 1992-10-27 1992-10-27 Burn-in board for semiconductor devices

Country Status (1)

Country Link
JP (1) JPH0637780U (en)

Similar Documents

Publication Publication Date Title
US5751151A (en) Integrated circuit test apparatus
JPH0637780U (en) Burn-in board for semiconductor devices
KR100311955B1 (en) Functional test apparatus and method of electronic circuit
US6442718B1 (en) Memory module test system with reduced driver output impedance
KR100204565B1 (en) Boundary scan input/output signal interface control apparatus
JPS6230971A (en) Semiconductor integrated circuit device
JPH03211481A (en) Lsi test circuit
JPH0421106Y2 (en)
JP2952909B2 (en) Test method for semiconductor integrated circuit and its package
KR930006962B1 (en) Semiconductor testing method
JPH06130108A (en) Testing of printed circuit board
KR100311010B1 (en) Method for testing ic
JP3236072B2 (en) Test circuit and test method
JPS5834375A (en) Burn-in testing method for integrated circuit device and its device
JPS6134482A (en) Burn-in board
KR100187725B1 (en) Unify testing board of operational amplifier circuit device
JPH0344580A (en) Bias test board for semiconductor device
JP2002168917A (en) Semiconductor circuit
JPS60113165A (en) Burn-in device of semiconductor element
JPH0572296A (en) Semiconductor integrated circuit
JPH05251519A (en) Tester for measuring semiconductor device
JPS63205572A (en) Error preventing circuit for voltage measurement
JPH1012826A (en) Semiconductor device and its testing method
JPH10223711A (en) Semiconductor integrated circuit device and testing method thereof
JPH0438846A (en) Function test method of semiconductor integrated circuit device