KR100187725B1 - Unify testing board of operational amplifier circuit device - Google Patents
Unify testing board of operational amplifier circuit device Download PDFInfo
- Publication number
- KR100187725B1 KR100187725B1 KR1019960005282A KR19960005282A KR100187725B1 KR 100187725 B1 KR100187725 B1 KR 100187725B1 KR 1019960005282 A KR1019960005282 A KR 1019960005282A KR 19960005282 A KR19960005282 A KR 19960005282A KR 100187725 B1 KR100187725 B1 KR 100187725B1
- Authority
- KR
- South Korea
- Prior art keywords
- operational amplifier
- amplifier circuit
- circuit element
- inspection
- mounting portion
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Abstract
본 발명은 싱글, 듀얼 및 쿼드 연산 증폭회로 소자를 하나의 검사용 기판을 사용하여 검사함으로써 여러 소자를 검사할 때 셋업 시간의 증가나 하나의 제품에 대한 하나의 검사기판 사용으로 인한 검사용 기판의 관리상의 비효율성을 극복하기 위한 것으로서, 연산 증폭회로 소자를 실장하는 실장 부분과; 상기 실장 부분에 실장된 상기 연산 증폭회로 소자의 전기적 특성을 검사하기 위해서 검사용 신호를 입출력하고 전원을 공급하기 위한 고정된 복수의 단자를 갖는 검사장비와 전기적으로 연결된 소정의 배선 패턴; 및 상기 배선 패턴을 연결하거나 개방하는 복수개의 계전기;를 포함하며, 상기 배선 패턴은 서로 다른 연산 증폭회로 소자의 전기적 특성 검사에 필요한 상기 검사장비의 단자와 상기 서로 다른 연산 증폭회로 소자의 단자를 연결하는 배선 패턴을 포함하고 있으며, 상기 실장 부분에 실장된 특정의 연산 증폭회로 소자의 전기적 특성 검사에 필요한 상기 검사장비의 단자와 상기 특정의 연산 증폭회로 소자의 단자를 연결하는 상기 배선 패턴이 선택될 수 있도록 상기 계전기를 연결하거나 개방하여 상기 특정의 증폭회로 소자에 대한 전기적 특성을 검사하는 것을 특징으로 하는 연산 증폭회로 소자의 단일 검사 기판이 개시되어 있다.The present invention provides a method for inspecting single, dual and quad amplification circuit elements by using a single test board. A mounting portion for mounting an operational amplifier circuit element for overcoming administrative inefficiency; A predetermined wiring pattern electrically connected to an inspection device having a plurality of fixed terminals for inputting and outputting an inspection signal and supplying power to inspect an electrical characteristic of the operational amplifier circuit mounted on the mounting portion; And a plurality of relays for connecting or opening the wiring patterns, wherein the wiring patterns connect terminals of the inspection equipment and terminals of the different operational amplifier circuit elements required to test electrical characteristics of different operational amplifier circuit elements. And a wiring pattern for connecting the terminal of the inspection equipment and the terminal of the specific operational amplifier circuit element, which are necessary for the electrical characteristic inspection of the specific operational amplifier circuit element mounted on the mounting portion. Disclosed is a single test board of an operational amplifier circuit element, wherein the relay is connected or opened so as to inspect the electrical characteristics of the particular amplifier circuit element.
Description
제1도는 싱글(single) 연산 증폭 소자를 검사하기 위한 검사용 기판의 배선과 핀구성을 나타내는 회로도.1 is a circuit diagram showing the wiring and the pin configuration of an inspection board for inspecting a single operational amplifier.
제2도는 듀얼(dual) 연산 증폭 소자를 검사하기 위한 검사용 기판의 배선과 핀구성을 나타내는 회로도.2 is a circuit diagram showing the wiring and the pin configuration of an inspection board for inspecting a dual operational amplifier.
제3도는 쿼드(quad) 연산 증폭 소자를 검사하기 위한 검사용 기판의 배선과 핀구성을 나타내는 회로도.3 is a circuit diagram showing the wiring and the pin configuration of an inspection board for inspecting quad operational amplifiers.
제4도는 세가지 연산 증폭 소자를 동시에 검사할 수 있는 검사용 기판의 회로도.4 is a circuit diagram of an inspection substrate capable of simultaneously inspecting three operational amplifier elements.
[기술분야][Technical Field]
본 발명은 집적회로 소자의 전기적 특성 검사에 관한 것으로서, 보다 구체적으로는 하나의 검사 기판을 사용하면서도 싱글, 듀얼 및 쿼드 연산 증폭회로 소자를 한꺼번에 검사할 수 있도록 계전기가 구비되어 있는 단일 검사 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the inspection of electrical characteristics of integrated circuit devices, and more particularly, to a single test board having a relay for inspecting single, dual, and quad arithmetic amplification circuit devices at the same time while using one test board. will be.
[발명의 배경][Background of invention]
연산 증폭회로 소자, 오디오 또는 TV 소자 등과 같은 선형 집적회로인 비메모리 소자 제품은 근래에 와서 점차적으로 복잡해지고 보다 정밀한 선형 특성을 지니고 있다. 이러한 소자들은 자체적인 특성이 다르기 때문에 검사 응용 회로도 달라져서 하나의 검사 기판 상에 두 개 이상의 제품을 검사할 수 있는 검사 응용 회로를 설계하는 것이 거의 불가능해지고 한 제품에 대해서 하나의 검사 기판을 사용하고 있다. 비록 기능면에서는 비슷한 제품일지라도 패키지의 크기나 핀 구성 및 검사 응용 회로가 틀리므로 하나의 검사 기판에 두 제품 이상을 검사할 수는 없다.Non-memory device products, such as linear integrated circuits such as operational amplifier circuit devices, audio or TV devices, etc. have recently become increasingly complex and have more precise linear characteristics. Because these devices have different characteristics, the inspection application circuit is also different, making it almost impossible to design an inspection application circuit that can inspect two or more products on one inspection board, and use one inspection board for one product. . Although functionally similar, the package size, pin configuration, and inspection application circuitry are different, so it is impossible to test more than one product on a single test board.
하나의 검사 기판으로 하나의 집적회로 소자만 검사할 수 있기 때문에 다음과 같은 문제점이 발생한다.Since only one integrated circuit device can be inspected by one test substrate, the following problem occurs.
첫째, 검사하고자 하는 제품이 바뀔 때마다 검사 기판을 교체해야 하기 때문에 검사 장비를 일일이 셋업해야 하므로 장시간이 소요된다. 둘째 검사 기판을 관리하는 측면에서 보면 모든 제품에 대해서 일대일로 기판을 관리해야 하므로 수량이 너무 많아 관리 효율이 떨어진다. 셋째, 한 제품에 대해서 동일한 검사 기판이 3 내지 4개가 필요하므로 수량도 많은 뿐만 아니라 수정시 공백 검사 기판(blank test board)을 구매해야 하기 때문에 원가 상승의 요인이 된다.First, the inspection board must be replaced every time the product to be inspected changes, which requires a long time to set up the inspection equipment. Second, in terms of managing test boards, boards need to be managed one-to-one for all products, so the quantity is too large to reduce the management efficiency. Third, since three to four identical test boards are required for one product, a large amount of the same test board is required, and a blank test board must be purchased at the time of modification, thereby causing a cost increase.
이러한 문제점을 극복하기 위해서는 하나의 검사 기판을 사용하여 여러 가지 제품을 검사하면 되지만, 현재 검사 기판을 단일화하는 것은 기술적으로 한계점이 너무 많다. 그러나 검사 시스템에서 사용하는 옵션이 일치하고 검사 응용 회로가 다르더라도 회로 자체가 비교적 간단한 회로라면 계전기라는 부품을 이용하여 검사 기판 상에서 복합적인 회로를 구현 및 설계하여 검사 기판을 사용하는 것이 가능하다.In order to overcome this problem, a single inspection board may be used to inspect a variety of products, but unifying the inspection board is too technically limited. However, even if the options used in the inspection system are consistent and the inspection application circuits are different, it is possible to use the inspection board by implementing and designing a complex circuit on the inspection board using a component called a relay if the circuit itself is a relatively simple circuit.
[발명의 요약][Summary of invention]
따라서 본 발명의 목적은 검사 기판을 단일화하여 하나의 검사 기판을 사용하면서도 서로 다른 연산 증폭회로 소자를 검사함으로써 작업자가 제품을 교환하기 위해 셋업에 소비되었던 시간을 감소시키기 위한 것이다.It is therefore an object of the present invention to reduce the time the operator spent on setup to exchange a product by using a single test board to test different op amp elements while using a single test board.
본 발명의 또 다른 목적은 서로 다른 연산 증폭회로 소자를 검사할 수 있는 검사기판을 제공함으로써 검사 기판의 관리 효율을 향상시키고 검사 기판을 수정하더라도 공백 검사 기판을 구매할 필요가 없어서 단가를 줄일 수 있도록 하는 것이다.Another object of the present invention is to provide a test board that can test different operational amplifier circuit elements to improve the management efficiency of the test board and to reduce the unit cost without having to purchase a blank test board even if the test board is modified will be.
이러한 목적을 달성하기 위해서, 본 발명은 연산 증폭회로 소자를 실장하는 실장 부분과; 상기 실장 부분에 실장된 상기 연산 증폭회로 소자의 전기적 특성을 검사하기 위해서 검사용 신호를 입출력하고 전원을 공급하기 위한 고정된 복수의 단자를 갖는 검사장비와 전기적으로 연결된 소정의 배선 패턴; 및 상기 배선 패턴을 연결하거나 개방하는 복수개의 계전기;를 포함하며, 상기 배선 패턴은 서로 다른 연산 증폭회로 소자의 전기적 특성 검사에 필요한 상기 검사장비의 단자와 상기 서로 다른 연산 증폭회로 소자의 단자를 연결하는 배선 패턴을 포함하고 있으며, 상기 실장 부분에 실장된 특정의 연산 증폭회로 소자의 전기적 특성 검사에 필요한 상기 검사장비의 단자와 상기 특정의 연산 증폭회로 소자의 단자를 연결하는 상기 배선 패턴이 선택될 수 있도록 상기 계전기를 연결하거나 개방하여 상기 특정의 연산 증폭회로 소자에 대한 전기적 특성을 검사하는 것을 특징으로 하는 연산 증폭회로 소자의 단일 검사 기판을 제공된다.In order to achieve this object, the present invention provides a mounting portion for mounting an operational amplifier circuit element; A predetermined wiring pattern electrically connected to an inspection device having a plurality of fixed terminals for inputting and outputting an inspection signal and supplying power to inspect an electrical characteristic of the operational amplifier circuit mounted on the mounting portion; And a plurality of relays for connecting or opening the wiring patterns, wherein the wiring patterns connect terminals of the inspection equipment and terminals of the different operational amplifier circuit elements required to test electrical characteristics of different operational amplifier circuit elements. And a wiring pattern for connecting the terminal of the inspection equipment and the terminal of the specific operational amplifier circuit element, which are necessary for the electrical characteristic inspection of the specific operational amplifier circuit element mounted on the mounting portion. A single test board of the operational amplifier circuit element is provided, wherein the relay is connected or opened so as to inspect electrical characteristics of the specific operational amplifier circuit element.
서로 다른 연산 증폭회로 소자는 싱글 연산 증폭회로 소자, 듀얼 연산 증폭회로 소자 및 쿼드 연산 증폭회로 소자이다.The different operational amplifier circuit elements are single operational amplifier circuit elements, dual operational amplifier circuit elements and quad operational amplifier circuit elements.
[실시예]EXAMPLE
이하 도면을 참고로 본 발명에 대해서 설명한다.Hereinafter, the present invention will be described with reference to the drawings.
제1도는 싱글 연산 증폭회로 소자의 특정 연산 증폭기를 검사하기 위한 검사 기판의 배선과 핀구성을 나타내는 회로도이다. 싱글 연산 증폭회로 소자(10 ; single operational amplifier)에는 하나의 연산 증폭기(OP1)가 포함되어 있는데, 소자의 핀(1-8)들은 검사장비의 입출력 핀과 연결되어 있다. 검사 기판은 집적회로 소자를 실장하기 위한 실장 부분이 있는데, 이 실장 부분은 관통 구멍이 뚫려 있어서 집적회로 소자가 핀 삽입형 실장인 경우에는 이 구멍에 소자의 핀을 삽입하여 실장하고 집적회로 소자가 면실장형일 경우에는 납땜에 의해 집적회로 소자를 기판에 실장한다. 검사장비의 입출력 핀에는 검사용 신호를 집적회로 소자에 공급하고, 그 결과값을 측정하기 위한 핀들이 있는데 이 핀들은 메트릭스 회로를 통해서 집적회로 소자와 연결된다. 메트릭스 회로에는 여러 단자들이 있는데, XPx(x=1,2,…)는 이러한 메트릭스 회로에 있는 단자들을 나타낸다. 그리고 검사장비에서 공급되는 직류 또는 교류 신호는 Sx(x=1,2,…) 단자를 통해서 집적회로 소자에 공급된다.1 is a circuit diagram showing the wiring and the pin configuration of an inspection board for inspecting a specific operational amplifier of a single operational amplifier circuit element. A single operational amplifier (10) includes a single operational amplifier (OP1), the pins (1-8) of the device is connected to the input and output pins of the inspection equipment. The test board has a mounting part for mounting an integrated circuit device. The mounting part has a through hole, so when the integrated circuit device is a pin-insertable type, the pin is inserted into the hole to mount the integrated circuit device. In the case of a long type, an integrated circuit element is mounted on a board by soldering. The input / output pins of the inspection equipment provide pins for supplying a test signal to the integrated circuit device and measuring the resultant values. These pins are connected to the integrated circuit device through a matrix circuit. There are several terminals in the matrix circuit, where XPx (x = 1, 2, ...) represents the terminals in this matrix circuit. The DC or AC signal supplied from the inspection equipment is supplied to the integrated circuit device through the Sx (x = 1, 2, ...) terminal.
제1도의 싱글 연산 증폭회로 소자를 예를 들어서 설명하면 연산 증폭기(OP1)의 (-), (+) 입력은 검사장비에서 메트릭스 회로의 단자 XP2, XP1을 통해 핀 2, 3으로 입력되고 그 출력은 핀 6을 통해 메트릭스 회로의 단자 XP3을 통해 검사장비로 들어간다. 검사장비에서 공급되는 전원은 S5를 통해 핀4로 공급되고, S6을 통해 핀 7로 공급된다. 연산 증폭회로 소자(10)의 핀 1과 5는 접지와 연결되어 있다.Referring to the single operational amplifier circuit of FIG. 1 by way of example, the (-) and (+) inputs of the operational amplifier OP1 are input to pins 2 and 3 through terminals XP2 and XP1 of the matrix circuit in the inspection equipment and output thereof. The pin 6 enters the test equipment via terminal XP3 of the matrix circuit. Power from the test equipment is supplied to pin 4 through S5 and to pin 7 through S6. Pins 1 and 5 of the operational amplifier circuit 10 are connected to ground.
제2도와 제3도에 도시한 연산 증폭회로 소자(20, 30)는 각각 두 개의 연산 증폭기(OP2, OP3), 네 개의 연산 증폭기(OP4, OP5, OP6, OP7)를 포함하고 있는 듀얼(Dual) 연산 증폭회로 소자 및 쿼드(Quad) 연산 증폭회로 소자이다. 제2도와 제3도에 도시한 연산 증폭회로 소자의 경우에도 제1도와 마찬가지로 메트릭스 회로의 단자(XPx, Sx)를 통해서 검사용 신호와 전원 신호가 공급된다.The operational amplifier circuit elements 20 and 30 shown in FIGS. 2 and 3 respectively include two operational amplifiers OP2 and OP3 and four operational amplifiers OP4, OP5, OP6 and OP7. ) Operational amplifier circuit elements and quad operational amplifier circuit elements. In the case of the operational amplifier circuit elements shown in FIG. 2 and FIG. 3, the test signal and the power supply signal are supplied through the terminals XPx and Sx of the matrix circuit as in FIG.
제1도 내지 제3도에 도시한 연산 증폭회로 소자(10, 20, 30)의 경우 각 소자의 핀 5의 접속 상태를 살펴보면, 먼저 싱글 연산 증폭회로 소자(10)의 경우에는 접지(GND)와 연결되어 있고, 듀얼 연산 증폭회로 소자(20)의 경우에는 메트릭스 회로의 단자 XP4를 통해서 검사장비로부터 검사용 신호를 공급받고 있다. 한편 쿼드 연산 증폭 회로 소자(30)에서는 핀 11이 싱글 연산 증폭회로 소자와 듀얼 연산 증폭회로 소자의 핀 5의 위치에 상당하기 때문에, 핀 11의 접속 상태를 보아야 한다. 핀11은 전원 단자 S6과 연결되어 있음을 알 수 있다. 그런데 기존의 검사 기판은 인쇄 회로 기판의 형태로 특정 소자의 핀과 연결되는 라인은 고정되어 있기 때문에 제1도 내지 제3도와 같은 연산 증폭회로 소자를 검사하기 위해서는 각각의 소자의 핀 구성에 적합한 배선 패턴을 갖는 3개의 회로 기판이 필요하게 된다. 그런데 이러한 연산 증폭회로 소자를 검사하기 위한 검사 기판은 그 배선이 비교적 간단하기 때문에 제4도에 나타낸 바와 같은 스위치 소자, 예컨대 계전기(relay)를 사용한다면 하나의 검사 기판에 의해서도 세가지 연산 증폭회로 소자의 검사가 가능하다.In the case of the operational amplifier circuit elements 10, 20, and 30 shown in FIGS. 1 to 3, the connection state of the pins 5 of the respective devices will be described. First, in the case of the single operational amplifier circuit element 10, the ground (GND) is used. In the case of the dual operational amplifier circuit 20, the test signal is supplied from the test equipment through the terminal XP4 of the matrix circuit. On the other hand, in the quad amplification circuit element 30, pin 11 corresponds to the position of pin 5 of the single arithmetic amplification circuit element and the dual arithmetic amplification circuit element, so the connection state of pin 11 should be viewed. It can be seen that pin 11 is connected to the power supply terminal S6. However, the existing test board is a printed circuit board, and since the line connecting to the pin of a specific device is fixed, the wiring suitable for the pin configuration of each device is required to check the operational amplifier circuit devices of FIGS. 1 to 3. Three circuit boards with a pattern are required. Since the test board for inspecting the operational amplifier circuit element is relatively simple in its wiring, if a switch element as shown in FIG. Inspection is possible.
제4도는 세가지 연산 증폭회로 소자를 동시에 검사할 수 있는 검사 기판의 회로도이다. 여기서 핀 번호 #1 - #8은 싱글, 듀얼 연산 증폭회로 소자를 검사할 때 사용되는 핀 번호이며 핀 번호 ① ∼ ⑭는 쿼드 연산 증폭회로 소자를 검사할 때 사용되는 핀 번호이다. 앞에서 설명한 예에서와 같이 핀 #5를 살펴보면, 먼저 싱글 연산 증폭회로 소자를 검사할 때에는 제1도에 나타낸 바와 같이 핀 #5가 접지 GND와 연결되어야 하기 때문에 계전기 K17이 구동되어야 한다. 그러나 듀얼 연산 증폭회로 소자를 검사하고자 하는 경우에는 제2도에 나타낸 바와 같이 핀 #5가 메트릭스 회로의 단자 XP4와 연결되어야 하므로 계전기 SP4가 구동되어야 한다. 그리고 듀얼 연산 증폭회로 소자를 검사할 때에는 핀 ⑪이 S6과 연결되어야 하므로 계전기 K18이 구동되어야 한다. 따라서 제4도와 같은 배선 패턴이 형성되어 있는 검사 기판에 계전기를 제어하여 선택적으로 구동시킨다면, 세가지의 연산 증폭회로 소자를 하나의 검사 기판을 사용하여 검사하는 것이 가능하다.4 is a circuit diagram of an inspection board capable of simultaneously inspecting three operational amplifier circuit elements. Here, pin numbers # 1 to # 8 are pin numbers used when inspecting single and dual operational amplifier circuit elements, and pin numbers ① to 이다 are pin numbers used when inspecting quad operational amplifier circuit elements. Referring to pin # 5, as in the example described above, relay K17 must be driven when pin # 5 must be connected to ground GND as shown in FIG. However, when the dual operational amplifier circuit is to be examined, the relay SP4 must be driven because pin # 5 must be connected to the terminal XP4 of the matrix circuit as shown in FIG. In addition, relay K18 must be driven because pin ⑪ must be connected to S6 when examining the dual operational amplifier circuit. Therefore, if the relay is selectively driven by controlling the relay on the inspection board on which the wiring pattern as shown in FIG. 4 is formed, it is possible to inspect the three operational amplifier elements using one inspection board.
제4도의 검사 기판을 사용하여 제1도에 나타낸 싱글 연산 증폭회로 소자를 검사하고자 하는 경우에는 계전기 K3, K17, K15를 구동시키면 된다. 그런데 제1도의 싱글 연산 증폭회로 소자와 제2도의 듀얼 연산 증폭회로 소자의 경우, 궤환 회로 부분에 대해서 약간의 유의차 부분을 가지게 된다. 예를 들어서 싱글 연산 증폭회로 소자에서는 핀 2와 핀 6 사이에 15㏀ 저항을 쓰고 듀얼 연산 증폭회로 소자의 핀 1과 2, 핀 6과 7 사이에는 5㏀ 저항을 쓰고 있다. 이 부분을 하나의 회로 상에 구현하려면 계전기를 이용하지 않을 수가 없다. 싱글 연산 증폭회로 소자의 경우에는 핀 2와 핀 6 사이에는 15㏀ 저항을 이용해야 하기 때문에 핀 1과 핀 2의 5㏀ 저항과 핀 2와 핀 6 사이에 있는 5㏀ 저항은 당연히 개방되어야 한다. 반대로 듀얼 연산 증폭회로 소자를 검사하는 경우에는 계전기의 구동에 의해 핀 2와 핀 6 사이에 있는 15㏀ 저항은 개방되어야 한다.When the single operational amplifier circuit element shown in FIG. 1 is to be inspected using the inspection board of FIG. 4, the relays K3, K17, and K15 may be driven. However, in the case of the single operational amplifier circuit element of FIG. 1 and the dual operational amplifier circuit element of FIG. 2, there is a slight significant difference with respect to the feedback circuit part. For example, a single op amp circuit uses a 15 kΩ resistor between pins 2 and 6, and a dual op amp circuit uses pins 5 and 5 pins between pins 1 and 2 and pins 6 and 7. To implement this part on one circuit, you have to use a relay. In the case of a single op amp device, a 15 kΩ resistor must be used between pins 2 and 6, so the 5 k resistors of pins 1 and 2 and the 5 k resistor between pins 2 and 6 must of course be open. On the contrary, in the case of inspecting the dual operational amplifier circuit, the 15 kΩ resistor between pins 2 and 6 must be opened by driving the relay.
이상 설명한 바와 같이 하나의 검사 기판을 사용하여 세가지 유형의 연산 증폭회로 소자를 동시에 검사하게 되면, 특정 연산 증폭회로 소자의 검사가 완료된 다음, 다른 연산 증폭회로 소자를 검사하려고 셋업할 때 검사용 지그(test jig)를 교체하기 위해서 이동할 필요가 없으므로 그 만큼 시간이 절약되고, 검사장비의 셋업에서 검사용 지그를 교체하기 위해서 지그 지지대 해체 및 재설치가 필요 없어지고 고정되어 있기 때문에 작업자의 능률이 향상된다. 또한 어댑터 및 검사 지그가 고정되어 있어서 지그 수명이 길어지고 고장 건수가 줄어들 뿐만 아니라 검사 기판이 13품종 36개에서 1품종 18개로 감소되므로 관리 효율이 개선된다.As described above, when three types of operational amplifier circuits are simultaneously tested using one test board, a test jig (when setting up to inspect another operational amplifier circuit element after completion of the inspection of a specific operational amplifier circuit element) It saves time because there is no need to move to replace the test jig, and the efficiency of the operator is improved because the jig support is not removed and fixed to replace the test jig in the setup of the test equipment. The fixed adapter and inspection jig also extends jig life and reduces the number of failures, as well as reducing inspection boards from 36 in 13 varieties to 18 in 1 varieties, improving management efficiency.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005282A KR100187725B1 (en) | 1996-02-29 | 1996-02-29 | Unify testing board of operational amplifier circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005282A KR100187725B1 (en) | 1996-02-29 | 1996-02-29 | Unify testing board of operational amplifier circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970062713A KR970062713A (en) | 1997-09-12 |
| KR100187725B1 true KR100187725B1 (en) | 1999-06-01 |
Family
ID=19452206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960005282A KR100187725B1 (en) | 1996-02-29 | 1996-02-29 | Unify testing board of operational amplifier circuit device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100187725B1 (en) |
-
1996
- 1996-02-29 KR KR1019960005282A patent/KR100187725B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970062713A (en) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100717672B1 (en) | Zig substrate for testing sensor, testing apparatus and testing method of the same | |
| US5751151A (en) | Integrated circuit test apparatus | |
| US6181146B1 (en) | Burn-in board | |
| US20040108848A1 (en) | Adapter method and apparatus for interfacing a tester with a device under test | |
| KR100187725B1 (en) | Unify testing board of operational amplifier circuit device | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| WO2001015174A9 (en) | A memory module test system with reduced driver output impedance | |
| JPS62191778A (en) | Ageing circuit of semiconductor integrated circuit | |
| JP3667645B2 (en) | General-purpose burn-in board | |
| JP3747649B2 (en) | Printed circuit board test equipment | |
| JPS5839424Y2 (en) | Test printed board | |
| JP2000162237A (en) | Board inspecting apparatus | |
| KR0179093B1 (en) | Test adapter board checker | |
| JP3105838B2 (en) | Burn-in device | |
| JPH0658987A (en) | Burn-in board | |
| JPH07113843A (en) | Signal state confirming unit and ic socket including it | |
| JPS60113165A (en) | Burn-in device of semiconductor element | |
| JPH0587876A (en) | Printed substrate for electronic part evaluation test and test method using thereof | |
| JPH07154053A (en) | Wiring board, and method and device for testing the same | |
| KR19980018177A (en) | Inspection board having capacitor charging circuit and integrated circuit inspection method using same | |
| JPH0595031A (en) | Tester | |
| JPH11505031A (en) | Probe for fault actuation device | |
| JPH1194896A (en) | Wiring interface inspection device for semiconductor testing apparatus | |
| JPH03293571A (en) | Apparatus for testing semiconductor integrated circuit | |
| JPS6329273A (en) | Burn-in substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |