JPH0637392A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH0637392A JPH0637392A JP18977492A JP18977492A JPH0637392A JP H0637392 A JPH0637392 A JP H0637392A JP 18977492 A JP18977492 A JP 18977492A JP 18977492 A JP18977492 A JP 18977492A JP H0637392 A JPH0637392 A JP H0637392A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- buried layer
- type
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 メサを迂回して埋込み層を流れるリーク電流
が小さな半導体レーザに関し，ｐ型不純物の拡散による
埋込み層の抵抗低下の防止を目的とする。 【構成】 ｐ型半導体層４を有して半導体基板１上に形
成されたメサ７と，深いアクセプタ準位を形成する不純
物が添加されたIII-V 半導体からなり，メサ７の側壁に
表出するｐ型半導体層４の端面に接してメサ７を埋め込
む高抵抗の埋込み層８とを有する半導体レーザにおい
て，ｐ型半導体層４は，該埋込み層８に添加されて深い
アクセプタ準位を形成する該不純物が添加されてなるよ
うに構成する。
が小さな半導体レーザに関し，ｐ型不純物の拡散による
埋込み層の抵抗低下の防止を目的とする。 【構成】 ｐ型半導体層４を有して半導体基板１上に形
成されたメサ７と，深いアクセプタ準位を形成する不純
物が添加されたIII-V 半導体からなり，メサ７の側壁に
表出するｐ型半導体層４の端面に接してメサ７を埋め込
む高抵抗の埋込み層８とを有する半導体レーザにおい
て，ｐ型半導体層４は，該埋込み層８に添加されて深い
アクセプタ準位を形成する該不純物が添加されてなるよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明は活性層を含むメサを迂回
して埋込み層中を流れるリーク電流が小さい半導体レー
ザに関する。
して埋込み層中を流れるリーク電流が小さい半導体レー
ザに関する。
【０００２】半導体レーザでは，発光効率を向上してし
きい値電流を低減し，出力を増大するために，活性層を
含むメサを高抵抗層で埋込み，電流をメサに集中する構
造が多く用いられている。
きい値電流を低減し，出力を増大するために，活性層を
含むメサを高抵抗層で埋込み，電流をメサに集中する構
造が多く用いられている。
【０００３】かかる構造の半導体レーザは，埋込み層の
電気抵抗が小さい場合には，メサを迂回するリーク電流
が多くなり発光効率が低下する。このため，半導体レー
ザの製造の際に生ずる埋込み層の抵抗の低下を防止し，
メサを迂回して埋込み層中を流れるリーク電流を小さく
する必要がある。
電気抵抗が小さい場合には，メサを迂回するリーク電流
が多くなり発光効率が低下する。このため，半導体レー
ザの製造の際に生ずる埋込み層の抵抗の低下を防止し，
メサを迂回して埋込み層中を流れるリーク電流を小さく
する必要がある。
【０００４】
【従来の技術】図３は，従来の半導体レーザ断面図であ
り，メサストライプ構造の埋込み型半導体レーザを表し
ている。
り，メサストライプ構造の埋込み型半導体レーザを表し
ている。
【０００５】従来の半導体レーザは，図３を参照して，
半導体基板１上に形成されたストライプ状のメサ７が高
抵抗層８により埋め込まれ，メサ７の上面及び基板の下
面にそれぞれ上電極９及び下電極１０が設けられる。
半導体基板１上に形成されたストライプ状のメサ７が高
抵抗層８により埋め込まれ，メサ７の上面及び基板の下
面にそれぞれ上電極９及び下電極１０が設けられる。
【０００６】基板１はｎ型半導体結晶，例えばＩｎＰ等
の化合物半導体を用いることができる。メサ７は，基板
上に順次堆積された，ｎ型ＩｎＧａＡｓＰからなるガイ
ド層２，ＩｎＧａＡｓＰからなる活性層３，クラッド層
４として例えばＺｎを添加したＩｎＰからなるｐ型半導
体層４，ｐ型ＩｎＧａＡｓＰからなるコンタクト層５を
有する。
の化合物半導体を用いることができる。メサ７は，基板
上に順次堆積された，ｎ型ＩｎＧａＡｓＰからなるガイ
ド層２，ＩｎＧａＡｓＰからなる活性層３，クラッド層
４として例えばＺｎを添加したＩｎＰからなるｐ型半導
体層４，ｐ型ＩｎＧａＡｓＰからなるコンタクト層５を
有する。
【０００７】メサ７を埋め込む高抵抗層８には，深いア
クセプタ準位を形成する不純物を添加してキャリア濃度
を低くした高抵抗の半導体，例えばＦｅを添加したＩｎ
Ｐが用いられる。
クセプタ準位を形成する不純物を添加してキャリア濃度
を低くした高抵抗の半導体，例えばＦｅを添加したＩｎ
Ｐが用いられる。
【０００８】かかる埋込み型半導体レーザでは，上下電
極９，１０間を流れる電流は高抵抗層８に阻まれ，活性
層を含むメサ７に集中して流れるため電流の利用効率が
高い。
極９，１０間を流れる電流は高抵抗層８に阻まれ，活性
層を含むメサ７に集中して流れるため電流の利用効率が
高い。
【０００９】しかし，埋込み層８を堆積するとき，メサ
７の側壁に表出するｐ型半導体層４と埋込み層８とが接
触するために，ｐ型半導体層４中の不純物が埋込み層８
に拡散する。
７の側壁に表出するｐ型半導体層４と埋込み層８とが接
触するために，ｐ型半導体層４中の不純物が埋込み層８
に拡散する。
【００１０】このｐ型不純物は埋込み層８中の深いアク
セプタによっては補償されないためメサ７の近傍の埋込
み層８がｐ型導電型に変換される結果，埋込み層８の電
流阻止機能が低下しリーク電流が増加するのである。
セプタによっては補償されないためメサ７の近傍の埋込
み層８がｐ型導電型に変換される結果，埋込み層８の電
流阻止機能が低下しリーク電流が増加するのである。
【００１１】
【発明が解決しようとする課題】上述したように従来の
構造の半導体レーザでは，メサと接触する埋込み層にメ
サに含まれるｐ型半導体層中の不純物が拡散して埋込み
層の抵抗が低下するため，埋込み層の電流阻止機能が低
下しリーク電流が増加するという問題がある。
構造の半導体レーザでは，メサと接触する埋込み層にメ
サに含まれるｐ型半導体層中の不純物が拡散して埋込み
層の抵抗が低下するため，埋込み層の電流阻止機能が低
下しリーク電流が増加するという問題がある。
【００１２】本発明は，埋込み層に含まれる深いアクセ
プタ準位を形成する不純物をｐ型半導体層に添加するこ
とにより，埋込み層へのｐ型不純物の拡散を阻止して埋
込み層の抵抗の低下を防ぐことにより，埋込み層を流れ
るリーク電流が小さく発光効率の良い半導体レーザを提
供することを目的とする。
プタ準位を形成する不純物をｐ型半導体層に添加するこ
とにより，埋込み層へのｐ型不純物の拡散を阻止して埋
込み層の抵抗の低下を防ぐことにより，埋込み層を流れ
るリーク電流が小さく発光効率の良い半導体レーザを提
供することを目的とする。
【００１３】
【課題を解決するための手段】図２は本発明の実施例の
製造工程図であり，図２（ａ）〜（ｄ）は半導体レーザ
の製造工程を示す断面を，図２（ｄ）は完成した半導体
レーザの断面を表している。
製造工程図であり，図２（ａ）〜（ｄ）は半導体レーザ
の製造工程を示す断面を，図２（ｄ）は完成した半導体
レーザの断面を表している。
【００１４】上記課題を解決するために，本発明は図２
（ｄ）を参照して，第一の構成は，ｐ型半導体層４を有
して半導体基板１上に形成されたメサ７と，深いアクセ
プタ準位を形成する不純物が添加されたIII-V 化合物半
導体からなり，該メサ７の側壁に表出する該ｐ型半導体
層４の端面に接して該メサ７を埋め込む高抵抗の埋込み
層８とを有し，該ｐ型半導体層４は，該埋込み層８に添
加されて深いアクセプタ準位を形成する該不純物元素が
添加されてなることを特徴として構成し，及び，第二の
構成は，第一の構成の半導体レーザにおいて，該半導体
基板１はＩｎＰからなり，該ｐ型半導体層４は，ｐ型不
純物としてＺｎ，Ｃｄ及びＭｇのうち少なくとも一つの
元素が添加されたIII-V 化合物半導体からなり，該埋込
み層８はＩｎＰおよびＧａＡｓのうちの何れか又はそれ
らの混晶からなり，該埋込み層８に添加され深いアクセ
プタ準位を形成する該不純物元素は，Ｆｅ，Ｃｏ及びＣ
ｕのうちの何れかの元素であることを特徴として構成す
る。
（ｄ）を参照して，第一の構成は，ｐ型半導体層４を有
して半導体基板１上に形成されたメサ７と，深いアクセ
プタ準位を形成する不純物が添加されたIII-V 化合物半
導体からなり，該メサ７の側壁に表出する該ｐ型半導体
層４の端面に接して該メサ７を埋め込む高抵抗の埋込み
層８とを有し，該ｐ型半導体層４は，該埋込み層８に添
加されて深いアクセプタ準位を形成する該不純物元素が
添加されてなることを特徴として構成し，及び，第二の
構成は，第一の構成の半導体レーザにおいて，該半導体
基板１はＩｎＰからなり，該ｐ型半導体層４は，ｐ型不
純物としてＺｎ，Ｃｄ及びＭｇのうち少なくとも一つの
元素が添加されたIII-V 化合物半導体からなり，該埋込
み層８はＩｎＰおよびＧａＡｓのうちの何れか又はそれ
らの混晶からなり，該埋込み層８に添加され深いアクセ
プタ準位を形成する該不純物元素は，Ｆｅ，Ｃｏ及びＣ
ｕのうちの何れかの元素であることを特徴として構成す
る。
【００１５】
【作用】図１は本発明の原理説明図であり，ｐ型半導体
層とその上に堆積された埋込み層の深さ方向の不純物濃
度分布を表している。なお，図１の不純物濃度分布は，
以下に述べる試料についてＳＩＭＳ（二次イオン質量ス
ペクトル）法により測定した結果であり，本発明の発明
者が明らかにしたものである。また，図中Ｚｎ，Ｆｅの
濃度について，それぞれＺｎ，Ｆｅの記号を付して明瞭
にしている。
層とその上に堆積された埋込み層の深さ方向の不純物濃
度分布を表している。なお，図１の不純物濃度分布は，
以下に述べる試料についてＳＩＭＳ（二次イオン質量ス
ペクトル）法により測定した結果であり，本発明の発明
者が明らかにしたものである。また，図中Ｚｎ，Ｆｅの
濃度について，それぞれＺｎ，Ｆｅの記号を付して明瞭
にしている。
【００１６】試料は，ＭＯＣＶＤ（有機金属化学的気相
堆積）法によりＩｎＰ基板上にＺｎをｐ型不純物として
含むＩｎＰからなる厚さ２μｍのｐ型半導体層を堆積
し，続けてＭＯＣＶＤ法によりＦｅを深いアクセプタ準
位を形成する不純物として含むＩｎＰからなる厚さ１μ
ｍの埋込み層を堆積して作成した。
堆積）法によりＩｎＰ基板上にＺｎをｐ型不純物として
含むＩｎＰからなる厚さ２μｍのｐ型半導体層を堆積
し，続けてＭＯＣＶＤ法によりＦｅを深いアクセプタ準
位を形成する不純物として含むＩｎＰからなる厚さ１μ
ｍの埋込み層を堆積して作成した。
【００１７】図１（ａ）は，ｐ型半導体層に埋込み層と
同じ濃度のＦｅを添加した場合である。ｐ型半導体層と
埋込み層との界面で，Ｚｎの拡散は生じていない。これ
に対して図１（ｂ）は，ｐ型半導体層にＦｅが添加され
ていない場合である。ｐ型半導体層と接する埋込み層中
にｐ型半導体層中のＺｎ不純物が拡散している。
同じ濃度のＦｅを添加した場合である。ｐ型半導体層と
埋込み層との界面で，Ｚｎの拡散は生じていない。これ
に対して図１（ｂ）は，ｐ型半導体層にＦｅが添加され
ていない場合である。ｐ型半導体層と接する埋込み層中
にｐ型半導体層中のＺｎ不純物が拡散している。
【００１８】従来の半導体レーザは，このｐ型半導体層
にＦｅが添加されていない場合と同様に，Ｆｅが添加さ
れていない埋込み層がｐ型半導体層に接して堆積される
構造であるため，埋込み層にｐ型不純物が拡散し，埋込
み層の抵抗が低下する。
にＦｅが添加されていない場合と同様に，Ｆｅが添加さ
れていない埋込み層がｐ型半導体層に接して堆積される
構造であるため，埋込み層にｐ型不純物が拡散し，埋込
み層の抵抗が低下する。
【００１９】本発明は，かかる事実に基づき考案され
た。即ち，本発明は，図２（ｄ）を参照して，深いアク
セプタ準位を形成する不純物を，埋込み層８に添加して
高抵抗とする一方，予めｐ型半導体層４にも同じ深いア
クセプタ準位を形成する不純物を添加するもので，これ
によりｐ型半導体層４中のｐ型不純物が埋込み層８に拡
散することを防止するのである。
た。即ち，本発明は，図２（ｄ）を参照して，深いアク
セプタ準位を形成する不純物を，埋込み層８に添加して
高抵抗とする一方，予めｐ型半導体層４にも同じ深いア
クセプタ準位を形成する不純物を添加するもので，これ
によりｐ型半導体層４中のｐ型不純物が埋込み層８に拡
散することを防止するのである。
【００２０】なお，ｐ型半導体層４に深いアクセプタ準
位を形成する不純物を添加しても，同じ導電型の不純物
であるから補償されることはなく，ｐ型半導体の導電型
が変換するという不都合は生じない。
位を形成する不純物を添加しても，同じ導電型の不純物
であるから補償されることはなく，ｐ型半導体の導電型
が変換するという不都合は生じない。
【００２１】従って，本発明によれば，埋込み層８の抵
抗の低下は起こらず，常に高抵抗の埋込み層８が保持さ
れるから，メサ７を迂回して埋込み層８を流れるリーク
電流は少ない。従って，高い発光効率を有する半導体レ
ーザが実現される。
抗の低下は起こらず，常に高抵抗の埋込み層８が保持さ
れるから，メサ７を迂回して埋込み層８を流れるリーク
電流は少ない。従って，高い発光効率を有する半導体レ
ーザが実現される。
【００２２】上述したｐ型半導体層にＦｅを添加したと
き，埋込み層へのｐ型不純物の拡散が阻止されるのは，
本発明の発明者により以下の機構によると考えられてい
る。図１（ｂ）を参照して，埋込み層中のＦｅはｐ型拡
散層に均一濃度で拡散している。他方，ｐ型拡散層中の
ｐ型不純物であるＺｎは，Ｆｅの拡散と交換して埋込み
層中に拡散している。
き，埋込み層へのｐ型不純物の拡散が阻止されるのは，
本発明の発明者により以下の機構によると考えられてい
る。図１（ｂ）を参照して，埋込み層中のＦｅはｐ型拡
散層に均一濃度で拡散している。他方，ｐ型拡散層中の
ｐ型不純物であるＺｎは，Ｆｅの拡散と交換して埋込み
層中に拡散している。
【００２３】この事実は，深いアクセプタ準位を形成す
る不純物であるＦｅがｐ型半導体中に容易に拡散するこ
とにより，このＦｅの拡散との相互拡散によりＺｎが埋
込み層に拡散することを示唆している。
る不純物であるＦｅがｐ型半導体中に容易に拡散するこ
とにより，このＦｅの拡散との相互拡散によりＺｎが埋
込み層に拡散することを示唆している。
【００２４】本発明では，ｐ型半導体層に予めＦｅが添
加されているため，埋込み層とのＦｅ濃度の差が小さ
く，埋込み層からｐ型半導体層へのＦｅの拡散が抑制さ
れる。このため，Ｆｅとの相互拡散により拡散するＺｎ
もまた拡散が抑制されるのである。
加されているため，埋込み層とのＦｅ濃度の差が小さ
く，埋込み層からｐ型半導体層へのＦｅの拡散が抑制さ
れる。このため，Ｆｅとの相互拡散により拡散するＺｎ
もまた拡散が抑制されるのである。
【００２５】上述のＦｅを含むＩｎＰ中での拡散は，他
のｐ型不純物, 例えばＣｄ，ＢｅについてJ.Crystal Gr
owth vol. 11(1992)p75 に同様に生ずることが記載され
ており, ＭｇについてPaper presented of 6th Semi-in
sulating III-V Materials,Toront,Canada,(1990)p137
に記載されている。
のｐ型不純物, 例えばＣｄ，ＢｅについてJ.Crystal Gr
owth vol. 11(1992)p75 に同様に生ずることが記載され
ており, ＭｇについてPaper presented of 6th Semi-in
sulating III-V Materials,Toront,Canada,(1990)p137
に記載されている。
【００２６】従って，Ｚｎについて上述した拡散機構
は，Ｃｄ，Ｂｅ及びＭｇについても同様であり，本発明
を適用することができる。さらに，上述の拡散はＦｅの
他，化合物半導体において深いアクセプタとなる不純
物，なかでもIII-V 化合物半導体例えばＧａＡｓ若しく
はＩｎＰａＡｓ又はこれらの混晶において III族を置換
するII族の不純物，例えばＣｏ，Ｃｕについても同様に
生ずる。
は，Ｃｄ，Ｂｅ及びＭｇについても同様であり，本発明
を適用することができる。さらに，上述の拡散はＦｅの
他，化合物半導体において深いアクセプタとなる不純
物，なかでもIII-V 化合物半導体例えばＧａＡｓ若しく
はＩｎＰａＡｓ又はこれらの混晶において III族を置換
するII族の不純物，例えばＣｏ，Ｃｕについても同様に
生ずる。
【００２７】従って，本発明は，これら上記のIII-V 化
合物半導体を埋込み層又はｐ型半導体層とし，深いアク
セプタとなる上記 III族を置換するII族の不純物を添加
する場合にも適用されるのである。
合物半導体を埋込み層又はｐ型半導体層とし，深いアク
セプタとなる上記 III族を置換するII族の不純物を添加
する場合にも適用されるのである。
【００２８】
【実施例】本発明を実施例の製造工程を参照して説明す
る。本発明に係るメサストライプ埋込み型半導体レーザ
を製造するには，図２（ａ）を参照して，先ず，例えば
ｎ型ＩｎＰからなる半導体基板１上にＭＯＣＶＤ（有機
金属化学的気相堆積）法により，ガイド層２としてＳｎ
を１×１０17cm-3添加した厚さ０．２μｍのｎ型ＩｎＧ
ａＡｓＰを，活性層３として厚さ０．１μｍのｎ型Ｉｎ
ＧａＡｓＰを，クラッド層となるべきｐ型半導体層４と
してＺｎを５×１０17cm-3及びＦｅを６×１０16cm-3添
加した厚さ１．５μｍのＩｎＰを，コンタクト層５とし
てＺｎを１×１０19cm-3添加した厚さ０．２μｍのＩｎ
ＧａＡｓを，順次堆積する。
る。本発明に係るメサストライプ埋込み型半導体レーザ
を製造するには，図２（ａ）を参照して，先ず，例えば
ｎ型ＩｎＰからなる半導体基板１上にＭＯＣＶＤ（有機
金属化学的気相堆積）法により，ガイド層２としてＳｎ
を１×１０17cm-3添加した厚さ０．２μｍのｎ型ＩｎＧ
ａＡｓＰを，活性層３として厚さ０．１μｍのｎ型Ｉｎ
ＧａＡｓＰを，クラッド層となるべきｐ型半導体層４と
してＺｎを５×１０17cm-3及びＦｅを６×１０16cm-3添
加した厚さ１．５μｍのＩｎＰを，コンタクト層５とし
てＺｎを１×１０19cm-3添加した厚さ０．２μｍのＩｎ
ＧａＡｓを，順次堆積する。
【００２９】次いで，図２（ｂ）を参照して，コンタク
ト層５の上に幅２μｍのストライプ状のＳｉＯ2 マスク
６を形成し，マスク６を用いた硫酸系の及び塩酸系のエ
ッチャントによる上記堆積層の選択的エッチングによ
り，高さ２μｍ，幅１．５μｍのメサ７を形成する。
ト層５の上に幅２μｍのストライプ状のＳｉＯ2 マスク
６を形成し，マスク６を用いた硫酸系の及び塩酸系のエ
ッチャントによる上記堆積層の選択的エッチングによ
り，高さ２μｍ，幅１．５μｍのメサ７を形成する。
【００３０】次いで，図２（ｃ）を参照して，メサ７の
側壁を埋め込むＩｎＰをＭＯＣＶＤ法により堆積し埋込
み層８とする。このとき，マスク６は埋込み層の選択的
堆積のためにも用いられる。堆積温度は例えば６００℃
とすることができる。また，埋込み層８には例えば濃度
６×１０16cm-3のＦｅを添加し，キャリアが補償された
高抵抗半導体とする。
側壁を埋め込むＩｎＰをＭＯＣＶＤ法により堆積し埋込
み層８とする。このとき，マスク６は埋込み層の選択的
堆積のためにも用いられる。堆積温度は例えば６００℃
とすることができる。また，埋込み層８には例えば濃度
６×１０16cm-3のＦｅを添加し，キャリアが補償された
高抵抗半導体とする。
【００３１】次いで，図２（ｄ）を参照して，マスク６
を除去したのち，例えば金属を蒸着して，メサ７の上面
に接し埋込み層８表面に延在する電極９及び基板の裏面
に密着する電極１０を形成する。さらにメサ７と垂直面
で劈開し共振器長が３００μｍのチップとして半導体レ
ーザを完成する。
を除去したのち，例えば金属を蒸着して，メサ７の上面
に接し埋込み層８表面に延在する電極９及び基板の裏面
に密着する電極１０を形成する。さらにメサ７と垂直面
で劈開し共振器長が３００μｍのチップとして半導体レ
ーザを完成する。
【００３２】本実施例に係る半導体レーザでは，最高出
力が３０mWであった。これは同じ形状の従来の半導体レ
ーザの最高出力２５mWと比較して２０％増加している。
力が３０mWであった。これは同じ形状の従来の半導体レ
ーザの最高出力２５mWと比較して２０％増加している。
【００３３】
【発明の効果】本発明によれば，メサに含まれるｐ型半
導体層に埋込み層に添加される補償用不純物と同じ不純
物を添加することにより，埋込み層屁のｐ型不純物の拡
散を抑制することができるから埋込み層の抵抗の低下が
防止され，活性層を含むメサを迂回して埋込み層を流れ
るリーク電流が小さく，発光効率の高い半導体レーザを
提供することができるから，電子機器の性能向上に寄与
するところが大きい。
導体層に埋込み層に添加される補償用不純物と同じ不純
物を添加することにより，埋込み層屁のｐ型不純物の拡
散を抑制することができるから埋込み層の抵抗の低下が
防止され，活性層を含むメサを迂回して埋込み層を流れ
るリーク電流が小さく，発光効率の高い半導体レーザを
提供することができるから，電子機器の性能向上に寄与
するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の実施例の工程図
【図３】 従来の半導体レーザ断面図
１ 基板 ２ ガイド層 ３ 活性層 ４ ｐ型半導体 ５ コンタクト層 ６ マスク ７ メサ ８ 埋込み層 ９，１０ 電極
Claims (2)
- 【請求項１】 ｐ型半導体層（４）を有して半導体基板
（１）上に形成されたメサ（７）と，深いアクセプタ準
位を形成する不純物が添加されたIII-V 化合物半導体か
らなり，該メサ（７）の側壁に表出する該ｐ型半導体層
（４）の端面に接して該メサ（７）を埋め込む高抵抗の
埋込み層（８）とを有し， 該ｐ型半導体層（４）は，該埋込み層（８）に添加され
て深いアクセプタ準位を形成する該不純物元素が添加さ
れてなることを特徴とする半導体レーザ。 - 【請求項２】 請求項１記載の半導体レーザにおいて， 該半導体基板（１）はＩｎＰからなり， 該ｐ型半導体層（４）は，ｐ型不純物としてＺｎ，Ｃｄ
及びＭｇのうち少なくとも一つの元素が添加されたIII-
V 化合物半導体からなり， 該埋込み層（８）はＩｎＰおよびＧａＡｓのうちの何れ
か又はそれらの混晶からなり， 該埋込み層（８）に添加され深いアクセプタ準位を形成
する該不純物元素は，Ｆｅ，Ｃｏ及びＣｕのうちの何れ
かの元素であることを特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18977492A JP3257045B2 (ja) | 1992-07-17 | 1992-07-17 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18977492A JP3257045B2 (ja) | 1992-07-17 | 1992-07-17 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637392A true JPH0637392A (ja) | 1994-02-10 |
| JP3257045B2 JP3257045B2 (ja) | 2002-02-18 |
Family
ID=16246975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18977492A Expired - Fee Related JP3257045B2 (ja) | 1992-07-17 | 1992-07-17 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3257045B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075119B2 (en) | 2004-09-14 | 2006-07-11 | Mitsubishi Denki Kabushiki Kaisha | Optical semiconductor device and method of fabricating optical semiconductor device |
| EP1981138A1 (en) * | 2007-03-28 | 2008-10-15 | Fujitsu Limited | Semiconductor optical device and manufacturing method thereof |
-
1992
- 1992-07-17 JP JP18977492A patent/JP3257045B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075119B2 (en) | 2004-09-14 | 2006-07-11 | Mitsubishi Denki Kabushiki Kaisha | Optical semiconductor device and method of fabricating optical semiconductor device |
| EP1981138A1 (en) * | 2007-03-28 | 2008-10-15 | Fujitsu Limited | Semiconductor optical device and manufacturing method thereof |
| US7804870B2 (en) | 2007-03-28 | 2010-09-28 | Fujitsu Limited | Semiconductor optical device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3257045B2 (ja) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3053357B2 (ja) | 平面埋込型レーザダイオードの製造方法 | |
| US5561681A (en) | Semiconductor laser | |
| JP3782230B2 (ja) | 半導体レーザ装置の製造方法及びｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| US4456999A (en) | Terrace-shaped substrate semiconductor laser | |
| JPH09214045A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0637392A (ja) | 半導体レーザ | |
| US4206468A (en) | Contacting structure on a semiconductor arrangement | |
| JPH05218585A (ja) | 半導体発光装置 | |
| US5547899A (en) | Method for making a semiconductor device | |
| JPH10135567A (ja) | 半導体レーザ素子 | |
| JP3645343B2 (ja) | 半導体レーザ素子 | |
| WO2023175830A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
| US6686217B2 (en) | Compound semiconductor device manufacturing method | |
| JPS6361793B2 (ja) | ||
| JPH08148754A (ja) | 半導体レーザおよびその製造方法 | |
| JPH023314B2 (ja) | ||
| JP2921053B2 (ja) | 半導体発光装置 | |
| JPH07235731A (ja) | 化合物半導体装置の製造方法 | |
| JPS61247084A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS6318875B2 (ja) | ||
| JPH04261082A (ja) | 半導体レ−ザ装置 | |
| JP2004214372A (ja) | 半導体光素子およびその製造方法 | |
| JPS6355229B2 (ja) | ||
| JPS60213074A (ja) | 半導体レ−ザの製造方法 | |
| JPH0277184A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |