JPH0635429A - 表示制御装置及び表示制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 入力データの濃度を保存できるとともにモア
レやミミズ状のノイズの発生を防止することができる表
示制御装置及び方法の提供。 【構成】 ある画面のデータを誤差拡散法によって２値
データに変換する際、それ以前の画面を２値化した時に
発生したＮＶＲＡＭ２０６〜２０８に格納されている誤
差データを考慮して２値化処理を行ない、その画面の２
値化時に発生した誤差データをそれ以降の画面へ拡散す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示制御装置及び表示制
御方法に関し、特に表示装置に対し、入力データを２値
又は多値データに量子化処理して送出する表示制御装置
及び方法に関する。

【０００２】

【従来の技術】ワードプロセッサ、パソコン、ワークス
テーションといった文書、画像等の情報処理装置には、
表示装置は欠かせない。

【０００３】昨今、情報のマルチメディア化、前記情報
処理装置の処理能力の向上等で、表示装置には、より多
くの情報を表示させる必要が出てきた。

【０００４】このため、表示装置も、白黒２値表示だけ
のものから、中間調、フルカラー、動画対応が必要とな
ってきている。

【０００５】一方で、ダウンサイジング、技術の進歩に
伴う装置コストの低下、オフィス環境の向上といった面
から、前記情報処理装置のデスクパーソナル化、すなわ
ち、一人に一台の傾向が強まりつつあり、オフィススペ
ースの有効活用の点から、装置の小型、薄型化が望まれ
ている。

【０００６】従来より、これら表示装置として、ブラウ
ン管表示装置（以下、ＣＲＴと略す）や、液晶表示装置
（以下、ＬＣＤと略す）等が使用されてきた。

【０００７】このうち、前者のＣＲＴは、表示能力は非
常に高いが大きさの点で難があり、一方、後者のＬＣＤ
にはいくつかのタイプがあり、全般に薄型化は可能なも
のの、それぞれいくつかの問題点がある。

【０００８】表示能力の高いものとして、１画素ごとに
駆動素子を有するＴＦＴ液晶表示装置があるが、駆動素
子を液晶ガラス表面に搭載するために、開口率が低くな
り画面が暗いといった問題点があった。又、歩留が悪く
大型化、高精細が困難といった問題点、コストが高い等
の問題点があった。このためＴＦＴ液晶表示装置は、情
報処理装置の表示装置としては、まだ一般的ではない。

【０００９】現在主に使用されている、単純マトリクス
型のＳＴＮ液晶表示装置は、２値化表示のものが主であ
り、コントラストが悪い、クロストークが発生する、視
野角が狭い、といった表示能力の面でも問題点があっ
た。

【００１０】また単純マトリクス型の中でもメモリ性を
有する強誘電性液晶セルを使用したものとして、強誘電
性液晶表示装置（以下、ＦＬＣＤと略す）があり、コン
トラスト、視野角、クロストークといった問題はない
が、現在の段階では２値化表示しか行なうことができな
いといった欠点がある。

【００１１】そこで、表示される画像信号を２値化する
際、何らかの画像処理を行い、表示される画像全体とし
て擬似的に中間調表現ができれば、前記ＬＣＤ、ＦＬＣ
Ｄにおいて、表示能力向上という観点から、非常に有効
である。

【００１２】

【発明が解決しようとしている課題】中間調を２値化表
現する手法として、濃度保存型の２値化方法である誤差
拡散法などが知られている。しかしながら、これらの手
法は、２値化の際、分解能の低下、モアレや、ミミズ状
のノイズの発生等の問題がある。また、従来のこれらの
手法は、静止画に適用されているもので、動画の様に連
続して変化する画面に対して、すなわち時系列方向に変
化する画像に対しては、ほとんど考慮されていないた
め、前記モアレやノイズが、目につきやすくなるという
問題点があった。

【００１３】

【課題を解決するための手段】本発明は上述した従来技
術の欠点を除去するものであり、高画質な動画像を表示
装置へ表示することができる表示制御装置及び方法の提
供をするものである。

【００１４】つまり本発明はある画面のデータを誤差拡
散法によって２値データに変換する際、それ以前の画面
を２値化した時に発生した誤差データを考慮して２値化
処理を行ない、その画面の２値化時に発生した誤差デー
タをそれ以降の画面へ拡散することにより、入力データ
の濃度を保存できるとともに、モアレやミミズ状のノイ
ズの発生を防止することができる。

【００１５】又本発明はある画面のデータを２値化処理
する際発生する２値化誤差をそれ以降処理される画面に
拡散し濃度を保存するので、階調性に優れ、更には分解
能を向上した高画質な画像を得ることができる。

【００１６】

【実施例】以下、図面を参考し、本発明の実施例につい
て説明する。

【００１７】図１は、本発明一実施例の全体を示すシス
テムブロック図である。

【００１８】図１において、１１は、後述のメモリ及び
インターフェイスからのプログラム、情報に基づき、シ
ステム全体の制御を行うプロセッサ、いわゆるＣＰＵで
ある。

【００１９】１２は、メインメモリであり、１２１はＣ
ＰＵ１１が実行するプログラム及び図４に示す制御手順
のプログラムや処理に必要な初期値などのテーブルが記
憶されているＲＯＭ（読み出し専用メモリ）である。な
お、予めＲＯＭに格納しているプログラムの他、外部メ
モリインタフェ−スからのプログラムをＲＡＭに読み込
み、そのプログラムを実行するようにしてもいい。１２
２はＣＰＵ１１が実行するプログラムの記憶、実行の際
の各種データ等を一時記憶しておくワーク領域として用
いられる、ＲＡＭ（読み書き可能メモリ）１２２であ
る。

【００２０】１３は、ＣＰＵ周辺制御回路であり、メイ
ンメモリ１２間、及びメインメモリ１２と後述本システ
ム各種構成要素間等のデータ転送を、ＣＰＵ１１を介さ
ずに行うための、ＤＡＭＣ（Direct memory access con
toroler）１３１と、メインメモリ１２や各種割り込み
等の制御を行う、周辺制御回路１３２から成る。

【００２１】１４は、各種文字情報、制御情報を入力す
るための、キーボード、１５は、ポインティングデバイ
スとしてのマウスであり、１６は、これらキーボード１
４、マウス１５の制御、並びに信号接続を行うためのキ
ー入力インターフェイスである。

【００２２】１７は、主に、静止画像情報を本体システ
ム内に入力するための、スキャナ機器、１８は、動画、
静止画等の画像情報をビデオ信号として発生させる、テ
レビ、ＶＴＲ等のビデオ機器、１９は、前記スキャナ機
器１７、ビデオ機器１８の制御、及び該機器からの信号
を本体システム内に取り込むための画像入力インターフ
ェイスである。

【００２３】２０、２１は、外部記憶装置としてのフロ
ッピーディスク装置、及びハードディスク装置、２２
は、前記該外部記憶装置の制御、並びに本体システム内
との信号接続するための外部メモリインターフェイスで
ある。

【００２４】２３は、出力装置としてのレーザービーム
プリンタ、インクジェットプリンタ等のプリンタ機器、
２５は、該プリンタ機器２３の制御、並びに本体システ
ム内との信号接続するためのプリンタインターフェイス
である。

【００２５】２６は、電話回線等の公衆通信回線、２７
は、イーサネット等のＬＡＮ（Local area network）、
２８は、電話回線２６、ＬＡＮ２７と本体システムを接
続するための通信、ネットワークインターフェイスであ
る。

【００２６】２９は、上記以外の各種入出力装置、３０
は、これら入出力装置２９と本体システムを接続するた
めのＩ／Ｏインターフェイスである。

【００２７】３２は、ＦＬＣＤ、ＬＣＤ等の表示装置で
あり、本システムでは、横Ｐ画素、縦Ｑ画素、画面全体
でＰ×Ｑ画素を有するモノクロ２値化表示装置である。

【００２８】３３は、本体システムからの信号を画像と
して該表示装置３２に表示させるための表示装置インタ
ーフェイスである。

【００２９】Ｌ１は、前記各種機器、装置間の信号接
続、制御を行う、アドレスバス、データバス、コントロ
ールバスからなるシステムバスである。

【００３０】この中で、表示装置インターフェイス３３
が入力する表示情報は、１画素当たり８ｂｉｔのデータ
長で構成されており、０〜１までの（２⁸ −１）段階の
中間調を表現できるようになっている。

【００３１】従って、表示装置インターフェイス３３で
は１画素８ｂｉｔの情報量を１画素１ｂｉｔの２値デー
タに変換しＦＬＣＤ３２へ送出する。

【００３２】なお、前記１画素８ｂｉｔの表示情報は、
キーボード１４、マウス１５、スキャナ１７、ビデオ機
器１８、フロッピーディスク２０、ハードディスク２
１、公衆回線２６、ネットワーク２７等からの各種文
字、画像、制御情報を元に、ＣＰＵ１１によって処理、
あるいは、ＤＭＡＣ１３１によって直接、８ｂｉｔの画
素データとしてＬ１を通して表示装置インターフェイス
３３に送られる。

【００３３】図２は、表示装置インターフェイス３３の
詳細を示すブロック図である。

【００３４】図のごとく、該インターフェイスは、大き
く分けると、表示ＲＡＭ部２Ａ、２値化制御部２Ｂ、表
示制御部２Ｃからなる。

【００３５】２０１、２０２は、それぞれ、一画素あた
り８ｂｉｔの表示データを一画面分記憶可能なＲＡＭ
（以下、ＮＶＲＡＭと略す）、ＮＶＲＡＭａ、ＮＶＲＡ
Ｍｂであり、表示装置の画素と１対１で対応するいわゆ
るビットマップＲＡＭ構成となっている。この２組のＮ
ＶＲＡＭのうち、ひとつは、Ｌ１本体システムバスに接
続し、本体システムからの表示データの書き込みを行な
う。又もう一方のＮＶＲＡＭは、２値化制御部２Ｂに接
続されるバスＬ２１、Ｌ２２に接続され、２値化制御回
路への表示データの転送に使用される。

【００３６】また、この２組のＮＶＲＡＭは、本体シス
テムからのシステムバスＬ１、及び、後述アドレス及び
コントロールバス制御回路２０５からの制御によって、
適時、交互に切り替えながら使用する。

【００３７】２０３、２０４は、前記ＮＶＲＡＭａ、Ｎ
ＶＲＡＭｂを本体システムバスＬ１と、２値化制御部に
接続されるＬ２１、Ｌ２２に切り替えて接続するための
それぞれ、アドレス及びコントロールバス切り替え回
路、データバス切り替え回路である。

【００３８】Ｌ２１、Ｌ２２は、２値化制御部２Ｂにお
けるそれぞれ、アドレス・コントロールバス、データバ
スである。

【００３９】なお、データバスＬ２２は、０〜（２⁸ −
１）までの中間調を表現するための８ｂｉｔの表示デー
タバスである。

【００４０】２０５は、アドレス及びコントロールバス
制御回路（以下、Ａ＆ＣＣと略す）であって、後述誤差
ＶＲＡＭ、及び１ｂｉｔＶＲＡＭの読み出し書き込みア
ドレスの生成、並びに２値化制御回路各種バスの切り替
え制御、タイミング供給等を行っている。

【００４１】２０６、２０７、２０８は、前記８ｂｉｔ
表示データを’０’か、’１’かの２値情報に変換した
際に生じる誤差（２値化誤差）を、画素ごとに記憶する
８ｂｉｔ長の誤差ビットマップＲＡＭ（以下、ＥＶＲＡ
Ｍと略す）、ＥＶＲＡＭａ、ＥＶＲＡＭｂ、ＥＶＲＡＭ
ｃである。

【００４２】なお、該２値化誤差データは、０〜±（２
^8-1 −１）の範囲で、負数は２の補数表現されている。

【００４３】なお、信号レベルが０≦ｕ≦１である信号
を０か１に２値化すると、ｕ、あるいは、ｕ−１の誤差
を生じる。これを「２値化誤差」と呼ぶ。

【００４４】Ｌ２４、Ｌ２５、Ｌ２６は、前記ＥＶＲＡ
Ｍａ，２０６、ＥＶＲＡＭｂ，２０７、ＥＶＲＡＭｃ，
２０８、に対応する８ｂｉｔのデータバスである。

【００４５】２０９は、バス切り替えスイッチであっ
て、前記データバスＬ２４、Ｌ２５、Ｌ２６と、同じく
８ｂｉｔのデータバスであるＬ２７、Ｌ２８、Ｌ２９
を、前記Ａ＆ＣＣ２０５からの制御信号によって、ロー
テーションするように接続切替を行っている。

【００４６】２１０、２１１もバス切り替えスイッチで
あって、バス切替スイッチ２０９同様、前記Ａ＆ＣＣ２
０５からの制御信号によって、図２に示されるごとくバ
ス切替を行っている。

【００４７】２１２は、データ切換スイッチ２０４から
データバスＬ２２を介して送られてきた８ｂｉｔ符号無
し表示データと８ｂｉｔ符号付き２値化誤差データを共
に９ｂｉｔ符号付きデータに変換するｂｉｔ付加器であ
る。

【００４８】２１３、２１４は、共に２入力加算器であ
る。

【００４９】２１５、２１６は、Ａ＆ＣＣ２０５から供
給されるタイミング信号（後述図３、ＴＣＫ信号）によ
って制御される、エッジホールド型のラッチ回路であっ
て、前記タイミング信号の立ち上がりエッジでサンプリ
ングされる。

【００５０】Ｌ３１は、前記加算器２１３の加算結果を
ラッチ回路２１５を通した９ｂｉｔ表示データであり、
このデータが、２値化のための表示データとなる。

【００５１】２１７は、比較器であって、前記ラッチ２
１５からデータバスＬ３１を介して送られてきた９ｂｉ
ｔ表示データと固定値２^8-1 を比較し、表示データ＜２
^8-1であれば、’０’を、２⁸ ＋２^8-1 ＞表示データ≧
２^8-1 であれば、’１’を出力する。

【００５２】２１８は誤差演算回路であって、前記ラッ
チ２１５からの出力と比較器２１７からの比較結果に基
づいて８ｂｉｔ符号付き２値化誤差を算出し、Ｌ３２上
へ出力する。

【００５３】２１９、２２０は、８ｂｉｔ符号付き重み
付け演算回路であって、誤差演算回路２１８からの誤差
データにそれぞれ１／４、３／４の重み付けを行う。

【００５４】２２１は、２値化された表示情報を記憶す
るビットマップのビデオＲＡＭ（以下、１ｂＶＲＡＭと
略す）である。

【００５５】２２２は、比較器２１７からの出力データ
のｂＶＲＡＭ２２１への書き込み、後述表示制御部２Ｃ
への２値化表示データの転送、及びこれらの調停を行
う、ＶＲＡＭ制御回路（以下、１ｂＶＲＡＭＣと略す）
である。

【００５６】２Ｃは、表示制御回路であって、表示器３
２から表示要求信号を受けて、１ｂＶＲＡＭ２２１から
表示データを読み出し、表示器３２へ転送する。

【００５７】次に、図３について説明する。

【００５８】図３はアドレス・コントロールバスＬ２１
中の信号のデータのタイミングを示した図である。

【００５９】ＴＣＫは、２値化制御部２Ｂの動作のため
の基本クロックであり、他の信号、バス等はすべてこれ
を基準にして動作している。

【００６０】ＶＲＡＭアドレスは、前記、ＮＶＲＡＭａ
（または、ｂ２０２）、ＥＶＲＡＭａ２０６〜ｃ２０
８、１ｂＶＲＡＭ２２１をアクセスするためのアドレス
である。

【００６１】ＥＶＲＡＭＲ／Ｗは、前記ＥＶＲＡＭａ２
０６〜ｃ２０８からデータの読み出し及びＥＶＲＡＭａ
２０６〜ｃ２０８へのデータ書き込みを制御するための
制御信号であり、論理レベル’１’で読み出し、’０’
で書き込みとなる。

【００６２】かかる構成からして成る実施例の動作につ
いて、本発明にかかわる表示器インターフェイス装置３
３を中心にして、図３、Ａ＆ＣＣより発生するアドレス
バス信号、及びタイミング信号、並びに図４のフローチ
ャートを使って説明する。

【００６３】なお、本体システム立ち上げ後、表示動作
開始前に、ＣＰＵによりＮＶＲＡＭａ２０１、ｂ２０
２、ＥＶＲＡＭａ２０６〜ｃ２０８、１ｂＶＲＡＭ２２
１、ラッチ回路２１５、２１６の内容をすべて初期化
し、クリアする（’０’となっている）。（図４．Ｓ
１）

【００６４】次に、ＢＵＳ切換回路２０９はデータバス
Ｌ２４とデータバスＬ２７、データバスＬ２５とデータ
バスＬ２８、データバスＬ２６とデータバスＬ２９を接
続し、ＳＷ２１０をｂｉｔ付加器２１２側に、ＳＷ２１
１をオープンにする（図４．Ｓ２）。

【００６５】前述したごとく、本システムにおける８ｂ
ｉｔ表示データは、８ｂｉｔの画素データとしてシステ
ムバスＬ１を通して表示装置インターフェイス３３に送
られる。

【００６６】ＮＶＲＡＭａ２０１及びＮＶＲＡＭｂ２０
２は、システムバスＬ１、及びＡ＆ＣＣ２０５からのコ
ントロールデータによって一方は、本体システムのシス
テムバスＬ１側に、もう一方は、２値化制御回路２Ｂ側
に接続されており、送られてきた表示データは、システ
ムバスＬ１に接続されているＮＶＲＡＭａ２０１また
は、ＮＶＲＡＭｂ２０２に書き込まれる（図４．Ｓ
３）。

【００６７】一方、Ａ＆ＣＣ２０５は、システムバスＬ
１及び２値化制御部バスＬ２１を監視しており（図４．
Ｓ４）、本体システムが、ＮＶＲＡＭａ２０１またはＮ
ＶＲＡＭｂ２０２）に表示画面全画素（表示１画面）の
書き込みを終了すると、ＮＶＲＡＭａ２０１または、Ｎ
ＶＲＡＭｂ２０２の接続を切り替える（図４．Ｓ５）。
（なお、システムバスＬ１からの新たな８ｂｉｔデータ
は、切り替えの後はもう一方のＮＶＲＡＭへ書き込まれ
る。）

【００６８】これによって、２値化制御部２Ｂが動作を
開始する。

【００６９】まず、ＶＲＡＭアドレスを’０’にセット
し、図３のごとく、ＴＣＫの立ち下がりでアドレス・コ
ントロールバスＬ２１にセットされたアドレス値を出力
する（図４．Ｓ７）。

【００７０】ＴＣＫが’０’レベルになると、まず、Ｎ
ＶＲＡＭａ２０１（またはｂ２０２）に前記本体システ
ムより書き込まれた８ｂｉｔ表示データを読み出しＬ２
２に出力する。また、ＥＶＲＡＭａ２０６〜ｃ２０８か
ら２値化誤差データを読み出しそれぞれ対応するバス、
Ｌ２４〜Ｌ２６に出力する。この際、Ｌ２４上のＥＶＲ
ＡＭａ２０６の２化値誤差データは、バス切り替え回路
２０９により、Ｌ２７、ＳＷ２１０を経由し、ｂｉｔ付
加回路２１２へ入力される。一方、Ｌ２５上のＥＶＲＡ
Ｍｂ２０７の２値化誤差データも、バス切り替え回路２
０９により、Ｌ２８を経由しラッチ回路２１６へ入力さ
れている（図４．Ｓ８）。

【００７１】さらに、Ｌ２２上の８ｂｉｔ表示データと
Ｌ２４上の２値化誤差データは、ｂｉｔ付加器２１２に
入力され、共に９ｂｉｔデータになり、加算器２１３に
よって加算されＬ３０を経由し、ラッチ回路２１５に入
力される（図４．Ｓ９）。

【００７２】そして、ＴＣＫの立ち上がりにおいて、ラ
ッチ回路２１５がラッチ動作し、前記Ｌ２２上の８ｂｉ
ｔ表示データとＬ２４上の２化値誤差データの加算結果
がＬ３１上に出力される。又ラッチ回路２１６がラッチ
動作し、ＥＶＲＡＭｂ２０７の２値化誤差データが、加
算器２１４へ入力される（図４．Ｓ１０）。

【００７３】ＴＣＫが’１’レベルになると、ＥＶＲＡ
Ｍａ２０６〜ｃ２０８へのデータの読出し、書き込みを
示すＥＶＲＡＭＲ／Ｗ信号を’１’から’０’にし、読
み出しから書き込みに制御を移すと共に、ＳＷ２１０の
Ｌ２７を、ｂｉｔ付加器２１２側から’０’側に、ＳＷ
２１１のＬ２８を、オープンから加算器２１４の出力側
に、それぞれ接続切り替えを行う（図４．Ｓ１１）。そ
れと同時に、Ｌ３１上の９ｂｉｔ表示データは、比較器
２１７で閾値２^8-1 と比較され、その大小によって、’
０’か、’１’に２値化され、この情報を元に誤差演算
回路２１８が動作し、Ｌ３２上に、８ｂｉｔ符号付き２
値化誤差データを出力する（図４．Ｓ１２）。

【００７４】Ｌ２４には、ＳＷ２１０、Ｌ２７、バス切
り替えスイッチ２１０を経由し、’０’が出力され、Ｅ
ＶＲＡＭａ２０６へ書き込まれる（図４．Ｓ１３）。す
なわち、ＥＶＲＡＭ１の該データは、クリアされる。

【００７５】Ｌ２５には、ラッチ２１６の出力、すなわ
ちＥＶＲＡＭｂ２０７に書き込まれていた２値化誤差デ
ータと、今回重み付け回路２１９によって演算された３
／４に重み付けされた８ｂｉｔ符号付き２値化誤差デー
タが、加算器２１４によって加算され、加算された値
が、ＳＷ２１１、Ｌ２８、バス切り替えスイッチ２０９
を経由し出力され、ＥＶＲＡＭｂ２０７に書き込まれる
（図４．Ｓ１４）。

【００７６】また、Ｌ２６には、今回重み付け回路２２
０によって演算された１／４に重み付けされた８ｂｉｔ
符号付き２値化誤差データが、Ｌ２９、バス切り替えス
イッチ２０９を経由し出力されており、ＥＶＲＡＭｃ２
０８にはこの値が書き込まれる（図４．Ｓ１５）。

【００７７】一方、比較器２１７によって２値化された
１ｂｉｔの表示データは、１ｂＶＲＡＭＣ２２２によっ
て、制御され、１ｂＶＲＡＭ２２１に書き込まれ、表示
制御回路２Ｃによって表示器３２に表示される（図４．
Ｓ１６）。

【００７８】そして、Ａ＆ＣＣ２０５は、ＶＲＡＭアド
レスが表示全画素数に達しているかどうか、すなわち１
画面分の表示データを２値化し、表示したかを監視して
おり（図４．Ｓ１７）、達していなければ、ＶＲＡＭア
ドレスをインクリメント（図４．Ｓ１９）して図４．Ｓ
８に戻り、ＶＲＡＭアドレスが表示全画素数に達するま
で同じ動作を繰り返すことで、１画面分の表示データの
２値化、及び表示を終了する。

【００７９】この時点すなわち、１画面目の２値化終了
時のＥＶＲＡＭの内容は、ＥＶＲＡＭａ２０６の内容
は、すべて’０’、ＥＶＲＡＭｂ２０７の内容は、１画
面目の２値化誤差×３／４ ＥＶＲＡＭｃ２０８の内容は、１画面目の２値化誤差×
１／４となっている。

【００８０】ＶＲＡＭアドレスが表示全画素数に達する
と、Ａ＆ＣＣ２０５は、バス切り替え回路２０９を制御
し、図２において、一番上のＥＶＲＡＭａ２０６を一番
下に移動し、その他のＥＶＲＡＭｂ２０７、ｃ２０８を
ひとつづつ上に来るように切り替える。即ちＬ２５をＬ
２７に、Ｌ２６をＬ２８に、Ｌ２４をＬ２９に接続する
（図４．Ｓ１８）。そして、図４．Ｓ３に戻り、本体シ
ステムからの２画面目の表示データをＮＶＲＡＭへ書き
込みその書き込み終了を検出して、図４．Ｓ４〜図４．
Ｓ１９を繰り返す。

【００８１】この２画面目の２値化のためのＬ３１上の
表示データは、Ｌ２５がＬ２７に接続されていることか
ら、切り替えられた２画面目のＮＶＲＡＭｂ２０２（ま
たはａ２０１）の表示データにＥＶＲＡＭｂ２０７の内
容（１画面目の２値化誤差×３／４）を加算した内容に
なっている。

【００８２】つまり、２画面目の２値化のための表示デ
ータ（Ｌ３１）＝ ２画面目の表示データ＋ １画面目
の２値化誤差データ×３／４となす。

【００８３】また、２画面目の２値化終了時のＥＶＲＡ
Ｍの内容は、ＥＶＲＡＭｂ２０７の内容は、すべて’
０’、ＥＶＲＡＭｃ２０８の内容は、１画面目の２値化
誤差データ×１／４＋ ２画面目の２値化誤差データ×
３／４ ＥＶＲＡＭａ２０６の内容は、２画面目の２値化誤差デ
ータ×３／４となっている。

【００８４】ＶＲＡＭアドレスが表示全画素数に達し２
画面目の処理が終了すると、ＢＵＳ切換回路２０９は１
画面目の処理終了時と同じようにＢＵＳの切換えを行な
う。つまりＢＵＳ切換回路２０９はＬ２６をＬ２７に、
Ｌ２４をＬ２８に、Ｌ２５をＬ２９に接続するように切
り替え、３画面目の２値化動作を開始する。

【００８５】これを繰り返していくと、ある時間ｔ_M 、
Ｍ画面目の２値化のための表示データは、Ｍ画面目の２
値化のための表示データ＝ Ｍ画面目の表示データ＋
（Ｍ−１）画面目の２値化誤差データ×３／４ ＋ （Ｍ−２）画面目の２値化誤差データ×３／４とな
る。

【００８６】また、Ｍ画面目の２値化終了時の３組のＥ
ＶＲＡＭの内容は、すべて’０’、（Ｍ−１）画面
目の２値化誤差データ×１／４＋ Ｍ画面目２値化誤差
データ×３／４ Ｍ画面目の２値化誤差データ×１／４となる。

【００８７】従ってＭ画面目のデータを２値化する時に
は、ｔ_M-1 、ｔ_M-2時のＭ−１、Ｍ−２画面目の２値化
誤差が拡散されていることになる。そして、ｔ_M 時のＭ
画面目のデータを２値化する時に発生した２値化誤差
は、ｔ_M+1 、ｔ_M+2時のＭ＋１、Ｍ＋２画面目まで拡散
される。

【００８８】前記実施例における、表示器は、ＬＣＤで
あるが、本発明はＣＲＴ表示器にも用いることが可能で
ある。

【００８９】又本実施例においては、２値化誤差は２画
面先まで拡散させたが、これは、１画面先だけであって
も、あるいは３画面以上先までであってもかまわない。

【００９０】また、重み付けは、１／４、３／４以外で
あってもさしつかえない。

【００９１】又本発明における本データと誤差データの
演算は単なる加算を行ったが、これは、他の演算でも構
わない。

【００９２】本実施例では入力データが１色、即ちモノ
クロ表示の場合を説明したがＲ，Ｇ，Ｂの３色の入力デ
ータに対して夫々上述の処理を行なうことによりカラー
表示することも可能である。

【００９３】これは、図２に示した回路をＲ，Ｇ，Ｂそ
れぞれの入力データに対し設けることにより実現でき
る。

【００９４】また、ＬＣＤ表示装置は、上述の強誘電液
晶素子を有するものに限らず、いせゆるＴＦＴ方式の液
晶表示装置であってもよい。

【００９５】また、本実施例に使用可能な中間調処理
は、誤差拡散法に限らず、平均誤差最小法、平均濃度保
存法等を用いてもよい。入力データを量子化した際に発
生する誤差を補正する手段を有するものを用いてもよ
い。

【００９６】また、本実施例では、入力データを２値デ
ータに変換する例を説明したが、ＬＣＤ又はＣＲＴが１
画素に対し２より大きいマルチレベルの階調を表示可能
な場合は、入力データをＬＣＤ又はＣＲＴが表示可能な
マルチレベルデータに量子化し、その量子化の際発生す
る誤差データをその画面以降のデータに拡散するように
すればよい。

【００９７】

【発明の効果】以上説明した様に本発明によれば、ある
画面のデータを誤差拡散法によって２値データに変換す
る際その画面以前の画面を２値化した時に発生した誤差
データを考慮して２値化処理を行ない、その画面の２値
化時に発生した誤差データをその画面以降の画面へ拡散
するので、入力データの濃度を保存しつつ、かつ、モア
レやミミズ状のノイズの発生を防止した、高画質な表示
画像を得ることができる。

【００９８】また、ある一画面内で２値化誤差を補正す
る場合、階調性を向上できる反面分解能が劣るといった
欠点があるが、本発明によれば、２値化誤差をそれ以降
処理される複数の画面に拡散し、濃度を保存するので、
階調性に優れ、更には分解能を向上した高画質な画像を
得ることができる。

【図面の簡単な説明】

【図１】本発明におけるシステム構成を示したブロック
図。

【図２】図１の表示装置インターフェイス３３の詳細を
示したブロック図。

【図３】表示装置インターフェースで用いられる信号を
示したタイムチャート。

【図４】本実施例の表示動作を示したフローチャート。

【符号の説明】

３３ 表示器インターフェース ２０１，２０２ ＮＶＲＡＭ ２０６，２０７，２０８ ＮＶＲＡＭ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１の時間に入力した第Ｍ画面の画像デ
   ータを量子化する量子化手段と、 前記量子化手段による量子化により発生する誤差データ
   を演算する演算手段と、 前記量子化手段により量子化されたデータを表示装置へ
   送出する手段と、 前記誤差データを格納する格納手段と、を有し、 前記量子化手段は第２の時間に入力した第Ｍ＋１画面の
   画像データを量子化する際、前記格納手段に格納されて
   いる誤差データを用いて量子化処理を実行することを特
   徴とする表示制御装置。
2. 【請求項２】 前記量子化手段は画像データを２値デー
   タ又は多値データに量子化し、前記演算手段は入力画像
   データと２値データ又は多値データとの差を演算するこ
   とを特徴とする請求項１記載の表示制御装置。
3. 【請求項３】 前記格納手段は第２の時間に入力した第
   Ｍ＋１画面の画像データに拡散する誤差データを格納す
   る第１メモリと、第３の時間に入力した第Ｍ＋２画面の
   画像データに拡散する誤差データを格納する第２メモリ
   からなることを特徴とする請求項１記載の表示制御装
   置。
4. 【請求項４】 前記表示装置は強誘電性液晶表示装置で
   あることを特徴とする請求項１記載の表示制御装置。
5. 【請求項５】 多値の画素データを入力しこれを２値の
   画素データとして出力する表示制御装置において、 多値の画素データを２値化する際生じる２値化誤差を算
   出するための２値化誤差算出手段と、 前記２値化誤差を記憶する２値化誤差記憶手段と、 入力された第Ｍ画面の多値の画素データと前記２値化誤
   差記憶手段に格納されている少なくとも第Ｍ−１画面の
   ２値化により発生した誤差データを演算するデータ演算
   手段と、 前記データ演算手段からのデータを２値化する２値化手
   段とを有することを特徴とする表示制御装置。
6. 【請求項６】 多値の画素データを入力しこれを２値の
   画素データとして出力する表示制御方法において、 多値の画素データを２値化する際生じる２値化誤差を算
   出するための２値化誤差算出ステップと、 前記２値化誤差を２値化誤差記憶手段に記憶するステッ
   プと、 入力された第Ｍ画面の多値の画素データと前記２値化誤
   差記憶手段に格納されている少なくともＭ−１画面の２
   値化により発生した誤差データを演算するデータ演算ス
   テップと、 前記データ演算ステップからのデータを２値化する２値
   化ステップとを有することを特徴とする表示制御方法。