JPH06351243A - 昇降圧チョッパレギュレータ - Google Patents
昇降圧チョッパレギュレータInfo
- Publication number
- JPH06351243A JPH06351243A JP13592593A JP13592593A JPH06351243A JP H06351243 A JPH06351243 A JP H06351243A JP 13592593 A JP13592593 A JP 13592593A JP 13592593 A JP13592593 A JP 13592593A JP H06351243 A JPH06351243 A JP H06351243A
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching element
- transformer
- input voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 １つのスイッチング素子で昇降圧を実現し信
頼性の向上を図った絶縁型昇降圧チョッパレギュレータ
を提供する。 【構成】 入力端子間にトランス１の一次巻線とスイッ
チング素子２とを直列に接続し、前記トランス１の２次
側から整流平滑して直流出力を取り出すように構成する
と共に、入力電圧を検出してスイッチング素子２のオン
時間のデューティ比を決定してスイッチング素子２を制
御する制御手段３を備え、所定の直流出力より低い電圧
から高い電圧までの範囲で変動する入力電圧に対してデ
ューティ比を変えることにより所定の直流出力を得る。
この構成により、１つのスイッチング素子で昇降圧を実
現し信頼性を高めることができ、小型軽量化を図ること
ができる。
頼性の向上を図った絶縁型昇降圧チョッパレギュレータ
を提供する。 【構成】 入力端子間にトランス１の一次巻線とスイッ
チング素子２とを直列に接続し、前記トランス１の２次
側から整流平滑して直流出力を取り出すように構成する
と共に、入力電圧を検出してスイッチング素子２のオン
時間のデューティ比を決定してスイッチング素子２を制
御する制御手段３を備え、所定の直流出力より低い電圧
から高い電圧までの範囲で変動する入力電圧に対してデ
ューティ比を変えることにより所定の直流出力を得る。
この構成により、１つのスイッチング素子で昇降圧を実
現し信頼性を高めることができ、小型軽量化を図ること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、入力電圧の変動に応じ
てスイッチング制御して所定の直流出力を取り出す昇降
圧チョッパレギュレータに関する。
てスイッチング制御して所定の直流出力を取り出す昇降
圧チョッパレギュレータに関する。
【０００２】
【従来の技術】チョッパレギュレータは、入力電源をス
イッチングして平滑出力を得るものであり、効率が良い
こと、小型軽量化できることで多用されている。特に、
入力電圧が大きく変化しても、入力電圧が所定の出力よ
り高い場合には降圧型として、逆に低い場合には昇圧型
として働き、一定の出力電圧が得られる昇降圧チョッパ
レギュレータは用途が広い電源である。
イッチングして平滑出力を得るものであり、効率が良い
こと、小型軽量化できることで多用されている。特に、
入力電圧が大きく変化しても、入力電圧が所定の出力よ
り高い場合には降圧型として、逆に低い場合には昇圧型
として働き、一定の出力電圧が得られる昇降圧チョッパ
レギュレータは用途が広い電源である。
【０００３】図２は昇降圧チョッパレギュレータの従来
例を示す図である。従来の昇降圧チョッパレギュレータ
は、この図２に示すように入力側に直列にスイッチング
素子１１を挿入接続し、これとコイル１２、転流ダイオ
ード１３とを組み合わせて降圧チョッパレギュレータを
構成し、さらにコイル１２の出力側にスイッチング素子
１４を並列に接続し、これらと転流ダイオード１５、コ
ンデンサ１６とを組み合わせて昇圧チョッパレギュレー
タを構成している。つまり、入力電圧より出力電圧が低
くなる降圧型チョッパレギュレータとその逆の昇圧型チ
ョッパレギュレータを結合し制御回路１７により入力電
圧を監視してそれらの動作の切り換え制御を行い実現し
ている。
例を示す図である。従来の昇降圧チョッパレギュレータ
は、この図２に示すように入力側に直列にスイッチング
素子１１を挿入接続し、これとコイル１２、転流ダイオ
ード１３とを組み合わせて降圧チョッパレギュレータを
構成し、さらにコイル１２の出力側にスイッチング素子
１４を並列に接続し、これらと転流ダイオード１５、コ
ンデンサ１６とを組み合わせて昇圧チョッパレギュレー
タを構成している。つまり、入力電圧より出力電圧が低
くなる降圧型チョッパレギュレータとその逆の昇圧型チ
ョッパレギュレータを結合し制御回路１７により入力電
圧を監視してそれらの動作の切り換え制御を行い実現し
ている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の昇
降圧チョッパレギュレータでは、入出力間が絶縁されて
いないため、入力電源側の雑音が出力側に混入したり、
感電の危険性がある。また、スイッチング素子を降圧用
と昇圧用に２つ使用するため、信頼性の低下が避けられ
ないという問題があった。
降圧チョッパレギュレータでは、入出力間が絶縁されて
いないため、入力電源側の雑音が出力側に混入したり、
感電の危険性がある。また、スイッチング素子を降圧用
と昇圧用に２つ使用するため、信頼性の低下が避けられ
ないという問題があった。
【０００５】本発明は、上記の課題を解決するものであ
って、１つのスイッチング素子で昇降圧を実現し信頼性
の向上を図るとともに、絶縁性能を持たせた昇降圧チョ
ッパレギュレータを提供することを目的とするものであ
る。
って、１つのスイッチング素子で昇降圧を実現し信頼性
の向上を図るとともに、絶縁性能を持たせた昇降圧チョ
ッパレギュレータを提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】そのために本発明は、入
力電圧の変動に応じてスイッチング制御して所定の直流
出力を取り出す昇降圧チョッパレギュレータであって、
入力端子間にトランスの一次巻線とスイッチング素子と
を直列に接続し、前記トランスの２次側から整流平滑し
て直流出力を取り出すように構成すると共に、入力電圧
を検出してスイッチング素子のオン時間のデューティ比
を決定してスイッチング素子を制御する制御手段を備
え、所定の直流出力より低い電圧から高い電圧までの範
囲で変動する入力電圧に対してデューティ比を変えるこ
とにより所定の直流出力を得るようにしたことを特徴と
するものである。
力電圧の変動に応じてスイッチング制御して所定の直流
出力を取り出す昇降圧チョッパレギュレータであって、
入力端子間にトランスの一次巻線とスイッチング素子と
を直列に接続し、前記トランスの２次側から整流平滑し
て直流出力を取り出すように構成すると共に、入力電圧
を検出してスイッチング素子のオン時間のデューティ比
を決定してスイッチング素子を制御する制御手段を備
え、所定の直流出力より低い電圧から高い電圧までの範
囲で変動する入力電圧に対してデューティ比を変えるこ
とにより所定の直流出力を得るようにしたことを特徴と
するものである。
【０００７】
【作用】本発明に係る昇降圧チョッパレギュレータで
は、入力端子間にトランスの一次巻線とスイッチング素
子とを直列に接続し、前記トランスの２次側から整流平
滑して直流出力を取り出すように構成すると共に、入力
電圧を検出してスイッチング素子のオン時間のデューテ
ィ比を決定してスイッチング素子を制御する制御手段を
備え、所定の直流出力より低い電圧から高い電圧までの
範囲で変動する入力電圧に対してデューティ比を変える
ことにより所定の直流出力を得るようにしたので、１つ
のスイッチング素子で昇降圧を実現し信頼性を高めるこ
とができ、小型軽量化を図ることができる。
は、入力端子間にトランスの一次巻線とスイッチング素
子とを直列に接続し、前記トランスの２次側から整流平
滑して直流出力を取り出すように構成すると共に、入力
電圧を検出してスイッチング素子のオン時間のデューテ
ィ比を決定してスイッチング素子を制御する制御手段を
備え、所定の直流出力より低い電圧から高い電圧までの
範囲で変動する入力電圧に対してデューティ比を変える
ことにより所定の直流出力を得るようにしたので、１つ
のスイッチング素子で昇降圧を実現し信頼性を高めるこ
とができ、小型軽量化を図ることができる。
【０００８】
【実施例】以下、本発明に係る実施例を図面を参照しつ
つ説明する。図１は本発明に係る昇降圧チョッパレギュ
レータの１実施例を示す図であり、１はトランス、２は
スイッチング素子、３は制御回路、４はスナバ回路、５
は整流ダイオード、６はコンデンサを示す。
つ説明する。図１は本発明に係る昇降圧チョッパレギュ
レータの１実施例を示す図であり、１はトランス、２は
スイッチング素子、３は制御回路、４はスナバ回路、５
は整流ダイオード、６はコンデンサを示す。
【０００９】図１において、トランス１は、入力側と出
力側とを絶縁するものであり、その１次巻線がスイッチ
ング素子２と直列に入力側に接続され、２次巻線が整流
ダイオード５とコンデンサ６を通して出力側に接続され
る。制御回路３は、入力電圧を監視し、入力電圧の変動
に応じてスイッチング素子２のデューティ比を制御して
出力側の直流電圧を一定にするものである。
力側とを絶縁するものであり、その１次巻線がスイッチ
ング素子２と直列に入力側に接続され、２次巻線が整流
ダイオード５とコンデンサ６を通して出力側に接続され
る。制御回路３は、入力電圧を監視し、入力電圧の変動
に応じてスイッチング素子２のデューティ比を制御して
出力側の直流電圧を一定にするものである。
【００１０】いま、入力電圧をＶIN、出力電圧をＶO 、
スイッチング素子２がオンからオフになった時点でスイ
ッチング素子２にかかる電圧をＶC 、トランス１の１次
側にかかる電圧をＶL1、二次側にかかる電圧をＶL2と
し、トランス１の入力側巻線数と出力側巻線数をそれぞ
れｎ1 およびｎ2 、スイッチング素子２のオン時間とオ
フ時間をそれぞれＴONおよびＴOFF とすると、１次側
は、昇圧型チョッパレギュレータを構成しているため、 ＶC ＝｛（ＴON＋ＴOFF ）／ＴOFF ｝×ＶIN となる。したがって、トランス１の１次側にかかる電圧
ＶL1は、 ＶL1＝ＶC −ＶIN＝（ＴON／ＴOFF ）×ＶIN 一方、 ＶL2＝（ｎ2 ／ｎ1 ）×ＶL1 であるから、 ＶL2＝（ｎ2 ／ｎ1 ）×（ＴON／ＴOFF ）×ＶIN ところで、出力電圧ＶO は、ＶL2を整流ダイオード５で
整流して得られる電圧であるから、 ＶO ≒（ｎ2 ／ｎ1 ）×（ＴON／ＴOFF ）×ＶIN となる。ここで、ｎ2 ／ｎ1 はトランス１の巻線比で一
定であり、１より大きい値とすると、出力電圧ＶO を入
力電圧ＶINより大きくした場合でも、スイッチング素子
２のオン時間とオフ時間との比であるＴON／ＴOFF を１
より小さくすること、つまりオン時間ＴONのデューティ
比を５０％以下にすることができるので、トランス１の
飽和を防止することができる。
スイッチング素子２がオンからオフになった時点でスイ
ッチング素子２にかかる電圧をＶC 、トランス１の１次
側にかかる電圧をＶL1、二次側にかかる電圧をＶL2と
し、トランス１の入力側巻線数と出力側巻線数をそれぞ
れｎ1 およびｎ2 、スイッチング素子２のオン時間とオ
フ時間をそれぞれＴONおよびＴOFF とすると、１次側
は、昇圧型チョッパレギュレータを構成しているため、 ＶC ＝｛（ＴON＋ＴOFF ）／ＴOFF ｝×ＶIN となる。したがって、トランス１の１次側にかかる電圧
ＶL1は、 ＶL1＝ＶC −ＶIN＝（ＴON／ＴOFF ）×ＶIN 一方、 ＶL2＝（ｎ2 ／ｎ1 ）×ＶL1 であるから、 ＶL2＝（ｎ2 ／ｎ1 ）×（ＴON／ＴOFF ）×ＶIN ところで、出力電圧ＶO は、ＶL2を整流ダイオード５で
整流して得られる電圧であるから、 ＶO ≒（ｎ2 ／ｎ1 ）×（ＴON／ＴOFF ）×ＶIN となる。ここで、ｎ2 ／ｎ1 はトランス１の巻線比で一
定であり、１より大きい値とすると、出力電圧ＶO を入
力電圧ＶINより大きくした場合でも、スイッチング素子
２のオン時間とオフ時間との比であるＴON／ＴOFF を１
より小さくすること、つまりオン時間ＴONのデューティ
比を５０％以下にすることができるので、トランス１の
飽和を防止することができる。
【００１１】したがって、例えば入力電圧ＶINの変動範
囲での最小値をＶINMIN とし、このときにトランス１が
飽和することなく所定の出力電圧ＶO が得られるように
するためには、ＴON／ＴOFF ≦１でなければならないの
で、 ＶO ＝（ｎ2 ／ｎ1 ）×ＶINMIN ＶO ／ＶINMIN ＝（ｎ2 ／ｎ1 ） となるようにトランス１の巻線比が選ばれる。
囲での最小値をＶINMIN とし、このときにトランス１が
飽和することなく所定の出力電圧ＶO が得られるように
するためには、ＴON／ＴOFF ≦１でなければならないの
で、 ＶO ＝（ｎ2 ／ｎ1 ）×ＶINMIN ＶO ／ＶINMIN ＝（ｎ2 ／ｎ1 ） となるようにトランス１の巻線比が選ばれる。
【００１２】なお、本発明は、上記の実施例に限定され
るものではなく、種々の変形が可能である。例えば上記
の実施例では、スイッチング素子２のオン時間とオフ時
間との比をＴON／ＴOFF ≦１に制御するようにしたが、
この制御において、ＴOFF を一定にしてＴONを制御して
もよいし、逆にＴONを一定にしてＴOFF を制御してもよ
い。また、ＴON＋ＴOFF を一定にしてＴON／ＴOFF ≦１
となるように制御してもよい。
るものではなく、種々の変形が可能である。例えば上記
の実施例では、スイッチング素子２のオン時間とオフ時
間との比をＴON／ＴOFF ≦１に制御するようにしたが、
この制御において、ＴOFF を一定にしてＴONを制御して
もよいし、逆にＴONを一定にしてＴOFF を制御してもよ
い。また、ＴON＋ＴOFF を一定にしてＴON／ＴOFF ≦１
となるように制御してもよい。
【００１３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、１つのスイッチング素子でそのＴON／ＴOFF
を制御して昇降圧を行うので、２つのスイッチング素子
を使って行う従来のものより信頼性を高めることができ
る。しかも、回路の構成素子数が少なくなり小型化が可
能になるので、設備機器の内部への組み込み型電源とし
て活用することもできる。さらには、入出力間をトラン
スで絶縁するので、雑音の混入や感電の防止が可能とな
る。
によれば、１つのスイッチング素子でそのＴON／ＴOFF
を制御して昇降圧を行うので、２つのスイッチング素子
を使って行う従来のものより信頼性を高めることができ
る。しかも、回路の構成素子数が少なくなり小型化が可
能になるので、設備機器の内部への組み込み型電源とし
て活用することもできる。さらには、入出力間をトラン
スで絶縁するので、雑音の混入や感電の防止が可能とな
る。
【図１】 本発明に係る昇降圧チョッパレギュレータの
１実施例を示す図である。
１実施例を示す図である。
【図２】 昇降圧チョッパレギュレータの従来例を示す
図である。
図である。
１…トランス、２…スイッチング素子、３…制御回路、
４…スナバ回路、５…整流ダイオード、６…コンデンサ
４…スナバ回路、５…整流ダイオード、６…コンデンサ
Claims (2)
- 【請求項１】 入力電圧の変動に応じてスイッチング制
御して所定の直流出力を取り出す昇降圧チョッパレギュ
レータであって、入力端子間にトランスの一次巻線とス
イッチング素子とを直列に接続し、前記トランスの２次
側から整流平滑して直流出力を取り出すように構成する
と共に、入力電圧を検出してスイッチング素子のオン時
間のデューティ比を決定してスイッチング素子を制御す
る制御手段を備え、所定の直流出力より低い電圧から高
い電圧までの範囲で変動する入力電圧に対してデューテ
ィ比を変えることにより所定の直流出力を得るようにし
たことを特徴とする昇降圧チョッパレギュレータ。 - 【請求項２】 最低の入力電圧のときに所定の直流出力
を得るオン時間のデューティ比が５０％以下になるトラ
ンスの巻線比を選んだことを特徴とする請求項１記載の
昇降圧チョッパレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13592593A JPH06351243A (ja) | 1993-06-07 | 1993-06-07 | 昇降圧チョッパレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13592593A JPH06351243A (ja) | 1993-06-07 | 1993-06-07 | 昇降圧チョッパレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06351243A true JPH06351243A (ja) | 1994-12-22 |
Family
ID=15163064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13592593A Pending JPH06351243A (ja) | 1993-06-07 | 1993-06-07 | 昇降圧チョッパレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06351243A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012117770A1 (ja) * | 2011-02-28 | 2012-09-07 | パナソニック 株式会社 | 高電圧発生回路、イオン発生装置及び静電霧化装置 |
-
1993
- 1993-06-07 JP JP13592593A patent/JPH06351243A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012117770A1 (ja) * | 2011-02-28 | 2012-09-07 | パナソニック 株式会社 | 高電圧発生回路、イオン発生装置及び静電霧化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119499B2 (en) | Switching power device | |
| US6501193B1 (en) | Power converter having regulated dual outputs | |
| US7629781B2 (en) | Multi-output switching power supply | |
| US6845019B2 (en) | Flyback converter | |
| US9160238B2 (en) | Power converter with current feedback loop | |
| US20170093301A1 (en) | Switched-mode power supply device | |
| JP2001016851A (ja) | スイッチング電源装置 | |
| EP0665632B1 (en) | Switching power source apparatus | |
| JPH06351243A (ja) | 昇降圧チョッパレギュレータ | |
| JPS6323563A (ja) | 電源装置 | |
| CN113809910A (zh) | 开关控制电路及电源电路 | |
| JPH09121534A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0340757A (ja) | スイッチング電源装置 | |
| US20170310223A1 (en) | Power adapter and method for fixing dc voltage gain thereof | |
| JP2003289670A (ja) | スイッチング電源 | |
| JP2795229B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2000333452A (ja) | フォワードコンバータ | |
| JP4961872B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPH05252741A (ja) | スイッチング電源の補助電源回路 | |
| JPH0686546A (ja) | スイッチング電源装置 | |
| JPS62230355A (ja) | 多出力スイツチングレギユレ−タ | |
| JP2000201481A (ja) | 進行波管用電源装置 | |
| JPH06245506A (ja) | スイッチングレギュレータ電源装置 | |
| JPH07194103A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH05304777A (ja) | 多出力スイッチング電源装置 |