JPH06350992A - データ圧縮回路 - Google Patents

Abstract

(57)【要約】 【目的】エッジ部と平坦部が混在する画像に対する画質
劣化を改善する。 【構成】単位ブロックごとに入力信号をＤＣＴ変換する
ＤＣＴ変換回路２と、走査変換されたこのＤＣＴ係数の
量子化回路５と、量子化後のＤＣＴ係数を一定レートで
出力するバッファメモリ７と、ＤＣＴ変換回路２より出
力されたＤＣＴ係数よりＤＣＴ係数変換ブロックのアク
ティビティを算出し、量子化回路５に対する量子化ステ
ップ幅制御信号を出力するアクティビティ判定回路９
と、エッジ部と平坦部が混在する画像を判定し、その結
果でアクティビティを制御する画像ブロック判定回路２
０とで構成される。エッジ部と平坦部とが混在する画像
のときにはアクティビティ制御信号でアクティビティが
小さくなるように制御して、そのときの量子化ステップ
幅を細かくする。これによって粗い量子化によって発生
する画質劣化を大幅に改善できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＤＣＴ変換を利用し
て画像データなどを圧縮する場合に適用して好適なデー
タ圧縮回路、特にエッジ部と平坦部とが混在するような
入力画像に対する画質劣化を改善できるデータ圧縮回路
に関する。

【０００２】

【従来の技術】画像データのデータ圧縮技術としてＤＣ
Ｔ変換（離散的コサイン変換）技術を用いたデータ圧縮
回路が知られている。このデータ圧縮回路ではＤＣＴ変
換されたＤＣＴ係数に対して量子化を施して一定レート
の伝送データ（圧縮データ）に変換するが、このとき圧
縮データを一定レートに変換するためのバッファメモリ
のデータ占有量や、入力画像の単位画像ブロック内の絵
柄に対応したアクティビティの大きさなどを考慮しなが
ら量子化ステップ幅を適応的に制御（変更）している。

【０００３】図４はその従来例を示す系統図であって、
このデータ圧縮回路１０では端子１に供給された入力画
像データがＤＣＴ変換回路２で単位ブロック（通常８画
素×８ラインの画像ブロック）内でのＤＣＴ変換が行な
われる。ＤＣＴ変換されたＤＣＴ係数は重み付け回路３
で人間の視覚特性に応じた重み付けをするため特定の重
み係数がかけられる。このとき入力画像の周波数特性が
高域になる程重み係数が小さくなるような特性が付与さ
れる。重み係数の領域はＤＣＴ変換ブロックと同じ大き
さ（８×８）である。

【０００４】人間の視覚特性に応じた重み係数が付与さ
れたＤＣＴ係数は走査変換回路４で二次元のＤＣＴ係数
が一次元のＤＣＴ係数に変換される。一次元化されたＤ
ＣＴ係数は量子化回路５で量子化されるが、このときの
量子化ステップ幅は後述するようにバッファメモリ７の
データ占有量やＤＣＴ変換ブロック内のアクティビティ
を考慮して適応的に制御される。これは最終的には最良
の状態で入力画像をデータ圧縮するためと、バッファメ
モリ７がオーバーフローしないようにするためである。
量子化したあとＤＣＴ係数を一次元化してもよい。

【０００５】量子化されたＤＣＴ係数はランレングス・
可変長符号化回路６においてランレングスを基準にして
可変長の符号化が施される。符号化されたＤＣＴ係数
（圧縮データ）はバッファメモリ７で一次的に蓄えら
れ、一定レートとなされてから出力される。

【０００６】多重化回路８では符号化されたＤＣＴ係数
にステータス情報やエラー訂正符号などが付加されて最
終的な伝送データとなされ、この伝送データは別のメモ
リ（図示はしない）に蓄えられたり、あるいはそのまま
データ伝送処理系（図示はしない）に送られる。

【０００７】量子化回路５はバッファメモリ７のデータ
占有量に応じてその量子化ステップ幅が制御される他、
アクティビティ指標に応じても制御される。そのため、
ＤＣＴ変換回路２より出力されたＤＣＴ係数はアクティ
ビティ指標抽出処理を伴うアクティビティ判定回路９に
供給されてまずＤＣＴ変換ブロック（ＤＣＴ変換画像ブ
ロック）内のアクティビティ指標が抽出される。

【０００８】アクティビティ指標としてはＤＣＴ変換ブ
ロック内の最大ＡＣ係数やＡＣ係数の総和などが用いら
れるが、本例では最大ＡＣ係数のみによってアクティビ
ティの大きさを判定している。

【０００９】図５のようにバッファメモリ７から得られ
るバッファステータス情報に基づいてデータ占有量が大
きいほど、曲線ＬＡ→ＬＢ→ＬＣのように量子化回路５
のステップ幅が大きくなるような量子化曲線が選択され
て量子化されるデータ量が少なくなるようにしている。
図５ではバッファステータス情報によって量子化曲線が
３段階に選択できるようになっている。

【００１０】量子化ステップ幅はさらにアクティビティ
指標の大きさに応じて制御される。アクティビティはＡ
Ｃ係数のパワーが大きいほど、つまり最大ＡＣ係数が大
きいほどアクティビティが大きくなる。ＤＣＴ係数のパ
ワーが大きいときは人間の視覚特性も鈍くなるので、量
子化するステップ幅を大きくしても画質にはあまり影響
されない。そのため、このようなときは同じバッファス
テータス情報であっても量子化ステップ幅を大きくした
状態でＤＣＴ係数が量子化される。図５はアクティビテ
ィの大きさに応じて量子化ステップ幅が４段階に制御さ
れる例を示す。

【００１１】

【発明が解決しようとする課題】ところで、アクティビ
ティ指標としてアクティビティの大きさを基準にして制
御する場合には、アクティビティが大きい画像ブロック
では常に量子化ステップ幅を大きくするような量子化制
御が行なわれるため次のような問題を惹起する。

【００１２】例えば、図６に示すような縦縞模様の絵柄
で、エッジ部と平坦部とが混在するような画像ブロック
では最大ＡＣ係数が大きいので、そのときのアクティビ
ティは大きいものと判定される結果、この画像ブロック
での量子化ステップ幅は広くなるように制御されてしま
う。

【００１３】しかし、このような画像ブロックでは本来
細かく量子化しないと画質劣化が目立ってしまう。特
に、平坦部の画像の輝度がなだらかに変化しているよう
な画像ブロックでは粗い量子化が行なわれるため疑似輪
郭が発生し、画質が著しく劣化してしまう。

【００１４】そこで、この発明ではこのような従来の課
題を解決したものであって、特にエッジ部と平坦部とが
混在するような入力画像のときは細かな量子化が行なわ
れるようにアクティビティを制御できるデータ圧縮回路
を提案するものである。

【００１５】

【課題を解決するための手段】上述の課題を解決するた
め、請求項１に記載した発明においては、ＤＣＴ変換を
使用したデータ圧縮回路において、ＤＣＴ係数を量子化
回路にて量子化するに際し、その量子化ステップ幅が少
なくとも入力画像のアクティビティの大きさに基づいて
制御されると共に、入力画像の画像ブロック内容に基づ
いて上記アクティビティが制御されるようになされたこ
とを特徴とするものである。

【００１６】請求項３に記載した発明においては、ＤＣ
Ｔ変換を使用したデータ圧縮回路において、単位ブロッ
クごとに入力信号をＤＣＴ変換するＤＣＴ変換回路と、
視覚特性に応じて上記ＤＣＴ係数に重み付けする第１の
重み付け回路と、重み付けされたこのＤＣＴ係数を量子
化する量子化回路と、量子化されたＤＣＴ係数を一時的
に蓄積して一定レートで出力するバッファメモリと、上
記ＤＣＴ変換回路より出力されたＤＣＴ係数に対するア
クティビティを算出し、その値を量子化ステップ幅制御
信号として上記量子化回路に供給するアクティビティ判
定回路と、入力画像情報が供給され、その単位画像ブロ
ック内の空間勾配を検出して上記アクティビティを制御
するための画像ブロック判定回路とで構成されたことを
特徴とするものである。

【００１７】

【作用】請求項１に係る発明について図１および図３を
参照して説明すると、ＤＣＴ変換回路２より出力された
ＤＣＴ係数はアクティビティ判定回路９に供給されてこ
の例では単位ＤＣＴ変換ブロック内の最大ＡＣ係数が算
出されてそのＤＣＴ変換ブロック内でのアクティビティ
が求められる。

【００１８】入力画像情報はさらに画像ブロック判定回
路２０に供給されて画像ブロック内の空間勾配が求めら
れ、その大きさに応じてアクティビティが制御される。
画像ブロック内の空間勾配はエッジ部の鋭さを表わして
いるから、空間勾配が大きいときは鋭いエッジ部と平坦
部とが存在する画像であることが判る。

【００１９】このようなときはアクティビティが小さく
なるように制御される。これによって量子化ステップ幅
が狭くなり、その画像ブロックは細かく量子化されるこ
とになって、粗く量子化することに伴う画質劣化を改善
できる。

【００２０】

【実施例】続いて、この発明に係るデータ圧縮回路の一
例を画像データ圧縮に適用した場合につき、図面を参照
して詳細に説明する。図４と対応する部分には同一の符
号を付し、その詳細な説明は省略する。

【００２１】図１にこの発明の一例を示すように、この
発明に係るデータ圧縮回路１０においても、端子１に入
力した画像信号がＤＣＴ変換回路２で単位ブロックごと
にＤＣＴ変換され、変換されたＤＣＴ係数が重み付け回
路３と走査変換回路４を経て量子化回路５に導かれて量
子化され、その量子化ステップ幅はバッファメモリ７の
バッファステータス情報やアクティビティ判定回路９か
らのアクティビティに基づいて適応的に制御される構成
は従来と同様である。

【００２２】この発明ではＤＣＴ変換回路２に入力する
入力画像情報が画像ブロック判定回路２０に供給されて
ＤＣＴ変換しようとする画像ブロック内の空間勾配が算
出される。

【００２３】図６に示すような絵柄はエッジ部と平坦部
とが混在した画像であるので、この画像ブロックの空間
勾配は大きくなる、つまりそのエッジ部の変化が鋭くな
る。検出された空間勾配の大きさを示す制御信号（アク
ティビティ制御信号）でアクティビティが制御される。

【００２４】図２はこの画像ブロック判定回路２０の具
体例を示す。端子２１に供給された入力画像情報（画像
データ）はメモリ２２に単位画像ブロックごとに蓄積さ
れる。この単位画像ブロックは上述したＤＣＴ変換ブロ
ックと同じ大きさに選んである。

【００２５】メモリ２２に蓄積された画像ブロックの画
像データはフィルタ２３に供給されて注目画素とその周
囲の画素の画像データからその画像ブロック内での空間
勾配が求められる。

【００２６】画像ブロックの空間勾配を検出するためフ
ィルタ２３としては微分フィルタが使用される。この例
では微分フィルタ２３として図３に示すような乗算係数
値を有するラプラシアンフィルタが使用される。フィル
タブロックの大きさ（タップ数）は（３×３）である
が、この大きさは任意である。

【００２７】このフィルタブロックの大きさに対応して
メモリ２２からは注目画素を含む９個の画素の画像デー
タが順次読み出されるようにアドレスカウンタ２４が制
御される。

【００２８】フィルタ２３より得られる微分値の大きさ
は空間勾配、すなわちエッジ部の鋭さを表わしているの
で、この微分値が比較回路２５に供給されて端子２６よ
り供給される所定の閾値Ｓthと比較される。

【００２９】この例では微分値が閾値Ｓthより小さいと
きに得られる比較出力でカウンタ２７がインクリメント
される。つまり、実施例では画像ブロック内の平坦部の
画素数をカウントするように構成されている。これとは
逆にエッジ部をカウントするように比較回路２５を構成
してもよい。

【００３０】カウンタ２７の出力は正規化回路２８で正
規化される。正規化されたカウンタ値は以下のようにな
る。

【００３１】正規化カウンタ値＝カウンタ値（平坦部の
画素数）／画像ブロック内の画素数 この正規化カウンタ値は平坦部の画素数に対応するもの
であるから、最終的にアクティビティに対するアクティ
ビティ制御信号として使用するためこの例では、 アクティビティ制御信号＝１．０−（正規化カウンタ
値） のように変換されたアクティビティ制御信号に基づいて
アクティビティが制御される。

【００３２】アクティビティ判定回路９ではＤＣＴ係数
より算出された最大ＡＣ係数にこのアクティビティ制御
信号が乗算され、その値によってアクティビティ指標と
して量子化回路９が制御される。このためアクティビテ
ィは次のようになる。

【００３３】アクティビティ＝（アクティビティ制御信
号）×（最大ＡＣ係数） したがって、エッジ部と平坦部とが混在する画像で単位
画像ブロック内での平坦部が多いときには、アクティビ
ティ制御信号が小さな値を取ることになるので、このと
きのアクティビティは最大ＡＣ係数値そのものを使用す
る場合（従来例）より小さくなる。その結果、このよう
な画像ブロックが入力したときには同じ量子化曲線であ
っても量子化ステップ幅が細かくなるように制御される
ため、その部分での画質劣化を改善できる。例えば、図
５に示す曲線ＬＡであっても、ＬＡ４側よりも量子化ス
テップ幅の狭いＬＡ１側のうちの適切な量子化ステップ
幅が選択される。

【００３４】この発明で取り扱うことのできる入力信号
は、画像情報であってそのデータ量を圧縮して伝送した
り、蓄積したりするものであればよいので、この発明は
あらゆるデータ圧縮系に適用できる。

【００３５】

【発明の効果】以上のように、この発明に係るデータ圧
縮回路ではＤＣＴ変換ブロック内のアクティビティだけ
でなく、入力画像ブロックのエッジ部と平坦部との関係
も考慮してアクティビティを算出するようにしたもので
ある。

【００３６】これによれば、エッジ部と平坦部とが混在
するような画像の場合でもアクティビティを小さくして
量子化ステップ幅が細かくなるように制御できるから、
このような絵柄での画質劣化を大幅に改善できる特徴を
有する。

【００３７】したがって、この発明は各種映像機器で作
成された画像信号を圧縮して伝送するような場合に適用
して極めて好適である。

【図面の簡単な説明】

【図１】この発明に係るデータ圧縮回路の一例を示す系
統図である。

【図２】画像ブロック判定回路の具体例を示す系統図で
ある。

【図３】微分フィルタの一例を示す図である。

【図４】従来のデータ圧縮回路の系統図である。

【図５】量子化ステップ幅の制御例を示す特性図であ
る。

【図６】エッジ部と平坦部が混在する画像例を示す図で
ある。

【符号の説明】

２ ＤＣＴ変換回路 ３ 重み付け回路 ４ 走査変換回路 ５ 量子化回路 ６ ランレングス・可変長符号化回路 ７ バッファメモリ ８ 多重化回路 ９ アクティビティ判定回路 １０ データ圧縮回路 ２０ 画像ブロック判定回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ＤＣＴ変換を使用したデータ圧縮回路に
   おいて、 ＤＣＴ係数を量子化回路にて量子化するに際し、その量
   子化ステップ幅が少なくとも入力画像のアクティビティ
   の大きさに基づいて制御されると共に、 入力画像の画像ブロック内容に基づいて上記アクティビ
   ティが制御されるようになされたことを特徴とするデー
   タ圧縮回路。
2. 【請求項２】 画像ブロックの空間勾配が大きいところ
   ではアクティビティを小さくして量子化ステップ幅が狭
   くなるようにしたことを特徴とする請求項１記載のデー
   タ圧縮回路。
3. 【請求項３】 ＤＣＴ変換を使用したデータ圧縮回路に
   おいて、 単位ブロックごとに入力信号をＤＣＴ変換するＤＣＴ変
   換回路と、 視覚特性に応じて上記ＤＣＴ係数に重み付けする第１の
   重み付け回路と、 重み付けされたこのＤＣＴ係数を量子化する量子化回路
   と、 量子化されたＤＣＴ係数を一時的に蓄積して一定レート
   で出力するバッファメモリと、 上記ＤＣＴ変換回路より出力されたＤＣＴ係数に対する
   アクティビティを算出し、その値を量子化ステップ幅制
   御信号として上記量子化回路に供給するアクティビティ
   判定回路と、 入力画像情報が供給され、その単位画像ブロック内の空
   間勾配を検出して上記アクティビティを制御するための
   画像ブロック判定回路とで構成されたことを特徴とする
   データ圧縮回路。
4. 【請求項４】 上記単位画像ブロック内の空間勾配を検
   出するフィルタとしてラプラシアンフィルタが使用され
   たことを特徴とする請求項３記載のデータ圧縮回路。