JPH06350657A - ディジタル変復調装置 - Google Patents
ディジタル変復調装置Info
- Publication number
- JPH06350657A JPH06350657A JP13578693A JP13578693A JPH06350657A JP H06350657 A JPH06350657 A JP H06350657A JP 13578693 A JP13578693 A JP 13578693A JP 13578693 A JP13578693 A JP 13578693A JP H06350657 A JPH06350657 A JP H06350657A
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- point
- digital
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 高いデータレートでかつ良好な誤り率でディ
ジタルデータを伝送あるいは記録するためのディジタル
変復調装置を提供する。 【構成】 マッピング回路３では、入力される８値符号
が所定の値の場合には、直交平面上の原点に符号を割り
当て、それ以外の７通りの値の場合には、直交平面上の
原点を中心とする円周上に等間隔に位置する７点のう
ち、現在より１つ以上前の符号で最も現在に近い時に前
記円周上に割り当てられた符号点を基準として、現在の
８値符号の値に応じた角度である（７×Ｎ／３６０）度
（Ｎは−３から３の整数）だけずれた円周上の点に符号
を割り当て、復号器では、マッピング回路３での符号点
割り当てと逆の処理により復号を行う。
ジタルデータを伝送あるいは記録するためのディジタル
変復調装置を提供する。 【構成】 マッピング回路３では、入力される８値符号
が所定の値の場合には、直交平面上の原点に符号を割り
当て、それ以外の７通りの値の場合には、直交平面上の
原点を中心とする円周上に等間隔に位置する７点のう
ち、現在より１つ以上前の符号で最も現在に近い時に前
記円周上に割り当てられた符号点を基準として、現在の
８値符号の値に応じた角度である（７×Ｎ／３６０）度
（Ｎは−３から３の整数）だけずれた円周上の点に符号
を割り当て、復号器では、マッピング回路３での符号点
割り当てと逆の処理により復号を行う。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルデータの伝
送や記録のためのディジタル変復調装置に関する。
送や記録のためのディジタル変復調装置に関する。
【０００２】
【従来の技術】従来のディジタル変調を行うディジタル
変復調装置においては、３ビットを１符号（８値符号）
としてマッピングする場合、直交平面上の原点を中心と
する円周上に８点を等間隔に割り振る８ＰＳＫ変調方式
が一般に使われている。
変復調装置においては、３ビットを１符号（８値符号）
としてマッピングする場合、直交平面上の原点を中心と
する円周上に８点を等間隔に割り振る８ＰＳＫ変調方式
が一般に使われている。
【０００３】８ＰＳＫ変調方式について図７を用いて説
明する。図７は直交するＩ信号軸とＱ信号軸とが成すＩ
Ｑ平面上に割り振った８つの信号点の位置を示してお
り、信号点の座標がＩ信号とＱ信号とに対応している。
例えば、符号点が点Ａにある場合、その時のＩ信号のレ
ベルは０、Ｑ信号のレベルは１となる。
明する。図７は直交するＩ信号軸とＱ信号軸とが成すＩ
Ｑ平面上に割り振った８つの信号点の位置を示してお
り、信号点の座標がＩ信号とＱ信号とに対応している。
例えば、符号点が点Ａにある場合、その時のＩ信号のレ
ベルは０、Ｑ信号のレベルは１となる。
【０００４】現在の８値符号Ｃ(n) に対応する符号点の
位置は、１つ前の符号Ｃ(n-1) に対応する符号点に対し
現在の８値符号Ｃ(n) の値に対応する角度だけ回った位
置となる。例えば、８値符号Ｃ(n) ０、１、２、３、
４、５、６、７に対して回転角度が右回りに−１８０
度、−１３５度、−９０度、−４５度、０度、４５度、
９０度、１３５度に設定した場合について具体的に説明
する。０〜７の値を持つ８値符号が０、５、３、１、
２、７、６の順で入力され、最初の符号０に対応する符
号点が図７に示す点Ａである場合、二番目の符号５は４
５度だけ右回りに回った点に対応し符号点は点Ｂとな
る。
位置は、１つ前の符号Ｃ(n-1) に対応する符号点に対し
現在の８値符号Ｃ(n) の値に対応する角度だけ回った位
置となる。例えば、８値符号Ｃ(n) ０、１、２、３、
４、５、６、７に対して回転角度が右回りに−１８０
度、−１３５度、−９０度、−４５度、０度、４５度、
９０度、１３５度に設定した場合について具体的に説明
する。０〜７の値を持つ８値符号が０、５、３、１、
２、７、６の順で入力され、最初の符号０に対応する符
号点が図７に示す点Ａである場合、二番目の符号５は４
５度だけ右回りに回った点に対応し符号点は点Ｂとな
る。
【０００５】三番目の符号３は点Ｂに対して４５度だけ
左回りに回った点に対応し符号点は点Ａとなる。同様
に、符号１は符号点Ｆに、符号２は符号点Ｄに、符号７
は符号点Ｇに、符号６は符号点Ａになる。このように一
つ前の符号点との位相差に多値情報を持たせる符号化方
式を差動符号化という（詳細は「ディジタル移動通信技
術」日本工業技術センター発行ｐ６４〜ｐ６６を参
照）。そして、その符号点の示すＩ信号とＱ信号とは直
交変調され、変調信号は伝送あるいは記録される。その
後、変調信号は復調され、復調ＩＱ信号は先に述べた符
号点の割り当ての逆の処理を行うことで復号される。
左回りに回った点に対応し符号点は点Ａとなる。同様
に、符号１は符号点Ｆに、符号２は符号点Ｄに、符号７
は符号点Ｇに、符号６は符号点Ａになる。このように一
つ前の符号点との位相差に多値情報を持たせる符号化方
式を差動符号化という（詳細は「ディジタル移動通信技
術」日本工業技術センター発行ｐ６４〜ｐ６６を参
照）。そして、その符号点の示すＩ信号とＱ信号とは直
交変調され、変調信号は伝送あるいは記録される。その
後、変調信号は復調され、復調ＩＱ信号は先に述べた符
号点の割り当ての逆の処理を行うことで復号される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ように８つの信号点を直交平面上で円周上に等間隔に配
置するディジタル変復調装置においては、両隣の信号点
との間隔が狭く、効率的な配置とはいえない。そのた
め、伝送あるいは記録を経た後の復号データの誤り率が
所定値を満足するためには変調信号の帯域を狭くし雑音
量を下げなければならず、その結果低いデータレートに
なってしまう。また、データレートを高くすれば雑音量
が増して誤り率が劣下してしまう。
ように８つの信号点を直交平面上で円周上に等間隔に配
置するディジタル変復調装置においては、両隣の信号点
との間隔が狭く、効率的な配置とはいえない。そのた
め、伝送あるいは記録を経た後の復号データの誤り率が
所定値を満足するためには変調信号の帯域を狭くし雑音
量を下げなければならず、その結果低いデータレートに
なってしまう。また、データレートを高くすれば雑音量
が増して誤り率が劣下してしまう。
【０００７】本発明は、上記問題点に鑑み、高いデータ
レートでかつ良好な誤り率でディジタルデータを伝送あ
るいは記録するためのディジタル変復調装置を提供する
ことを目的としている。
レートでかつ良好な誤り率でディジタルデータを伝送あ
るいは記録するためのディジタル変復調装置を提供する
ことを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のディジタル変復調装置は、入力されるディ
ジタル信号を３ビット毎に符号化し８値符号を出力する
符号器と、前記８値符号を直交平面上の所定の８点のう
ちの対応する符号点に割り当て、前記符号点に対応する
２系統の信号を出力するマッピング回路と、前記２系統
の信号を直交変調し変調信号を出力する直交変調器と、
前記変調信号を伝送あるいは記録を経た後に２系統の復
調信号に復調する復調器と、前記２系統の復調信号を復
号しディジタル信号を出力する復号器とよりなるディジ
タル変復調装置であって、前記マッピング回路では、入
力される８値符号が所定の値の場合には、直交平面上の
原点に符号を割り当て、それ以外の７通りの値の場合に
は、直交平面上の原点を中心とする円周上に等間隔に位
置する７点のうち、現在より１つ以上前の符号で最も現
在に近い時に前記円周上に割り当てられた符号点を基準
として、現在の８値符号の値に応じた角度である（７×
Ｎ／３６０）度（Ｎは−３から３の整数）だけずれた円
周上の点に符号を割り当て、前記復号器では、前記マッ
ピング回路での符号点割り当てと逆の処理により復号を
行うことを特徴とするものである。
に、本発明のディジタル変復調装置は、入力されるディ
ジタル信号を３ビット毎に符号化し８値符号を出力する
符号器と、前記８値符号を直交平面上の所定の８点のう
ちの対応する符号点に割り当て、前記符号点に対応する
２系統の信号を出力するマッピング回路と、前記２系統
の信号を直交変調し変調信号を出力する直交変調器と、
前記変調信号を伝送あるいは記録を経た後に２系統の復
調信号に復調する復調器と、前記２系統の復調信号を復
号しディジタル信号を出力する復号器とよりなるディジ
タル変復調装置であって、前記マッピング回路では、入
力される８値符号が所定の値の場合には、直交平面上の
原点に符号を割り当て、それ以外の７通りの値の場合に
は、直交平面上の原点を中心とする円周上に等間隔に位
置する７点のうち、現在より１つ以上前の符号で最も現
在に近い時に前記円周上に割り当てられた符号点を基準
として、現在の８値符号の値に応じた角度である（７×
Ｎ／３６０）度（Ｎは−３から３の整数）だけずれた円
周上の点に符号を割り当て、前記復号器では、前記マッ
ピング回路での符号点割り当てと逆の処理により復号を
行うことを特徴とするものである。
【０００９】
【作用】本発明は、上記の構成によって、８点の信号点
配置を原点と円周状の７点とするため、近接する点との
信号点間隔が大きくなり、高いデータレートとなって復
調信号のＳＮ比が低下しても良好な誤り率を得ることが
できる。
配置を原点と円周状の７点とするため、近接する点との
信号点間隔が大きくなり、高いデータレートとなって復
調信号のＳＮ比が低下しても良好な誤り率を得ることが
できる。
【００１０】
【実施例】以下に本発明のディジタル変復調装置の第一
の実施例について図１を用いて説明する。図１は本発明
の第一の実施例のディジタル変復調装置の構成を示すブ
ロック図である。
の実施例について図１を用いて説明する。図１は本発明
の第一の実施例のディジタル変復調装置の構成を示すブ
ロック図である。
【００１１】図１において、入力端子１より入力された
シリアルデータ１１０はシリアル／パラレル変換器（Ｓ
／Ｐ変換器）２により３ビットのパラレルデータ列２１
０に変換される。３ビットのパラレルデータ列いわゆる
８値符号Ｃ(n) 列はマッピング回路３に入力される。マ
ッピング回路３では、入力される８値符号Ｃ(n) が図２
に示す８点（Ａ〜Ｈ）の内いずれかに割り振られ、その
点（符号点）の示すＩ信号３１０とＱ信号３２０とが出
力される。マッピング回路３での入力符号の符号点への
割り振り法則つまりマッピング則について（表１）を用
いて説明する。
シリアルデータ１１０はシリアル／パラレル変換器（Ｓ
／Ｐ変換器）２により３ビットのパラレルデータ列２１
０に変換される。３ビットのパラレルデータ列いわゆる
８値符号Ｃ(n) 列はマッピング回路３に入力される。マ
ッピング回路３では、入力される８値符号Ｃ(n) が図２
に示す８点（Ａ〜Ｈ）の内いずれかに割り振られ、その
点（符号点）の示すＩ信号３１０とＱ信号３２０とが出
力される。マッピング回路３での入力符号の符号点への
割り振り法則つまりマッピング則について（表１）を用
いて説明する。
【００１２】
【表１】
【００１３】３ビットのパラレルデータが表す８値符号
Ｃ(n) が特定の値（ここでは０とする）であるとＩ信号
は０、Ｑ信号も０が出力される（図２においてＨが示す
符号点）。また、０以外の符号Ｃ(n) が入力された場合
は、１つ以上前で最新の０以外の符号Ｃ(n-m) （ｍは１
以上の整数、ｍが２以上の場合にはＣ(n-1) ＝…＝Ｃ(n
-m+1) ＝０）の示す符号点に対し、現符号Ｃ(n) に対応
した角度だけずれた符号点に割り振られ、その符号点の
示すＩ信号とＱ信号とが出力される。
Ｃ(n) が特定の値（ここでは０とする）であるとＩ信号
は０、Ｑ信号も０が出力される（図２においてＨが示す
符号点）。また、０以外の符号Ｃ(n) が入力された場合
は、１つ以上前で最新の０以外の符号Ｃ(n-m) （ｍは１
以上の整数、ｍが２以上の場合にはＣ(n-1) ＝…＝Ｃ(n
-m+1) ＝０）の示す符号点に対し、現符号Ｃ(n) に対応
した角度だけずれた符号点に割り振られ、その符号点の
示すＩ信号とＱ信号とが出力される。
【００１４】例えば、０以外の符号Ｃ(n) に対応する回
転角度は、（表１）に示すものとする。また、１つ以上
前で最新の０以外の符号Ｃ(n-m) はメモリ回路４に記憶
されており、マッピング回路３に現符号Ｃ(n) と同時に
入力される。
転角度は、（表１）に示すものとする。また、１つ以上
前で最新の０以外の符号Ｃ(n-m) はメモリ回路４に記憶
されており、マッピング回路３に現符号Ｃ(n) と同時に
入力される。
【００１５】ここで、符号が２、５、０、０、３という
順で入力された場合を例にとり具体的に説明する。最初
の符号２の１つ前の符号に対応する符号点をＡとすれ
ば、最初の符号２に対応する符号点は（３６０／７）度
右回りにずれた点Ｂになり、Ｂの示すＩ信号とＱ信号と
が出力される。２番目の符号５に対応する符号点はＢに
対し（３６０×４／７）度ずれた点Ｆとなる。３番目と
４番目とに対応する符号点はＨとなる。５番目の符号３
に対応する符号点は、１つ以上前で最新の０以外の符号
である２番目の符号５の符号点Ｆに対し（３６０×２／
７）度ずれた点Ａとなる。
順で入力された場合を例にとり具体的に説明する。最初
の符号２の１つ前の符号に対応する符号点をＡとすれ
ば、最初の符号２に対応する符号点は（３６０／７）度
右回りにずれた点Ｂになり、Ｂの示すＩ信号とＱ信号と
が出力される。２番目の符号５に対応する符号点はＢに
対し（３６０×４／７）度ずれた点Ｆとなる。３番目と
４番目とに対応する符号点はＨとなる。５番目の符号３
に対応する符号点は、１つ以上前で最新の０以外の符号
である２番目の符号５の符号点Ｆに対し（３６０×２／
７）度ずれた点Ａとなる。
【００１６】なお、マッピング回路３は読みだし専用メ
モリ（ＲＯＭ）で構成でき、３ビットのパラレルデータ
２１０とメモリ回路４からのデータとのあらゆる組み合
わせに対する出力ＩＱ信号レベルが記憶されている。
モリ（ＲＯＭ）で構成でき、３ビットのパラレルデータ
２１０とメモリ回路４からのデータとのあらゆる組み合
わせに対する出力ＩＱ信号レベルが記憶されている。
【００１７】マッピング回路３より出力されるＩ信号３
１０とＱ信号３２０とはＤ／Ａ変換器５、６によりアナ
ログ信号となり、それぞれローパスフィルタ（ＬＰＦ）
７、８を経て、直交変調器９に入力される。直交変調器
９では、２系統の入力７１０、８１０を直交する搬送波
で振幅変調し、加算して出力する。
１０とＱ信号３２０とはＤ／Ａ変換器５、６によりアナ
ログ信号となり、それぞれローパスフィルタ（ＬＰＦ）
７、８を経て、直交変調器９に入力される。直交変調器
９では、２系統の入力７１０、８１０を直交する搬送波
で振幅変調し、加算して出力する。
【００１８】直交変調器の出力９１０は伝送または記録
を経た後、バンドパスフィルタ（ＢＰＦ）１０を経て、
搬送波再生回路１１、クロック再生回路１２、直交検波
器１３に入力される。搬送波再生回路１１では、復調す
るために必要な搬送波１１１を再生する。搬送波再生に
はフィードバック制御型ＰＬＬを用いれば良い（詳細は
「情報通信におけるディジタル信号処理」、村野和雄
海上重之著、昭晃堂発行、ｐ８１−８６を参照）。
を経た後、バンドパスフィルタ（ＢＰＦ）１０を経て、
搬送波再生回路１１、クロック再生回路１２、直交検波
器１３に入力される。搬送波再生回路１１では、復調す
るために必要な搬送波１１１を再生する。搬送波再生に
はフィードバック制御型ＰＬＬを用いれば良い（詳細は
「情報通信におけるディジタル信号処理」、村野和雄
海上重之著、昭晃堂発行、ｐ８１−８６を参照）。
【００１９】クロック再生回路１２では、復調信号より
符号を判定するための検出タイミングを示すクロック１
２１を再生する。再生する方法は、非線形な操作を用い
た自己同期法を用いれば良い（詳細は「情報通信におけ
るディジタル信号処理」、村野和雄 海上重之著、昭晃
堂発行、ｐ８７−９０を参照）。
符号を判定するための検出タイミングを示すクロック１
２１を再生する。再生する方法は、非線形な操作を用い
た自己同期法を用いれば良い（詳細は「情報通信におけ
るディジタル信号処理」、村野和雄 海上重之著、昭晃
堂発行、ｐ８７−９０を参照）。
【００２０】直交検波器１３では、搬送波再生回路１１
からの再生搬送波信号１１１とそれを９０度位相をずら
した信号１１２とで変調信号１０１を直交検波すること
で復調Ｉ信号１３１と復調Ｑ信号１３２とを出力する。
復調Ｉ信号１３１と復調Ｑ信号１３２とはそれぞれＬＰ
Ｆ１４、１５を経て、Ａ／Ｄ変換器１６、１７でディジ
タル信号に変換される。Ａ／Ｄ変換器１６、１７では、
検出のタイミングを示すクロック再生回路１２からのク
ロック１２１に同期してディジタル信号に変換される。
からの再生搬送波信号１１１とそれを９０度位相をずら
した信号１１２とで変調信号１０１を直交検波すること
で復調Ｉ信号１３１と復調Ｑ信号１３２とを出力する。
復調Ｉ信号１３１と復調Ｑ信号１３２とはそれぞれＬＰ
Ｆ１４、１５を経て、Ａ／Ｄ変換器１６、１７でディジ
タル信号に変換される。Ａ／Ｄ変換器１６、１７では、
検出のタイミングを示すクロック再生回路１２からのク
ロック１２１に同期してディジタル信号に変換される。
【００２１】ディジタルＩ信号１６１とディジタルＱ信
号１７１とは符号点判定回路１８に入力される。符号点
判定回路１８では、ディジタルＩ信号１６１とディジタ
ルＱ信号１７１とが示す符号点が図３に示す符号点Ａ〜
Ｈの内どれに近いかで符号点を判定する。符号点判定回
路１８はＲＯＭで構成でき、ＲＯＭに入力されるディジ
タルＩ信号１６１とディジタルＱ信号１７１とが示す信
号点が図３に点線で示す８つの領域のうちどの領域に存
在するかで符号点Ａ〜Ｈのいずれであるかを判定する。
符号点判定結果を示す信号１８１はメモリ回路１９と符
号判定回路２０に入力される。
号１７１とは符号点判定回路１８に入力される。符号点
判定回路１８では、ディジタルＩ信号１６１とディジタ
ルＱ信号１７１とが示す符号点が図３に示す符号点Ａ〜
Ｈの内どれに近いかで符号点を判定する。符号点判定回
路１８はＲＯＭで構成でき、ＲＯＭに入力されるディジ
タルＩ信号１６１とディジタルＱ信号１７１とが示す信
号点が図３に点線で示す８つの領域のうちどの領域に存
在するかで符号点Ａ〜Ｈのいずれであるかを判定する。
符号点判定結果を示す信号１８１はメモリ回路１９と符
号判定回路２０に入力される。
【００２２】メモリ回路１９では符号点判定結果を保存
し、次に符号点Ｈ以外が判定されるとメモリ内容はその
点を示す情報に更新される。つまり、１つ以上前で最新
の点Ｈ以外の符号点１つのみを示す情報が記憶されてい
る。メモリ回路の記憶信号１９１は符号判定回路２０に
送られ、メモリ回路１９に記憶されている符号点に対し
現在の符号点がどれだけずれた位置であるかにより符号
判定し８値符号２０１を出力する。ただし、現在の符号
点が点Ｈと判定された場合はメモリ回路に記憶されてい
る符号点と比較することなしに符号は０と判定される。
なお、符号判定回路２０はマッピング回路３と同様にＲ
ＯＭを用いて構成できる。
し、次に符号点Ｈ以外が判定されるとメモリ内容はその
点を示す情報に更新される。つまり、１つ以上前で最新
の点Ｈ以外の符号点１つのみを示す情報が記憶されてい
る。メモリ回路の記憶信号１９１は符号判定回路２０に
送られ、メモリ回路１９に記憶されている符号点に対し
現在の符号点がどれだけずれた位置であるかにより符号
判定し８値符号２０１を出力する。ただし、現在の符号
点が点Ｈと判定された場合はメモリ回路に記憶されてい
る符号点と比較することなしに符号は０と判定される。
なお、符号判定回路２０はマッピング回路３と同様にＲ
ＯＭを用いて構成できる。
【００２３】符号点判定回路１８とメモリ回路１９と符
号判定回路２０との具体的な動作について図４を用いて
説明する。符号点判定回路に入力されるディジタルＩ信
号とディジタルＱ信号とが示す信号点が点ａ，ｂ，ｃ，
ｄ，ｅと入力され、メモリ回路に記憶されている符号点
が最初点Ａである場合について説明する。最初の点ａは
符号点判定回路で符号点Ｂと判定される。符号判定回路
２０では、メモリ回路１９からの符号点Ａに対し符号点
判定回路１８からの符号点Ｂが３６０／７度ずれている
ので、符号を２と判定して出力する。ここでメモリ回路
１９の記憶符号点は点Ｂに更新される。
号判定回路２０との具体的な動作について図４を用いて
説明する。符号点判定回路に入力されるディジタルＩ信
号とディジタルＱ信号とが示す信号点が点ａ，ｂ，ｃ，
ｄ，ｅと入力され、メモリ回路に記憶されている符号点
が最初点Ａである場合について説明する。最初の点ａは
符号点判定回路で符号点Ｂと判定される。符号判定回路
２０では、メモリ回路１９からの符号点Ａに対し符号点
判定回路１８からの符号点Ｂが３６０／７度ずれている
ので、符号を２と判定して出力する。ここでメモリ回路
１９の記憶符号点は点Ｂに更新される。
【００２４】２番目の点ｂは符号点Ｆと判定され、メモ
リ回路１９からの符号点Ｂと比較して、符号は５と判定
される。ここでメモリ回路１９の記憶符号点は点Ｆに更
新される。３番目と４番目の点ｃと点ｄは符号点Ｈと判
定され、符号は０と判定される。５番目の点ｅは符号点
Ａと判定され、メモリ回路１９からの符号点Ｆと比較し
て、符号は３と判定される。
リ回路１９からの符号点Ｂと比較して、符号は５と判定
される。ここでメモリ回路１９の記憶符号点は点Ｆに更
新される。３番目と４番目の点ｃと点ｄは符号点Ｈと判
定され、符号は０と判定される。５番目の点ｅは符号点
Ａと判定され、メモリ回路１９からの符号点Ｆと比較し
て、符号は３と判定される。
【００２５】８値符号（３ビットのディジタル信号列）
２０１はパラレル／シリアル変換器（Ｐ／Ｓ変換器）２
１によってパラレル／シリアル変換され、シリアルデー
タ列２１１が出力端子２２より出力される。
２０１はパラレル／シリアル変換器（Ｐ／Ｓ変換器）２
１によってパラレル／シリアル変換され、シリアルデー
タ列２１１が出力端子２２より出力される。
【００２６】次に本発明のディジタル変復調装置の第二
の実施例について図５を用いて説明する。
の実施例について図５を用いて説明する。
【００２７】図５において、入力端子１より入力された
シリアルデータ１１０はＳ／Ｐ変換器２により３ビット
のパラレルデータ列２１０に変換される。３ビットのパ
ラレルデータ列いわゆる８値符号Ｃ(n) 列はマッピング
回路３に入力される。マッピング回路３では、入力され
る８値符号Ｃ(n) が図２に示す８点（Ａ〜Ｈ）の内いず
れかに割り振られ、その点（符号点）の示すＩ信号３１
０とＱ信号３２０とが出力される。マッピング回路３で
の入力符号の符号点へのマッピング則は第一の実施例で
説明したものと同じである。
シリアルデータ１１０はＳ／Ｐ変換器２により３ビット
のパラレルデータ列２１０に変換される。３ビットのパ
ラレルデータ列いわゆる８値符号Ｃ(n) 列はマッピング
回路３に入力される。マッピング回路３では、入力され
る８値符号Ｃ(n) が図２に示す８点（Ａ〜Ｈ）の内いず
れかに割り振られ、その点（符号点）の示すＩ信号３１
０とＱ信号３２０とが出力される。マッピング回路３で
の入力符号の符号点へのマッピング則は第一の実施例で
説明したものと同じである。
【００２８】マッピング回路３より出力されるＩ信号３
１０とＱ信号３２０とは、Ｄ／Ａ変換器５、６によって
それぞれアナログ信号となり、ローパスフィルタ（ＬＰ
Ｆ）７、８を経て、直交変調器９に入力される。直交変
調器９では、２系統の入力７１０、８１０を直交する搬
送波で振幅変調し、加算して出力する。
１０とＱ信号３２０とは、Ｄ／Ａ変換器５、６によって
それぞれアナログ信号となり、ローパスフィルタ（ＬＰ
Ｆ）７、８を経て、直交変調器９に入力される。直交変
調器９では、２系統の入力７１０、８１０を直交する搬
送波で振幅変調し、加算して出力する。
【００２９】直交変調器の出力９１０は伝送または記録
を経た後、バンドパスフィルタ（ＢＰＦ）１０を経て、
クロック再生回路１２、直交検波器１３に入力される。
クロック再生回路１２では、復調信号より符号を判定す
るための検出タイミングを示すクロック１２１を再生す
る。クロック再生の方法は第一の実施例で説明したもの
と同じである。
を経た後、バンドパスフィルタ（ＢＰＦ）１０を経て、
クロック再生回路１２、直交検波器１３に入力される。
クロック再生回路１２では、復調信号より符号を判定す
るための検出タイミングを示すクロック１２１を再生す
る。クロック再生の方法は第一の実施例で説明したもの
と同じである。
【００３０】直交検波器１３では、搬送波発生回路２３
からの再生搬送波信号２３１とそれを９０度位相をずら
した信号２３２とで変調信号１０１を直交検波すること
で復調Ｉ信号１３１と復調Ｑ信号１３２とを出力する。
復調Ｉ信号１３１と復調Ｑ信号１３２とはそれぞれＬＰ
Ｆ１４、１５を経て、Ａ／Ｄ変換器１６、１７でディジ
タル信号に変換される。Ａ／Ｄ変換器１６、１７では、
検出のタイミングを示すクロック再生回路１２からのク
ロック１２１に同期してディジタル信号に変換される。
からの再生搬送波信号２３１とそれを９０度位相をずら
した信号２３２とで変調信号１０１を直交検波すること
で復調Ｉ信号１３１と復調Ｑ信号１３２とを出力する。
復調Ｉ信号１３１と復調Ｑ信号１３２とはそれぞれＬＰ
Ｆ１４、１５を経て、Ａ／Ｄ変換器１６、１７でディジ
タル信号に変換される。Ａ／Ｄ変換器１６、１７では、
検出のタイミングを示すクロック再生回路１２からのク
ロック１２１に同期してディジタル信号に変換される。
【００３１】ディジタルＩ信号１６１とディジタルＱ信
号１７１とはメモリ回路２４と符号判定回路２５とに入
力される。メモリ回路２４では、ディジタルＩ信号１６
１とディジタルＱ信号１７１とが示す信号点が記憶され
ており、図６に点線で示す円外の点の最新値に常に更新
されている（ディジタルＩ信号１６１とディジタルＱ信
号１７１とが示す点が円内の場合には更新しない）。符
号判定回路２５では、ディジタルＩ信号１６１とディジ
タルＱ信号１７１とが示す信号点とメモリ回路２４が記
憶している点とのなす角に応じて符号が判定され８値符
号２５１が出力される。メモリ回路２４に記憶されてい
る点に対する現在の信号点の回転角（右回り）と判定符
号の値との関係を（表２）に示す。
号１７１とはメモリ回路２４と符号判定回路２５とに入
力される。メモリ回路２４では、ディジタルＩ信号１６
１とディジタルＱ信号１７１とが示す信号点が記憶され
ており、図６に点線で示す円外の点の最新値に常に更新
されている（ディジタルＩ信号１６１とディジタルＱ信
号１７１とが示す点が円内の場合には更新しない）。符
号判定回路２５では、ディジタルＩ信号１６１とディジ
タルＱ信号１７１とが示す信号点とメモリ回路２４が記
憶している点とのなす角に応じて符号が判定され８値符
号２５１が出力される。メモリ回路２４に記憶されてい
る点に対する現在の信号点の回転角（右回り）と判定符
号の値との関係を（表２）に示す。
【００３２】
【表２】
【００３３】ただし、信号点が図６に点線で示す円内に
入っている場合はメモリ回路２４に記憶されている点と
比較することなしに符号は０と判定される。
入っている場合はメモリ回路２４に記憶されている点と
比較することなしに符号は０と判定される。
【００３４】メモリ回路２４と符号判定回路２５との具
体的な動作について図６を用いて説明する。符号判定回
路２５に入力されるディジタルＩ信号とディジタルＱ信
号とが示す符号点が点ｂ，ｃ，ｄと入力され、メモリ回
路２４に記憶されている符号点が最初点ａである場合に
ついて説明する。最初の点ｂはメモリ回路２４に記憶さ
れている点ａに対し５０度ずれているので符号２と判定
される。メモリ回路２４に記憶しておく点は点ｂに更新
される。
体的な動作について図６を用いて説明する。符号判定回
路２５に入力されるディジタルＩ信号とディジタルＱ信
号とが示す符号点が点ｂ，ｃ，ｄと入力され、メモリ回
路２４に記憶されている符号点が最初点ａである場合に
ついて説明する。最初の点ｂはメモリ回路２４に記憶さ
れている点ａに対し５０度ずれているので符号２と判定
される。メモリ回路２４に記憶しておく点は点ｂに更新
される。
【００３５】２番目の点ｃは点線で示す円内に入ってい
るので符号０と判定される。この場合はメモリ回路２４
に記憶されている点は更新されない。３番目の点ｄはメ
モリ回路２４に記憶されている点ｂに対し１１０度ずれ
ているので符号３と判定される。なお、符号判定回路２
５はＲＯＭで構成でき、ディジタルＩＱ信号１６１、１
７１とメモリ回路２４からのＩＱ信号とのあらゆる組合
せに対する判定符号の値が記憶されている。
るので符号０と判定される。この場合はメモリ回路２４
に記憶されている点は更新されない。３番目の点ｄはメ
モリ回路２４に記憶されている点ｂに対し１１０度ずれ
ているので符号３と判定される。なお、符号判定回路２
５はＲＯＭで構成でき、ディジタルＩＱ信号１６１、１
７１とメモリ回路２４からのＩＱ信号とのあらゆる組合
せに対する判定符号の値が記憶されている。
【００３６】８値符号（３ビットのディジタル信号列）
２５１はパラレル／シリアル変換器（Ｐ／Ｓ変換器）２
１によってパラレル／シリアル変換され、シリアルデー
タ列２１１が出力端子２２より出力される。
２５１はパラレル／シリアル変換器（Ｐ／Ｓ変換器）２
１によってパラレル／シリアル変換され、シリアルデー
タ列２１１が出力端子２２より出力される。
【００３７】
【発明の効果】以上述べてきたように、本発明によれ
ば、信号点配置が効率の良い配置であるため、高いデー
タレートの伝送あるいは記録においても良好な誤り率を
得ることができる。
ば、信号点配置が効率の良い配置であるため、高いデー
タレートの伝送あるいは記録においても良好な誤り率を
得ることができる。
【図１】本発明の第一の実施例のディジタル変復調装置
の構成を示すブロック図
の構成を示すブロック図
【図２】本発明の第一と第二の実施例における８値符号
に対応する符号点を示す概略図
に対応する符号点を示す概略図
【図３】本発明の第一実施例における符号点を判定する
ための分割領域を示す概略図
ための分割領域を示す概略図
【図４】第一の実施例の伝送または記録後の信号点が符
号に判定される手順を示す図
号に判定される手順を示す図
【図５】本発明の第二の実施例のディジタル変復調装置
の構成を示すブロック図
の構成を示すブロック図
【図６】第二の実施例の伝送または記録後の信号点が符
号に判定される手順を示す図
号に判定される手順を示す図
【図７】従来例の８値符号に対応する符号点を示す概略
図
図
３ マッピング回路 ４ メモリ回路 ９ 直交変調器 １３ 直交検波器 １８ 符号点判定回路 １９ メモリ回路 ２４ メモリ回路 ２０ 符号判定回路 ２５ 符号判定回路
Claims (2)
- 【請求項１】入力されるディジタル信号を３ビット毎に
符号化し８値符号を出力する符号器と、前記８値符号を
直交平面上の所定の８点のうちの対応する符号点に割り
当て、前記符号点に対応する２系統の信号を出力するマ
ッピング回路と、前記２系統の信号を直交変調し変調信
号を出力する直交変調器と、前記変調信号を伝送あるい
は記録を経た後に２系統の復調信号に復調する復調器
と、前記２系統の復調信号を復号しディジタル信号を出
力する復号器とよりなるディジタル変復調装置であっ
て、 前記マッピング回路では、入力される８値符号が所定の
値の場合には、直交平面上の原点に符号を割り当て、そ
れ以外の７通りの値の場合には、直交平面上の原点を中
心とする円周上に等間隔に位置する７点のうち、現在よ
り１つ以上前の符号で最も現在に近い時に前記円周上に
割り当てられた符号点を基準として、現在の８値符号の
値に応じた角度である（７×Ｎ／３６０）度（Ｎは−３
から３の整数）だけずれた円周上の点に符号を割り当
て、 前記復号器では、前記マッピング回路での符号点割り当
てと逆の処理により復号を行うことを特徴とするディジ
タル変復調装置。 - 【請求項２】変調信号は高周波バイアスと周波数多重さ
れて磁気記録媒体に記録され、その後、磁気記録媒体よ
り再生された再生変調信号が復調器に入力されることを
特徴とする請求項１記載のディジタル変復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13578693A JPH06350657A (ja) | 1993-06-07 | 1993-06-07 | ディジタル変復調装置 |
| US08/252,902 US5535244A (en) | 1993-06-07 | 1994-06-02 | Digital modulating/demodulating apparatus and a digital demodulating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13578693A JPH06350657A (ja) | 1993-06-07 | 1993-06-07 | ディジタル変復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350657A true JPH06350657A (ja) | 1994-12-22 |
Family
ID=15159815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13578693A Pending JPH06350657A (ja) | 1993-06-07 | 1993-06-07 | ディジタル変復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06350657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0738064A2 (en) * | 1995-04-11 | 1996-10-16 | Nippon Telegraph And Telephone Corporation | Modulation and demodulation method, modulator and demodulator |
-
1993
- 1993-06-07 JP JP13578693A patent/JPH06350657A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0738064A2 (en) * | 1995-04-11 | 1996-10-16 | Nippon Telegraph And Telephone Corporation | Modulation and demodulation method, modulator and demodulator |
| EP0738064A3 (en) * | 1995-04-11 | 1998-03-18 | Nippon Telegraph And Telephone Corporation | Modulation and demodulation method, modulator and demodulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3983485A (en) | Multi-phase and multi-amplitude level modulator and modulation and demodulation methods | |
| US5095392A (en) | Digital signal magnetic recording/reproducing apparatus using multi-level QAM modulation and maximum likelihood decoding | |
| JP3009818B2 (ja) | ディジタル信号処理装置 | |
| JP2553743B2 (ja) | ディジタル信号磁気記録再生装置 | |
| US5535245A (en) | Modulation/demodulation circuit for a digital signal recorder/reproducer | |
| US5438592A (en) | PI/4-DQPSK phase state encoder/decoder | |
| US5535244A (en) | Digital modulating/demodulating apparatus and a digital demodulating apparatus | |
| US4979052A (en) | Digital signal magnetic recording/reproducing apparatus | |
| US5062007A (en) | Digital signal magnetic recording/reproducing apparatus | |
| US5119243A (en) | Digital signal magnetic recording/reproducing apparatus | |
| US5233479A (en) | Apparatus for demodulating and decoding multi-level amplitude modulation signal conveying digital data | |
| JPS60134545A (ja) | データ通信用信号構造 | |
| KR900007030B1 (ko) | 정보기록재생방법 및 장치 | |
| JPH06350657A (ja) | ディジタル変復調装置 | |
| US5402272A (en) | Digital signal magnetic recording/reproducing apparatus using amplitude phase shift keying and frequency-multiplexing | |
| JPH06311507A (ja) | 差動符号化４分位相遷移変調方法及びその装置 | |
| JP2548932B2 (ja) | 多値ｑａｍ通信システム | |
| JPH0750695A (ja) | ディジタル変復調装置およびディジタル信号磁気記録再生装置 | |
| JP2526540B2 (ja) | 搬送波同期回路 | |
| WO2004032335A1 (ja) | ディジタル通信方法、及びディジタル通信装置 | |
| JPS62133842A (ja) | 多値直交振幅変調方式 | |
| US5189564A (en) | Magnetic recording/reproducing method and apparatus | |
| JPH06162667A (ja) | 磁気記録再生装置 | |
| JPH05304542A (ja) | 復調方法及び復調器 | |
| JPH06162666A (ja) | 磁気記録再生装置 |