JPH0634756A - レーダトランスポンダ - Google Patents
レーダトランスポンダInfo
- Publication number
- JPH0634756A JPH0634756A JP4208562A JP20856292A JPH0634756A JP H0634756 A JPH0634756 A JP H0634756A JP 4208562 A JP4208562 A JP 4208562A JP 20856292 A JP20856292 A JP 20856292A JP H0634756 A JPH0634756 A JP H0634756A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- clock
- circuit
- characteristic
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【目的】 ＶＣＯで発生する電波の周波数掃引の時間と
発生する周波数の特性（ｔ−ｆ特性）をリニアにする。 【構成】 ＶＣＯ６の時間−周波数特性の直線性を確保
するために、ＲＯＭ４に、ＶＣＯ６の電圧−周波数特性
を補正する時間−電圧特性データを、クロック回路３か
らのクロックに同期して出力させる。
発生する周波数の特性（ｔ−ｆ特性）をリニアにする。 【構成】 ＶＣＯ６の時間−周波数特性の直線性を確保
するために、ＲＯＭ４に、ＶＣＯ６の電圧−周波数特性
を補正する時間−電圧特性データを、クロック回路３か
らのクロックに同期して出力させる。
Description
【０００１】
【産業上の利用分野】この発明は、海難捜索救助に用い
るレーダトランスポンダに関するものである。
るレーダトランスポンダに関するものである。
【０００２】
【従来の技術】図８は従来のレーダトランスポンダを示
すブロック図であり、図において、１はレーダ波を受信
増幅する受信機、２はこの受信機１でレーダ波を受信し
た時に送信動作を行う制御回路、７はこの制御回路２か
らのパルスを微分する微分回路、６はこの微分回路７の
出力（電圧）に対応する周波数を送信する電圧制御発振
器（以下、ＶＣＯという）である。
すブロック図であり、図において、１はレーダ波を受信
増幅する受信機、２はこの受信機１でレーダ波を受信し
た時に送信動作を行う制御回路、７はこの制御回路２か
らのパルスを微分する微分回路、６はこの微分回路７の
出力（電圧）に対応する周波数を送信する電圧制御発振
器（以下、ＶＣＯという）である。
【０００３】次に動作について説明する。レーダからの
レーダ波（信号）を受信回路１が受信した場合には、制
御回路２は送信動作を始める。そして、この制御回路２
はその送信毎に所定のパルス列を発生する。微分回路７
はこのパルス列を微分し、所定の三角波とする。また、
この三角波（電圧信号）により周波数制御された信号が
ＶＣＯ６から出力される。
レーダ波（信号）を受信回路１が受信した場合には、制
御回路２は送信動作を始める。そして、この制御回路２
はその送信毎に所定のパルス列を発生する。微分回路７
はこのパルス列を微分し、所定の三角波とする。また、
この三角波（電圧信号）により周波数制御された信号が
ＶＣＯ６から出力される。
【０００４】なお、上記微分回路７から出力される三角
波の時間電圧特性（ｔ−Ｖ特性）およびＶＣＯ６の電圧
−周波数特性（Ｖ−ｆ特性）は一般に図９（ｂ），
（ｃ）に示す様に非直線であるため、図９（ａ）のよう
に、ＶＣＯ６の時間−周波数特性（ｔ−ｆ特性）も非直
線となる。
波の時間電圧特性（ｔ−Ｖ特性）およびＶＣＯ６の電圧
−周波数特性（Ｖ−ｆ特性）は一般に図９（ｂ），
（ｃ）に示す様に非直線であるため、図９（ａ）のよう
に、ＶＣＯ６の時間−周波数特性（ｔ−ｆ特性）も非直
線となる。
【０００５】
【発明が解決しようとする課題】従来のレーダトランス
ポンダは以上のように構成されているので、ＶＣＯ６の
出力特性を示すｔ−ｆ特性が非直線になり、従って、受
信側レーダの有する周波数帯域によって、レーダ画面上
のレーダトランスポンダによる輝点の明るさが異なるな
どの問題点があった。
ポンダは以上のように構成されているので、ＶＣＯ６の
出力特性を示すｔ−ｆ特性が非直線になり、従って、受
信側レーダの有する周波数帯域によって、レーダ画面上
のレーダトランスポンダによる輝点の明るさが異なるな
どの問題点があった。
【０００６】請求項１の発明は上記のような問題点を解
消するためになされたもので、ＶＣＯの出力周波数の時
間−周波数特性を直線とすることによって、レーダ画面
上の輝点の明るさを一定にできるレーダトランスポンダ
を得ることを目的とする。
消するためになされたもので、ＶＣＯの出力周波数の時
間−周波数特性を直線とすることによって、レーダ画面
上の輝点の明るさを一定にできるレーダトランスポンダ
を得ることを目的とする。
【０００７】また、請求項２の発明はＶＣＯによる電力
消費を低減できるレーダトランスポンダを得ることを目
的とする。
消費を低減できるレーダトランスポンダを得ることを目
的とする。
【０００８】請求項３の発明は受信機による電力消費を
低減できるレーダトランスポンダを得ることを目的とす
る。
低減できるレーダトランスポンダを得ることを目的とす
る。
【０００９】請求項４の発明はクロック発生の停止を簡
単な回路で実現できるレーダトランスポンダを得ること
を目的とする。
単な回路で実現できるレーダトランスポンダを得ること
を目的とする。
【００１０】
【課題を解決するための手段】請求項１の発明に係るレ
ーダトランスポンダは、レーダからの信号を受信する受
信機と、該受信機による信号の受信時に送信動作を始め
る制御回路と、該制御回路が出力するトリガーによりク
ロックを発生するクロック回路とを備え、該クロック回
路からのクロックに同期して電圧制御発振器の時間−周
波数特性の直線性を確保するために、メモリに該電圧制
御発振器の電圧−周波数特性を補正する時間−電圧特性
データを出力させるようにしたものである。
ーダトランスポンダは、レーダからの信号を受信する受
信機と、該受信機による信号の受信時に送信動作を始め
る制御回路と、該制御回路が出力するトリガーによりク
ロックを発生するクロック回路とを備え、該クロック回
路からのクロックに同期して電圧制御発振器の時間−周
波数特性の直線性を確保するために、メモリに該電圧制
御発振器の電圧−周波数特性を補正する時間−電圧特性
データを出力させるようにしたものである。
【００１１】また、請求項２の発明に係るレーダトラン
スポンダは、レーダからの信号を受信する受信機と、該
受信機による信号の受信時に送信動作を始める制御回路
と、該制御回路が出力するトリガーによりクロックを発
生するクロック回路と、該クロック回路からのクロック
に同期して電圧制御発振器の時間−周波数特性の直線性
を確保するために、該電圧制御発振器の電圧−周波数特
性を補正する時間−電圧特性データを出力するメモリと
を備え、スイッチ回路に該メモリが出力する制御信号を
受けて、周波数を掃引した電波を送信する間のみ電源電
圧を上記電圧制御発振器へ切換供給させるようにしたも
のである。
スポンダは、レーダからの信号を受信する受信機と、該
受信機による信号の受信時に送信動作を始める制御回路
と、該制御回路が出力するトリガーによりクロックを発
生するクロック回路と、該クロック回路からのクロック
に同期して電圧制御発振器の時間−周波数特性の直線性
を確保するために、該電圧制御発振器の電圧−周波数特
性を補正する時間−電圧特性データを出力するメモリと
を備え、スイッチ回路に該メモリが出力する制御信号を
受けて、周波数を掃引した電波を送信する間のみ電源電
圧を上記電圧制御発振器へ切換供給させるようにしたも
のである。
【００１２】請求項３の発明に係るレーダトランスポン
ダは、レーダからの信号を受信する受信機と、該受信機
による信号の受信時に送信動作を始める制御回路と、該
制御回路が出力するトリガーによりクロックを発生する
クロック回路と、該クロック回路からのクロックに同期
して電圧制御発振器の時間−周波数特性の直線性を確保
するために、該電圧制御発振器の電圧−周波数特性を補
正する時間−電圧特性データを出力するメモリとを備
え、制御信号回路に送信を行っている間および送信終了
後の所定時間、上記受信機をディスエーブルとする制御
信号を、上記メモリから上記受信機に供給させるように
したものである。
ダは、レーダからの信号を受信する受信機と、該受信機
による信号の受信時に送信動作を始める制御回路と、該
制御回路が出力するトリガーによりクロックを発生する
クロック回路と、該クロック回路からのクロックに同期
して電圧制御発振器の時間−周波数特性の直線性を確保
するために、該電圧制御発振器の電圧−周波数特性を補
正する時間−電圧特性データを出力するメモリとを備
え、制御信号回路に送信を行っている間および送信終了
後の所定時間、上記受信機をディスエーブルとする制御
信号を、上記メモリから上記受信機に供給させるように
したものである。
【００１３】請求項４の発明に係るレーダトランスポン
ダは、レーダからの信号を受信する受信機と、該受信機
による信号の受信時に送信動作を始める制御回路と、該
制御回路が出力するトリガーによりクロックを発生する
クロック回路と、該クロック回路からのクロックに同期
して電圧制御発振器の時間−周波数特性の直線性を確保
するために、該電圧制御発振器の電圧−周波数特性を補
正する時間−電圧特性データを出力するメモリとを備
え、クロック停止信号回路に、上記メモリからのクロッ
ク発生の停止信号を、送信終了時に上記クロック回路へ
入力させるようにしたものである。
ダは、レーダからの信号を受信する受信機と、該受信機
による信号の受信時に送信動作を始める制御回路と、該
制御回路が出力するトリガーによりクロックを発生する
クロック回路と、該クロック回路からのクロックに同期
して電圧制御発振器の時間−周波数特性の直線性を確保
するために、該電圧制御発振器の電圧−周波数特性を補
正する時間−電圧特性データを出力するメモリとを備
え、クロック停止信号回路に、上記メモリからのクロッ
ク発生の停止信号を、送信終了時に上記クロック回路へ
入力させるようにしたものである。
【００１４】
【作用】請求項１の発明におけるメモリは、電圧制御発
振器の時間−周波数特性の直線性を確保するために、電
圧制御発振器の電圧周波数特性を補正する時間−電圧特
性のデータを予め格納してあり、これをクロック回路が
出力するクロックに同期して出力するように機能する。
振器の時間−周波数特性の直線性を確保するために、電
圧制御発振器の電圧周波数特性を補正する時間−電圧特
性のデータを予め格納してあり、これをクロック回路が
出力するクロックに同期して出力するように機能する。
【００１５】また、請求項２の発明におけるスイッチ回
路は、周波数を掃引した電波を送信する間だけ電源電圧
を電圧制御発振器に入力して、電力の消費を低減する。
路は、周波数を掃引した電波を送信する間だけ電源電圧
を電圧制御発振器に入力して、電力の消費を低減する。
【００１６】請求項３の発明における制御信号回路は、
メモリの制御下で受信機をイネーブルまたはディスエー
ブルとする制御信号をその受信機に入力し、受信機によ
る電力消費を簡単な構成で抑えられるようにする。
メモリの制御下で受信機をイネーブルまたはディスエー
ブルとする制御信号をその受信機に入力し、受信機によ
る電力消費を簡単な構成で抑えられるようにする。
【００１７】請求項４の発明におけるクロック発生停止
信号回路は、送信終了時にクロック回路におけるクロッ
ク発生の停止信号をメモリからクロック回路に簡単に入
力できるようにする。
信号回路は、送信終了時にクロック回路におけるクロッ
ク発生の停止信号をメモリからクロック回路に簡単に入
力できるようにする。
【００１８】
実施例１．以下、この発明の一実施例を図について説明
する。図１において、１はレーダからの信号を受信する
受信機、２はレーダからの信号を受信機１が受信した時
に送信動作を始める制御回路、３は制御回路２からのト
リガーによりクロックを発生するクロック回路である。
する。図１において、１はレーダからの信号を受信する
受信機、２はレーダからの信号を受信機１が受信した時
に送信動作を始める制御回路、３は制御回路２からのト
リガーによりクロックを発生するクロック回路である。
【００１９】４は予め格納したＶＣＯの電圧−周波数特
性を補正する時間−電圧特性データを、上記のクロック
に同期して出力するメモリとしてのリードオンリメモリ
（以下、ＲＯＭという）、５はこのＲＯＭ４の出力を電
圧（アナログ信号）に変換する直流／交流コンバータ
（以下、Ｄ／Ａコンバータという）、６はＤ／Ａコンバ
ータ５の出力により制御された周波数の信号を出力する
ＶＣＯである。
性を補正する時間−電圧特性データを、上記のクロック
に同期して出力するメモリとしてのリードオンリメモリ
（以下、ＲＯＭという）、５はこのＲＯＭ４の出力を電
圧（アナログ信号）に変換する直流／交流コンバータ
（以下、Ｄ／Ａコンバータという）、６はＤ／Ａコンバ
ータ５の出力により制御された周波数の信号を出力する
ＶＣＯである。
【００２０】次に動作について説明する。まず、レーダ
からの信号を受信機１で受信した場合には、制御回路２
は送信動作を始める。このため、クロック回路３はこの
制御回路２からのトリガーによりクロックを発生する。
そして、このクロックを受けて、これに同期してＲＯＭ
４から順次データが出力される。
からの信号を受信機１で受信した場合には、制御回路２
は送信動作を始める。このため、クロック回路３はこの
制御回路２からのトリガーによりクロックを発生する。
そして、このクロックを受けて、これに同期してＲＯＭ
４から順次データが出力される。
【００２１】このデータは、上記のように、図２（ｃ）
に示すようなＶＣＯ６の電圧−周波数特性を補正するこ
とによって、ＶＣＯ６の時間−周波数特性が図２（ａ）
に示すような直線特性になるようにする、図２（ｂ）に
示すような時間−電圧特性データである。
に示すようなＶＣＯ６の電圧−周波数特性を補正するこ
とによって、ＶＣＯ６の時間−周波数特性が図２（ａ）
に示すような直線特性になるようにする、図２（ｂ）に
示すような時間−電圧特性データである。
【００２２】クロックに合わせてＲＯＭ４から出力され
る上記の時間−電圧特性データは、順次Ｄ／Ａコンバー
タ５で電圧（アナログ信号）に変換され、この電圧によ
りＶＣＯ６の周波数ｆが制御される。先に述べたよう
に、Ｄ／Ａコンバータ５から順次出力されるデータは、
ＶＣＯ６のＶ−ｆ特性を補正するデータであるため、Ｖ
ＣＯ６のｔ−ｆ特性は、図２（ａ）に示す様な直線特性
となる。
る上記の時間−電圧特性データは、順次Ｄ／Ａコンバー
タ５で電圧（アナログ信号）に変換され、この電圧によ
りＶＣＯ６の周波数ｆが制御される。先に述べたよう
に、Ｄ／Ａコンバータ５から順次出力されるデータは、
ＶＣＯ６のＶ−ｆ特性を補正するデータであるため、Ｖ
ＣＯ６のｔ−ｆ特性は、図２（ａ）に示す様な直線特性
となる。
【００２３】なお、実際のレーダトランスポンダの動作
では、レーダ波を１回受信した時に周波数の掃引を複数
回（１２回等）行うので、Ｄ／Ａコンバータ５の出力
は、図３（ａ）に示すようになり、従って、ＶＣＯ６の
出力は、図３（ｂ）に示すようになる。
では、レーダ波を１回受信した時に周波数の掃引を複数
回（１２回等）行うので、Ｄ／Ａコンバータ５の出力
は、図３（ａ）に示すようになり、従って、ＶＣＯ６の
出力は、図３（ｂ）に示すようになる。
【００２４】実施例２．また、上記実施例では、ＶＣＯ
６へ加える電源電圧の制御を行わない場合を示したが、
消費電力抑制のため、所定の時間、すなわち上記掃引回
数が１２回等の回数分周波数を掃引した電波を送信する
間のみ、電源電圧をＶＣＯ６に加えるように制御を行う
ことが望ましい。
６へ加える電源電圧の制御を行わない場合を示したが、
消費電力抑制のため、所定の時間、すなわち上記掃引回
数が１２回等の回数分周波数を掃引した電波を送信する
間のみ、電源電圧をＶＣＯ６に加えるように制御を行う
ことが望ましい。
【００２５】そこで、図４に示す様に、ＲＯＭ４のデー
タのうち１ビットを用いて図７に示す様なタイミングの
ＶＣＯ６の電源電圧制御信号８を作り、この制御信号８
により、スイッチ回路９をオン／オフする。これによ
り、所定時間のみ、ＶＣＯ６に電源電圧を加えることが
でき、消費電力の低減を図ることができる。
タのうち１ビットを用いて図７に示す様なタイミングの
ＶＣＯ６の電源電圧制御信号８を作り、この制御信号８
により、スイッチ回路９をオン／オフする。これによ
り、所定時間のみ、ＶＣＯ６に電源電圧を加えることが
でき、消費電力の低減を図ることができる。
【００２６】実施例３．また、上記実施例では、受信機
１を常時イネーブル（増幅状態）にしているが、所定の
時間、すなわちレーダトランスポンダが送信を行ってい
る間及び送信終了後数μＳの間は、ディスエーブル（非
増幅又は減衰状態）にしておくことが望ましい。
１を常時イネーブル（増幅状態）にしているが、所定の
時間、すなわちレーダトランスポンダが送信を行ってい
る間及び送信終了後数μＳの間は、ディスエーブル（非
増幅又は減衰状態）にしておくことが望ましい。
【００２７】そこで、図５に示すように、ＲＯＭ４のデ
ータのうち１ビットを用いて、図７に示すようなタイミ
ングの受信機１の制御信号を作り、これを制御信号回路
１０を通して受信機１に供給することにより、受信機１
をイネーブル又はディスエーブルとする。これにより、
受信機１における消費電力を抑えることができる。
ータのうち１ビットを用いて、図７に示すようなタイミ
ングの受信機１の制御信号を作り、これを制御信号回路
１０を通して受信機１に供給することにより、受信機１
をイネーブル又はディスエーブルとする。これにより、
受信機１における消費電力を抑えることができる。
【００２８】実施例４．また、上記実施例ではクロック
回路３のクロック発生の開始、停止は制御回路２によっ
て行っているが、図６に示すように、ＲＯＭ４のデータ
のうち１ビットを用いて、クロック発生の停止用信号を
図７に示すタイミングで発生させ、これをクロック発生
停止信号回路１１を通じてクロック回路３に供給するこ
とにより、このクロック回路３を停止させることがで
き、これによって、回路の簡素化を実現できる。
回路３のクロック発生の開始、停止は制御回路２によっ
て行っているが、図６に示すように、ＲＯＭ４のデータ
のうち１ビットを用いて、クロック発生の停止用信号を
図７に示すタイミングで発生させ、これをクロック発生
停止信号回路１１を通じてクロック回路３に供給するこ
とにより、このクロック回路３を停止させることがで
き、これによって、回路の簡素化を実現できる。
【００２９】
【発明の効果】以上のように、請求項１の発明によれば
レーダからの信号を受信する受信機と、該受信機による
信号の受信時に送信動作を始める制御回路と、該制御回
路が出力するトリガーによりクロックを発生するクロッ
ク回路とを備え、該クロック回路からのクロックに同期
して電圧制御発振器の時間−周波数特性の直線性を確保
するために、メモリに該電圧制御発振器の電圧−周波数
特性を補正する時間−電圧特性データを出力させるよう
に構成したので、レーダ画面に表示される輝度をレーダ
波の受信周波数に関係なく一定にできるものが得られる
効果がある。
レーダからの信号を受信する受信機と、該受信機による
信号の受信時に送信動作を始める制御回路と、該制御回
路が出力するトリガーによりクロックを発生するクロッ
ク回路とを備え、該クロック回路からのクロックに同期
して電圧制御発振器の時間−周波数特性の直線性を確保
するために、メモリに該電圧制御発振器の電圧−周波数
特性を補正する時間−電圧特性データを出力させるよう
に構成したので、レーダ画面に表示される輝度をレーダ
波の受信周波数に関係なく一定にできるものが得られる
効果がある。
【００３０】また、請求項２の発明によれば、メモリが
出力する制御信号により動作するスイッチを介して、周
波数を掃引した電波を送信する間のみ電源電圧を電圧制
御発振器に供給するように構成したので、電圧制御発振
器による電力消費を低減できるものが得られる効果があ
る。
出力する制御信号により動作するスイッチを介して、周
波数を掃引した電波を送信する間のみ電源電圧を電圧制
御発振器に供給するように構成したので、電圧制御発振
器による電力消費を低減できるものが得られる効果があ
る。
【００３１】請求項３の発明によれば、制御信号回路を
通して、送信を行っている間および送信終了後の所定時
間、受信機をディスエーブルとする制御信号をメモリか
ら上記受信機に供給するようにしたので、簡単な構成で
受信機による電力消費を抑えることができるものが得ら
れる効果がある。
通して、送信を行っている間および送信終了後の所定時
間、受信機をディスエーブルとする制御信号をメモリか
ら上記受信機に供給するようにしたので、簡単な構成で
受信機による電力消費を抑えることができるものが得ら
れる効果がある。
【００３２】請求項４の発明によれば、送信終了時にク
ロック発生停止信号回路を通してメモリからクロック発
生の停止信号を、クロック回路へ入力するように構成し
たので、制御回路の制御によらずに簡単な回路でクロッ
ク発生を停止できるものが得られる効果がある。
ロック発生停止信号回路を通してメモリからクロック発
生の停止信号を、クロック回路へ入力するように構成し
たので、制御回路の制御によらずに簡単な回路でクロッ
ク発生を停止できるものが得られる効果がある。
【図１】この発明の一実施例によるレーダトランスポン
ダを示すブロック図である。
ダを示すブロック図である。
【図２】この発明におけるＶＣＯの時間、電圧、周波数
に関する信号特性図である。
に関する信号特性図である。
【図３】この発明におけるＶＣＯの実際の時間、電圧、
周波数に関する信号特性図である。
周波数に関する信号特性図である。
【図４】この発明の他の実施例によるレーダトランスポ
ンダを示すブロック図である。
ンダを示すブロック図である。
【図５】この発明のさらに他の実施例によるレーダトラ
ンスポンダを示すブロック図である。
ンスポンダを示すブロック図である。
【図６】この発明の別の実施例によるレーダトランスポ
ンダを示すブロック図である。
ンダを示すブロック図である。
【図７】この発明の一実施例によるレーダトランスポン
ダの回路各部の信号タイミングを示すタイムチャートで
ある。
ダの回路各部の信号タイミングを示すタイムチャートで
ある。
【図８】従来のレーダトランスポンダを示すブロック図
である。
である。
【図９】図８におけるＶＣＯの時間、電圧、周波数に関
する信号特性図である。
する信号特性図である。
１ 受信機 ２ 制御回路 ３ クロック回路 ４ ＲＯＭ（メモリ） ６ ＶＣＯ（電圧制御発振器） ９ スイッチ回路 １０ 制御信号回路 １１ クロック発生停止信号回路
Claims (4)
- 【請求項１】 レーダからの信号を受信する受信機と、
該受信機による信号の受信時に送信動作を始める制御回
路と、該制御回路が出力するトリガーによりクロックを
発生するクロック回路と、該クロック回路からのクロッ
クに同期して、電圧制御発振器の時間−周波数特性の直
線性を確保するために、該電圧制御発振器の電圧−周波
数特性を補正する時間−電圧特性データを出力するメモ
リとを備えたレーダトランスポンダ。 - 【請求項２】 レーダからの信号を受信する受信機と、
該受信機による信号の受信時に送信動作を始める制御回
路と、該制御回路が出力するトリガーによりクロックを
発生するクロック回路と、該クロック回路からのクロッ
クに同期して、電圧制御発振器の時間−周波数特性の直
線性を確保するために、該電圧制御発振器の電圧−周波
数特性を補正する時間−電圧特性データを出力するメモ
リと、該メモリが出力する制御信号を受けて、周波数を
掃引した電波を送信する間のみ電源電圧を上記電圧制御
発振器へ加えるように動作するスイッチ回路とを備えた
レーダトランスポンダ。 - 【請求項３】 レーダからの信号を受信する受信機と、
該受信機による信号の受信時に送信動作を始める制御回
路と、該制御回路が出力するトリガーによりクロックを
発生するクロック回路と、該クロック回路からのクロッ
クに同期して、電圧制御発振器の時間−周波数特性の直
線性を確保するために、該電圧制御発振器の電圧−周波
数特性を補正する時間−電圧特性データを出力するメモ
リと、送信を行っている間および送信終了後の所定時
間、上記受信機をディスエーブルとする制御信号を、上
記メモリから上記受信機に供給する制御信号回路とを備
えたレーダトランスポンダ。 - 【請求項４】 レーダからの信号を受信する受信機と、
該受信機による信号の受信時に送信動作を始める制御回
路と、該制御回路が出力するトリガーによりクロックを
発生するクロック回路と、該クロック回路からのクロッ
クに同期して、電圧制御発振器の時間−周波数特性の直
線性を確保するために、該電圧制御発振器の電圧−周波
数特性を補正する時間−電圧特性データを出力するメモ
リと、上記メモリからのクロック発生の停止信号を、送
信終了時に上記クロック回路へ加えるクロック発生停止
信号回路とを備えたレーダトランスポンダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4208562A JP2851483B2 (ja) | 1992-07-14 | 1992-07-14 | レーダトランスポンダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4208562A JP2851483B2 (ja) | 1992-07-14 | 1992-07-14 | レーダトランスポンダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0634756A true JPH0634756A (ja) | 1994-02-10 |
| JP2851483B2 JP2851483B2 (ja) | 1999-01-27 |
Family
ID=16558243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4208562A Expired - Fee Related JP2851483B2 (ja) | 1992-07-14 | 1992-07-14 | レーダトランスポンダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2851483B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5632817A (en) * | 1994-09-06 | 1997-05-27 | Ransburg Industrial Finishing K.K. | Dual components mixing system for coating |
| KR100707295B1 (ko) * | 2006-05-12 | 2007-04-17 | 권정오 | 스프레이건을 장착한 페인트 도포장치 |
| JP2012112861A (ja) * | 2010-11-26 | 2012-06-14 | Fujitsu Ltd | Ｆｍ−ｃｗレーダ装置、ペアリング方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155908A (en) * | 1976-06-21 | 1977-12-24 | Toshiba Corp | Buoy |
| JPS6396582A (ja) * | 1986-10-14 | 1988-04-27 | Mitsubishi Electric Corp | マイクロ波レベル計 |
| JPH01237482A (ja) * | 1988-03-18 | 1989-09-21 | Mitsubishi Electric Corp | 捜索・救助用レーダ・トランスポンダ装置 |
| JPH0293886A (ja) * | 1988-09-30 | 1990-04-04 | Sony Corp | 情報カード |
-
1992
- 1992-07-14 JP JP4208562A patent/JP2851483B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155908A (en) * | 1976-06-21 | 1977-12-24 | Toshiba Corp | Buoy |
| JPS6396582A (ja) * | 1986-10-14 | 1988-04-27 | Mitsubishi Electric Corp | マイクロ波レベル計 |
| JPH01237482A (ja) * | 1988-03-18 | 1989-09-21 | Mitsubishi Electric Corp | 捜索・救助用レーダ・トランスポンダ装置 |
| JPH0293886A (ja) * | 1988-09-30 | 1990-04-04 | Sony Corp | 情報カード |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5632817A (en) * | 1994-09-06 | 1997-05-27 | Ransburg Industrial Finishing K.K. | Dual components mixing system for coating |
| KR100707295B1 (ko) * | 2006-05-12 | 2007-04-17 | 권정오 | 스프레이건을 장착한 페인트 도포장치 |
| JP2012112861A (ja) * | 2010-11-26 | 2012-06-14 | Fujitsu Ltd | Ｆｍ−ｃｗレーダ装置、ペアリング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2851483B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1350333B8 (en) | Local oscillator leakage control in direct conversion processes | |
| JPS60141027A (ja) | 周波数制御装置 | |
| JPH0634756A (ja) | レーダトランスポンダ | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| US7184458B2 (en) | Reduced subset scan and dual frequency wakeup for bluetooth inquiry operation | |
| JPH06174826A (ja) | レーダ受信機の自動利得制御回路 | |
| JPH05191375A (ja) | スペクトラム拡散方式受信装置 | |
| JP3019321B2 (ja) | 電力線搬送制御システム | |
| EP1233583B1 (en) | Method and arrangement for providing a response to an inquiry in a wireless Bluetooth system | |
| JPH10174429A (ja) | スイッチング電源装置及びレーザ電源装置 | |
| JPH06132837A (ja) | 信号受信処理装置 | |
| TW347613B (en) | Pulsed signal generator | |
| JPH01122368A (ja) | スイッチングトランジスタ駆動回路 | |
| KR950003224Y1 (ko) | 동기전압 발생회로 | |
| KR0174908B1 (ko) | 모드 전환시 모니터 동작 제어장치 및 제어방법 | |
| JP2542929Y2 (ja) | Ｐｗｍ／ｐａｍ同期制御回路 | |
| JP2001130102A (ja) | プリンタ | |
| JPH10333626A (ja) | 電源変調回路 | |
| JPH11355198A (ja) | 無線通信装置 | |
| JP2750580B2 (ja) | データ受信機の局部発振方式 | |
| JPH0365898A (ja) | ワイヤレスモニタ装置 | |
| US4766483A (en) | Automatic color tuning system with variable gain APC circuit | |
| JPH01103169A (ja) | Ｐｗｍインバータ装置の制御回路 | |
| JPS5852740Y2 (ja) | 増幅器の制御装置 | |
| JPH01171123U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |