JPH0634485B2 - ジッタキャンセラ− - Google Patents
ジッタキャンセラ−Info
- Publication number
- JPH0634485B2 JPH0634485B2 JP59029735A JP2973584A JPH0634485B2 JP H0634485 B2 JPH0634485 B2 JP H0634485B2 JP 59029735 A JP59029735 A JP 59029735A JP 2973584 A JP2973584 A JP 2973584A JP H0634485 B2 JPH0634485 B2 JP H0634485B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- jitter
- output
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電話回線等のアナログ回線を用いてデータを伝
送するデータ伝送システムに関わり、特にその受信部に
おけるキャリア位相制御系に関する。
送するデータ伝送システムに関わり、特にその受信部に
おけるキャリア位相制御系に関する。
（従来技術とその問題点） 一般に、データ伝送システムにおいては回線により振幅
歪み，遅延歪み，キャリア周波数オフセット，キャリア
位相ジッタ等の種々の信号劣化を受ける。このうち、振
幅歪み，遅延歪みについては殆ど時不変であるか、また
は、時変であったとしても緩慢な変化しかしないため、
いわゆる自動等化器によってこれらの歪を補償すること
ができる。これに対し、キャリア周波数オフセット，キ
ャリア位相ジッタは、時変の歪をもたらし、これを吸収
するため、従来は、位相同期ループ等のフィードバック
制御系が用いられていた。特に、キャリア位相ジッタは
アナログ伝送リンク内の搬送波供給装置等で発生し商用
電源の交流サイクル50Hz又は60Hz付近の周期成分を有す
る。従って、例えばデータ伝送システムのクロック速度
に対応するいわゆるボーレートが2400Hz程度であると、
60Hzのジッタを吸収するには、位相同期ループの等価的
なクオリティファクタを４０以下とする必要があり、位
相同期ループのガウス雑音抑圧能力を劣化させることに
なる。通常は、こうした位相同期ループのループ帯域を
ジッタ抑圧能力とガウス雑音抑圧能力とのトレードオフ
を図るべく調整している。換言すれば、キャリア位相ジ
ッタ抑圧能力を付与するために、位相同期ループの雑音
抑圧能力を犠牲にしている。
歪み，遅延歪み，キャリア周波数オフセット，キャリア
位相ジッタ等の種々の信号劣化を受ける。このうち、振
幅歪み，遅延歪みについては殆ど時不変であるか、また
は、時変であったとしても緩慢な変化しかしないため、
いわゆる自動等化器によってこれらの歪を補償すること
ができる。これに対し、キャリア周波数オフセット，キ
ャリア位相ジッタは、時変の歪をもたらし、これを吸収
するため、従来は、位相同期ループ等のフィードバック
制御系が用いられていた。特に、キャリア位相ジッタは
アナログ伝送リンク内の搬送波供給装置等で発生し商用
電源の交流サイクル50Hz又は60Hz付近の周期成分を有す
る。従って、例えばデータ伝送システムのクロック速度
に対応するいわゆるボーレートが2400Hz程度であると、
60Hzのジッタを吸収するには、位相同期ループの等価的
なクオリティファクタを４０以下とする必要があり、位
相同期ループのガウス雑音抑圧能力を劣化させることに
なる。通常は、こうした位相同期ループのループ帯域を
ジッタ抑圧能力とガウス雑音抑圧能力とのトレードオフ
を図るべく調整している。換言すれば、キャリア位相ジ
ッタ抑圧能力を付与するために、位相同期ループの雑音
抑圧能力を犠牲にしている。
（発明の目的） 本発明は、従来の位相同期ループにおける雑音抑圧能力
を犠牲にするとなく、ジッタ抑圧能力の高いジッタキャ
ンセラを提供することを目的とする。
を犠牲にするとなく、ジッタ抑圧能力の高いジッタキャ
ンセラを提供することを目的とする。
（発明の構成） 本発明によれば、データ伝送システムの受信部において
位相同期ループによる位相制御を受けた受信信号に対し
適用されるジッタキャンセラーであって、複素ベースバ
ンド信号に応答して瞬時位相信号を出力する瞬時位相検
出手段と、前記瞬時位相検出手段からの瞬時位相信号を
順次蓄積するＮ段のレジスタと、位相補正差信号と前記
レジスタの出力信号に応答し前記レジスタの各段出力に
対して各々予測係数を掛け合わせた後これらを全て加算
して位相予測値を生成する予測器と、前記位相予測値に
応じて前記複素ベースバンド信号の位相ずれを補正する
位相回転器と、前記位相回転器の出力に応答して識別誤
差信号を発生しかつ前記位相補正誤差信号を発生する誤
差検出手段とを含み、前記識別誤差信号の電力を小なら
しめるべく前記予測係数を逐次修正することを特徴とす
るジッタキャンセラーが得られる。
位相同期ループによる位相制御を受けた受信信号に対し
適用されるジッタキャンセラーであって、複素ベースバ
ンド信号に応答して瞬時位相信号を出力する瞬時位相検
出手段と、前記瞬時位相検出手段からの瞬時位相信号を
順次蓄積するＮ段のレジスタと、位相補正差信号と前記
レジスタの出力信号に応答し前記レジスタの各段出力に
対して各々予測係数を掛け合わせた後これらを全て加算
して位相予測値を生成する予測器と、前記位相予測値に
応じて前記複素ベースバンド信号の位相ずれを補正する
位相回転器と、前記位相回転器の出力に応答して識別誤
差信号を発生しかつ前記位相補正誤差信号を発生する誤
差検出手段とを含み、前記識別誤差信号の電力を小なら
しめるべく前記予測係数を逐次修正することを特徴とす
るジッタキャンセラーが得られる。
（発明の原理） すでに述べた通り、従来の位相同期ループにおいては、
雑音抑圧能力を犠牲にすることによりキャリア位相ジッ
タ抑圧能力が付与されていた。
雑音抑圧能力を犠牲にすることによりキャリア位相ジッ
タ抑圧能力が付与されていた。
しかしながら、信号劣化の要因となるキャリア位相ジッ
タが前記のように強い周期性を有することを考えると、
この周期性ジッタを何らかの方法で予測することが可能
であり、この予測結果を用いてジッタを除去することが
できれば、前記位相同期ループのループ帯域をジッタ周
波数とは独立に充分狭くしてガウス雑音を抑圧すること
ができるはずである。
タが前記のように強い周期性を有することを考えると、
この周期性ジッタを何らかの方法で予測することが可能
であり、この予測結果を用いてジッタを除去することが
できれば、前記位相同期ループのループ帯域をジッタ周
波数とは独立に充分狭くしてガウス雑音を抑圧すること
ができるはずである。
本発明は、上記の考え方に立脚してジッタ抑圧能力の高
いジッタキャンセラーを提供するものであり、以下に示
す原理に基づいている。
いジッタキャンセラーを提供するものであり、以下に示
す原理に基づいている。
いま、対象とするデータ伝送システムの受信部の信号処
理がTs秒周期のサンプル値系にて実行されるものとし、
第ｍ時刻での瞬時位相の観測値をymとする。ymは、真の
位相xmと、観測系にて混入する雑音分nmとの和として表
わされる。
理がTs秒周期のサンプル値系にて実行されるものとし、
第ｍ時刻での瞬時位相の観測値をymとする。ymは、真の
位相xmと、観測系にて混入する雑音分nmとの和として表
わされる。
ym＝xm＋nm 観測系列｛ym｝を線形に加重加算して得られる推定位相
を とすれば、 で表わされる。但し、a0,a1，…，aN-1は予測係数であ
り、Ｎは予測次数であって、後述するようにＮを大きく
すればするほど推定位相の予測精度が高くなる。また、
サフィックスｋとｍの差は、位相観測時点と推定位相の
正しさを検証する時点との時間差を反映している。
を とすれば、 で表わされる。但し、a0,a1，…，aN-1は予測係数であ
り、Ｎは予測次数であって、後述するようにＮを大きく
すればするほど推定位相の予測精度が高くなる。また、
サフィックスｋとｍの差は、位相観測時点と推定位相の
正しさを検証する時点との時間差を反映している。
さて、上記の予測係数a0,a1，…，aN-1は、なるべく正
しい推定位相が得られるよう調整されねばならないが、
そのためには上記推定位相 の正しさを何らかの形で検証しなければならない。ここ
で、真の位相xkが既知であれば推定誤差の２乗即ち の平均値を最小とすべく予測係数a0,a1，…，aN-1を定
めればよい。しかしながら、真の位相xkが既知であるな
らば元々xkの推定をする必要もないわけであり、通常は
xkは未知量である。従って上記の を予測係数を定めるための評価関数とすることは不可能
である。ところが幸いなことに、推定位相 による位相補正を行なった後のデータ識別誤差Zkはほぼ 但しＣは定数であり、αkはxk， と無相関な雑音、と表わされることが示され、この時Zk
の２乗平均値Ｊは、 となる。但しＡはαkのパワーである。従って、識別誤
差の２乗平均値を最小にすべく予測係数a0,a1，…，a
N-1を定めれば、その結果得られる予測係数は の平均値を最小にするものとなる。
しい推定位相が得られるよう調整されねばならないが、
そのためには上記推定位相 の正しさを何らかの形で検証しなければならない。ここ
で、真の位相xkが既知であれば推定誤差の２乗即ち の平均値を最小とすべく予測係数a0,a1，…，aN-1を定
めればよい。しかしながら、真の位相xkが既知であるな
らば元々xkの推定をする必要もないわけであり、通常は
xkは未知量である。従って上記の を予測係数を定めるための評価関数とすることは不可能
である。ところが幸いなことに、推定位相 による位相補正を行なった後のデータ識別誤差Zkはほぼ 但しＣは定数であり、αkはxk， と無相関な雑音、と表わされることが示され、この時Zk
の２乗平均値Ｊは、 となる。但しＡはαkのパワーである。従って、識別誤
差の２乗平均値を最小にすべく予測係数a0,a1，…，a
N-1を定めれば、その結果得られる予測係数は の平均値を最小にするものとなる。
従って第ｋ時刻の予測係数a0(k),a1(k)，…，aN-1(k)に
対して第(k+1)時刻の予測係数a0(k+1),a1(k+1)，…，a
N-1(k+1)を次式により逐次修正すれば を最小とする予測係数が得られることになる。即ち、 ここで、εは修正係数であって、１／εがZ2 kを平均化
する時間に対応している。上式は更に、 と書ける。この修正アルゴリズムは最急降下法として一
般に知られるアルゴリズムであって、次式で定義される
相関行列Φが正定値である限り収束性が保証されてい
る。
対して第(k+1)時刻の予測係数a0(k+1),a1(k+1)，…，a
N-1(k+1)を次式により逐次修正すれば を最小とする予測係数が得られることになる。即ち、 ここで、εは修正係数であって、１／εがZ2 kを平均化
する時間に対応している。上式は更に、 と書ける。この修正アルゴリズムは最急降下法として一
般に知られるアルゴリズムであって、次式で定義される
相関行列Φが正定値である限り収束性が保証されてい
る。
但し 本発明は基本的には上記の原理に基くものであって、予
測された瞬時位相分だけ受信複素ベースバンド信号の位
相を回転させることにより瞬時位相の除去を図らんとす
るものである。
測された瞬時位相分だけ受信複素ベースバンド信号の位
相を回転させることにより瞬時位相の除去を図らんとす
るものである。
いま、複素ベースバンド信号の第ｋ番目サンプル値をγ
kとし、これに対して だけの位相回転を与えて得られる複素信号をηkとすれ
ば、 なる関係が成立する。ここで、ηkが例えばVSB（残留側
帯波変調）信号の復調結果として得られる複素信号であ
れば、その実数部が所望のデータを担っているので、識
別誤差Zkは、 Zk＝Re｛ηk｝−dk と表わされる。但し、Re｛・｝は実数部のみを取出す操
作を表わし、dkは識別データを表わす。従って、 但しIm｛ηk｝はηkの虚数部信号を表わす、となるか
ら、予測係数の修正アルゴリズムは、 ai(k+1)＝ai(k)-2ε・Zk・Im｛ηk｝・ym-i (1) と書ける。上式の意味するところは次の通りである。即
ち、第１(k+1)時刻における第ｉ番目の予測係数は、第
ｋ時刻における第ｉ番目の予測係数から以下に示す修正
量に適当な修正係数を掛け合わせた量を減算することに
より実行される。第ｋ時刻，第ｉ番目の修正量は、第ｋ
時刻での識別誤差Zkと第ｋ時刻での虚数部信号との積と
して得られる共通量に第ｋ時刻，第ｉ段目のレジスタ出
力として得られるym-iを掛け合わせることによって得ら
れる。
kとし、これに対して だけの位相回転を与えて得られる複素信号をηkとすれ
ば、 なる関係が成立する。ここで、ηkが例えばVSB（残留側
帯波変調）信号の復調結果として得られる複素信号であ
れば、その実数部が所望のデータを担っているので、識
別誤差Zkは、 Zk＝Re｛ηk｝−dk と表わされる。但し、Re｛・｝は実数部のみを取出す操
作を表わし、dkは識別データを表わす。従って、 但しIm｛ηk｝はηkの虚数部信号を表わす、となるか
ら、予測係数の修正アルゴリズムは、 ai(k+1)＝ai(k)-2ε・Zk・Im｛ηk｝・ym-i (1) と書ける。上式の意味するところは次の通りである。即
ち、第１(k+1)時刻における第ｉ番目の予測係数は、第
ｋ時刻における第ｉ番目の予測係数から以下に示す修正
量に適当な修正係数を掛け合わせた量を減算することに
より実行される。第ｋ時刻，第ｉ番目の修正量は、第ｋ
時刻での識別誤差Zkと第ｋ時刻での虚数部信号との積と
して得られる共通量に第ｋ時刻，第ｉ段目のレジスタ出
力として得られるym-iを掛け合わせることによって得ら
れる。
次にηkが通常のＱＡＭ（直交振幅変調）信号の復調結
果として得られる複素信号であれば、(1)式に対応する
予測係数修正アルゴリズムは次のように書ける。
果として得られる複素信号であれば、(1)式に対応する
予測係数修正アルゴリズムは次のように書ける。
ai(k+1)＝ai(k)-2ε・〔ZR,k・Im｛ηk｝＋ZI,k・R
e｛ηk｝〕・ym-i (2) 但し、ZR,k,ZI,kは各々第ｋ時刻における実部識別誤
差，虚部識別誤差を表わす。(1),(2)式を一般化する
と、 ai(k+1)＝ai(k)-ε・ξk・ym-i なる修正アルゴリズムの形にまとめられ、ξkは第ｋ時
刻での位相補正誤差に対応した信号とみなされる。
e｛ηk｝〕・ym-i (2) 但し、ZR,k,ZI,kは各々第ｋ時刻における実部識別誤
差，虚部識別誤差を表わす。(1),(2)式を一般化する
と、 ai(k+1)＝ai(k)-ε・ξk・ym-i なる修正アルゴリズムの形にまとめられ、ξkは第ｋ時
刻での位相補正誤差に対応した信号とみなされる。
（実施例） 第１図は本発明になるジッタキャンセラーの一般的な実
施例を示すブロック図である。まず、第８図の波形図と
併せて、本ジッタキャンセラーの動作原理の概略を説明
する。第８図にて801,802，…，809に示すサンプル値系
列は、902で示す瞬時位相誤差信号がTs秒毎に標本化さ
れた系列であって、第１図の入力端102に入力される。
この瞬時位相誤差信号は、前述したように、復調のため
の位相同期ループにて制御の帯域外として除去された位
相誤差信号である。従って、今、抽出の対象としている
周期性キャリアジッタもこの位相誤差信号の中に埋もれ
ており、これを高い信号対雑音比にて取り出すのが、荷
重部111,112，…，113およびアキミュレータ108などの
役割である。入力端101に入力される主信号は、第８図
の902にて示される位相誤差信号のうち、901の破線で示
されるキャリアジッタを主として被っているため、アキ
ミュレータ108の出力にて精度の高いキャリアジッタ予
測値が位相回転器104に供給されれば、キャリアジッタ
の抑圧が可能となるわけである。
施例を示すブロック図である。まず、第８図の波形図と
併せて、本ジッタキャンセラーの動作原理の概略を説明
する。第８図にて801,802，…，809に示すサンプル値系
列は、902で示す瞬時位相誤差信号がTs秒毎に標本化さ
れた系列であって、第１図の入力端102に入力される。
この瞬時位相誤差信号は、前述したように、復調のため
の位相同期ループにて制御の帯域外として除去された位
相誤差信号である。従って、今、抽出の対象としている
周期性キャリアジッタもこの位相誤差信号の中に埋もれ
ており、これを高い信号対雑音比にて取り出すのが、荷
重部111,112，…，113およびアキミュレータ108などの
役割である。入力端101に入力される主信号は、第８図
の902にて示される位相誤差信号のうち、901の破線で示
されるキャリアジッタを主として被っているため、アキ
ミュレータ108の出力にて精度の高いキャリアジッタ予
測値が位相回転器104に供給されれば、キャリアジッタ
の抑圧が可能となるわけである。
いま、レジスタ103の段数を８として、第８図801〜808
のサンプル値をsin２π(n+m)/8に雑音Xn+mが加わったも
のとする。但し、ｎはサンプル番号、ｍはレジスタ103
内でのサンプル順序とする。これらのサンプル値に荷重
係数a0,a1,a2，…，a7が掛け合わされて全てが加算され
たものをYnとすると、このYnがキャリアジッタの予測値
となる。即ち、 このYnが最も高精度に前記のキャリアジッタを予測する
のは、係数a0,a1,…a7がこのキャリアジッタと同一の周
期構造を有する時であることが証明できる。実際、 am＝cos2πm/8 として上式に代入すると、（以下においてＮ＝８であ
る） となり、第１項として与えられる周期性キャリアジッタ
成分はＮ倍に増やされている。その一方で、このキャリ
アジッタに対する雑音分（第２項）はその平均電力をＺ
とすると、第２項の２乗平均をとって、 となる。従って、キャリアジッタ成分と雑音分との比率
（これを便宜上、ジッタSN比と呼ぶことにする）ｐは、 となり、元々、ジッタの予測をしなかった時の比率ｐ′ に比し、10log(N/2)デシベル改善されることになる。Ｎ
＝８とすると、６デシベルという大きな改善が得られ
る。なお、荷重係数はデータの誤差が最小となるよう
に、適応的に制御されるため、上記の原理は、いかなる
周期のキャリアジッタに対しても有効である。
のサンプル値をsin２π(n+m)/8に雑音Xn+mが加わったも
のとする。但し、ｎはサンプル番号、ｍはレジスタ103
内でのサンプル順序とする。これらのサンプル値に荷重
係数a0,a1,a2，…，a7が掛け合わされて全てが加算され
たものをYnとすると、このYnがキャリアジッタの予測値
となる。即ち、 このYnが最も高精度に前記のキャリアジッタを予測する
のは、係数a0,a1,…a7がこのキャリアジッタと同一の周
期構造を有する時であることが証明できる。実際、 am＝cos2πm/8 として上式に代入すると、（以下においてＮ＝８であ
る） となり、第１項として与えられる周期性キャリアジッタ
成分はＮ倍に増やされている。その一方で、このキャリ
アジッタに対する雑音分（第２項）はその平均電力をＺ
とすると、第２項の２乗平均をとって、 となる。従って、キャリアジッタ成分と雑音分との比率
（これを便宜上、ジッタSN比と呼ぶことにする）ｐは、 となり、元々、ジッタの予測をしなかった時の比率ｐ′ に比し、10log(N/2)デシベル改善されることになる。Ｎ
＝８とすると、６デシベルという大きな改善が得られ
る。なお、荷重係数はデータの誤差が最小となるよう
に、適応的に制御されるため、上記の原理は、いかなる
周期のキャリアジッタに対しても有効である。
以下、第１図の各部の動作を詳細に説明する。図におい
て、参照番号101は複素ベースバンド信号の入力される
第１の入力端であり、参照番号１０２は位相検出手段の
出力として得られる瞬時位相信号が入力される第２の入
力端であり、参照番号１０３は該瞬時位相信号が順次入
力されるレジスタである。レジスタ１０３の各段からは
各々の内容が出力され、例えば、第１段目出力は第１の
荷重部111にて、第２段目出力は第２の荷重部１１２に
て、最終段の出力は最終段の荷重部１１３にて各々予測
係数による重み付けがおこなわれ、各々の荷重結果はア
キュムレータ108にて積算される。アキュムレータ108の
出力は瞬時位相の予測値 を示しており、複素三角函数発生器１０９は該予測値 を受けて、 を実部とし、 を虚部とする複素信号 を出力する。参照番号104は位相回転器を表わし、第１
の入力端１０１より入力された複素信号に対し複素三角
函数発生器109の出力として得られる前記 を乗し、その結果を識別部106に供給する。識別部（た
とえばＡ／Ｄ変換器）106ではVSB,QAM等の変調方式に応
じた受信データの識別を行なうと共にその識別誤差信号
を位相補正誤差検出部107に受渡す。位相補正誤差検出
部107においては位相補正誤差信号ξkを検出し、この信
号は前記レジスタ103の各段出力との相関を計算すべく
直ちに相関検出器121,122,123へ帰還される。この帰還
を受けて、例えば相関検出器121ではレジスタ103の第１
段目出力と前記位相補正誤差信号との相関量を検出し、
この相関量を小ならしめる方向に第１の荷重部１１１の
予測係数を修正させる。かくして、識別部106に入力さ
れる複素信号には、定常状態では、殆ど位相雑音が含ま
れず、誤りの少ないデータ識別が安定して逐行される。
て、参照番号101は複素ベースバンド信号の入力される
第１の入力端であり、参照番号１０２は位相検出手段の
出力として得られる瞬時位相信号が入力される第２の入
力端であり、参照番号１０３は該瞬時位相信号が順次入
力されるレジスタである。レジスタ１０３の各段からは
各々の内容が出力され、例えば、第１段目出力は第１の
荷重部111にて、第２段目出力は第２の荷重部１１２に
て、最終段の出力は最終段の荷重部１１３にて各々予測
係数による重み付けがおこなわれ、各々の荷重結果はア
キュムレータ108にて積算される。アキュムレータ108の
出力は瞬時位相の予測値 を示しており、複素三角函数発生器１０９は該予測値 を受けて、 を実部とし、 を虚部とする複素信号 を出力する。参照番号104は位相回転器を表わし、第１
の入力端１０１より入力された複素信号に対し複素三角
函数発生器109の出力として得られる前記 を乗し、その結果を識別部106に供給する。識別部（た
とえばＡ／Ｄ変換器）106ではVSB,QAM等の変調方式に応
じた受信データの識別を行なうと共にその識別誤差信号
を位相補正誤差検出部107に受渡す。位相補正誤差検出
部107においては位相補正誤差信号ξkを検出し、この信
号は前記レジスタ103の各段出力との相関を計算すべく
直ちに相関検出器121,122,123へ帰還される。この帰還
を受けて、例えば相関検出器121ではレジスタ103の第１
段目出力と前記位相補正誤差信号との相関量を検出し、
この相関量を小ならしめる方向に第１の荷重部１１１の
予測係数を修正させる。かくして、識別部106に入力さ
れる複素信号には、定常状態では、殆ど位相雑音が含ま
れず、誤りの少ないデータ識別が安定して逐行される。
第１図にて示した相関器121,122,123の構成は種々考え
られるが、例えば第２図に示す第１の具体的構成例で
は、前記レジスタ出力および位相補正誤差信号が端子20
1,202を介して各々入力され乗算器203にてこれらの積が
とられる。この積信号は、加算器204，第１の荷重部２
０５，１サンプル遅延回路206とで成る積分器に入力さ
れ、あるサンプル期間について平均化される。ここで20
6で与えられる１サンプル遅延は前記Ts秒に等しい。こ
の時積分期間は、第１の荷重部２０５の荷重係数をβ
（但しβ＜１）とすれば、１／（１−β）サンプル期間
にて定まる。こうして積分された信号は第２の荷重部20
7にて適当な係数が掛けられ前記予測係数に対する修正
信号として出力端208に至る。
られるが、例えば第２図に示す第１の具体的構成例で
は、前記レジスタ出力および位相補正誤差信号が端子20
1,202を介して各々入力され乗算器203にてこれらの積が
とられる。この積信号は、加算器204，第１の荷重部２
０５，１サンプル遅延回路206とで成る積分器に入力さ
れ、あるサンプル期間について平均化される。ここで20
6で与えられる１サンプル遅延は前記Ts秒に等しい。こ
の時積分期間は、第１の荷重部２０５の荷重係数をβ
（但しβ＜１）とすれば、１／（１−β）サンプル期間
にて定まる。こうして積分された信号は第２の荷重部20
7にて適当な係数が掛けられ前記予測係数に対する修正
信号として出力端208に至る。
第３図は、第１図の相関器に一般に簡易型制御法として
知られている手法を適用した場合の第２の具体的構成例
を示す回路図であって、参照番号３０３，304は極性検
出器（たとえば零レベルコンパレータ）であり、参照番
号305は排他的論理和回路を、参照番号306はセレクタを
表わす。図において、端子301,302を介して入力された
前記レジスタ出力および位相誤差信号は各々その極性を
判定され、両者共に同極性であれば論理“１”信号が、
両者が互いに異極性ならば論理“０”信号がセレクタ30
6のコントロール端に入力される。セレクタ306において
は、前記で得られたコントロール信号の論理レベルに応
じて正レベル＋△または負レベル−△の選択を行ないそ
の出力を加算器307，荷重部308，１サンプル遅延回路30
9とで成る積分器に供給する。こうして積分器にて平滑
化された信号は前記予測係数に対する修正信号として端
子310より出力される。
知られている手法を適用した場合の第２の具体的構成例
を示す回路図であって、参照番号３０３，304は極性検
出器（たとえば零レベルコンパレータ）であり、参照番
号305は排他的論理和回路を、参照番号306はセレクタを
表わす。図において、端子301,302を介して入力された
前記レジスタ出力および位相誤差信号は各々その極性を
判定され、両者共に同極性であれば論理“１”信号が、
両者が互いに異極性ならば論理“０”信号がセレクタ30
6のコントロール端に入力される。セレクタ306において
は、前記で得られたコントロール信号の論理レベルに応
じて正レベル＋△または負レベル−△の選択を行ないそ
の出力を加算器307，荷重部308，１サンプル遅延回路30
9とで成る積分器に供給する。こうして積分器にて平滑
化された信号は前記予測係数に対する修正信号として端
子310より出力される。
第１図の識別部106および位相補正誤差検出部107とは、
用いられる変調形式に従ってその構成が異なる。第４図
は、変調形式としてＶＳＢが用いられた場合の識別部お
よび位相補正誤差検出部の具体的構成例を示した回路図
である。図において、端子401,402を介して複素ベース
バンド信号の実数部および虚数部が各々入力される。こ
のうち実数部信号に対してはこれに担われたデータが識
別器403にて識別され、識別誤差が減算器404にて検出さ
れる。こうして得られた識別誤差は乗算器405において
前記虚数部信号との間で乗算され出力端406に位相補正
誤差信号を出力する。
用いられる変調形式に従ってその構成が異なる。第４図
は、変調形式としてＶＳＢが用いられた場合の識別部お
よび位相補正誤差検出部の具体的構成例を示した回路図
である。図において、端子401,402を介して複素ベース
バンド信号の実数部および虚数部が各々入力される。こ
のうち実数部信号に対してはこれに担われたデータが識
別器403にて識別され、識別誤差が減算器404にて検出さ
れる。こうして得られた識別誤差は乗算器405において
前記虚数部信号との間で乗算され出力端406に位相補正
誤差信号を出力する。
第５図は変調形式としてＱＡＮが用いられた場合の識別
部および位相補正誤差検出部の具体的構成例を示した回
路図である。図において、端子501,502を介して複素ベ
ースバンド信号の実数部および虚数部が各々入力され、
識別部５０３および504にて各々の担うデータの識別が
行なわれる。減算器505および506は各々実数部識別誤
差，虚数部識別誤差を検出し、こうして検出された実数
部識別誤差，虚数部識別誤差は乗算器５０７および508
にて各々虚数信号および実数部信号との間で乗算され
る。こうして得られる２系統の乗算結果は加算器509に
て加算され出力端５１０に位相補正誤差信号を出力す
る。
部および位相補正誤差検出部の具体的構成例を示した回
路図である。図において、端子501,502を介して複素ベ
ースバンド信号の実数部および虚数部が各々入力され、
識別部５０３および504にて各々の担うデータの識別が
行なわれる。減算器505および506は各々実数部識別誤
差，虚数部識別誤差を検出し、こうして検出された実数
部識別誤差，虚数部識別誤差は乗算器５０７および508
にて各々虚数信号および実数部信号との間で乗算され
る。こうして得られる２系統の乗算結果は加算器509に
て加算され出力端５１０に位相補正誤差信号を出力す
る。
第６図は変調形式としていわゆるスタガＱＡＭが用いら
れた場合の識別部および位相補正誤差検出部の具体的構
成例を示した回路図である。ここでスタガQAMにおいて
は端子601および602より入力される複素ベースバンド信
号の実数部と虚数部とが１サンプルずつ交互にデータを
担っている。第１のセレクタ603はデータを担っている
方の信号を選択し、その被選択信号を識別器６０５に供
給する。一方、第２のセレクタ６０４はデータを担って
いない方の信号を選択し、その被選択信号を乗算器607
に供給する。減算器６０６は識別誤差を検出しその結果
を乗算器６０７に供給する。乗算器607はこうして入力
された２つの信号を掛け合わせることにより位相補正誤
差信号を生成し端子608に出力する。
れた場合の識別部および位相補正誤差検出部の具体的構
成例を示した回路図である。ここでスタガQAMにおいて
は端子601および602より入力される複素ベースバンド信
号の実数部と虚数部とが１サンプルずつ交互にデータを
担っている。第１のセレクタ603はデータを担っている
方の信号を選択し、その被選択信号を識別器６０５に供
給する。一方、第２のセレクタ６０４はデータを担って
いない方の信号を選択し、その被選択信号を乗算器607
に供給する。減算器６０６は識別誤差を検出しその結果
を乗算器６０７に供給する。乗算器607はこうして入力
された２つの信号を掛け合わせることにより位相補正誤
差信号を生成し端子608に出力する。
第７図は本発明によるジッタキャンセラーを適用したデ
ータ受信システムの基本的な構成を示すブロック図であ
って、端子701より入力された複素ベースバンド信号は
位相回転器７０２と瞬時位相検出器704と電圧制御発振
器７０３とのループ構成で成る位相制御ループに供給さ
れ、サンプル速度に比し充分緩慢な位相変動が吸収され
る。この位相制御ループの出力は通常の自動等化器705
に入力され伝送回線にて被った振幅歪，遅延歪が等化さ
れる。従って、自動等化器７０５の出力には時間的変化
の速い位相雑音，いわゆるジッタ、しか含まれていな
い。このジッタは本発明によるジッタキャンセラー706
にて吸収される。なお、自動等化器705のタップ係数修
正に必要なデータ識別誤差信号はジッタキャンセラー７
０６より供給される。従って、自動等化器７０５のタッ
プ係数にはジッタによるゆらぎが混入せず本来の等化能
力が発揮される。また、ジッタキャンセラ内のレジスタ
に蓄えるべき瞬時位相信号は瞬時位相検出器704より供
給される。この時、ジッタキャンセラーに入力される複
素ベースバンド信号と、これに含まれるジッタを予測す
るためのデータとなるべき瞬時位相信号との間には一定
の遅延量が含まれることになるが、ジッタは通常、殆ど
周期成分で支配されていることを考慮すると、こうした
遅延が存在してもジッタキャンセラーのジッタ除去特性
は殆ど劣化しない。
ータ受信システムの基本的な構成を示すブロック図であ
って、端子701より入力された複素ベースバンド信号は
位相回転器７０２と瞬時位相検出器704と電圧制御発振
器７０３とのループ構成で成る位相制御ループに供給さ
れ、サンプル速度に比し充分緩慢な位相変動が吸収され
る。この位相制御ループの出力は通常の自動等化器705
に入力され伝送回線にて被った振幅歪，遅延歪が等化さ
れる。従って、自動等化器７０５の出力には時間的変化
の速い位相雑音，いわゆるジッタ、しか含まれていな
い。このジッタは本発明によるジッタキャンセラー706
にて吸収される。なお、自動等化器705のタップ係数修
正に必要なデータ識別誤差信号はジッタキャンセラー７
０６より供給される。従って、自動等化器７０５のタッ
プ係数にはジッタによるゆらぎが混入せず本来の等化能
力が発揮される。また、ジッタキャンセラ内のレジスタ
に蓄えるべき瞬時位相信号は瞬時位相検出器704より供
給される。この時、ジッタキャンセラーに入力される複
素ベースバンド信号と、これに含まれるジッタを予測す
るためのデータとなるべき瞬時位相信号との間には一定
の遅延量が含まれることになるが、ジッタは通常、殆ど
周期成分で支配されていることを考慮すると、こうした
遅延が存在してもジッタキャンセラーのジッタ除去特性
は殆ど劣化しない。
本発明によるジッタキャンセラーを適用すると、充分緩
慢な位相変動のみを負帰還形位相制御ループにて抑圧
し、この位相制御ループの帯域に比し速い位相変動につ
いてはジッタキャンセラーにて抑圧するといった位相変
動抑圧機能の分担が達成される。また、本発明によるジ
ッタキャンセラーにおいては、もし瞬時位相に周期成分
が含まれない時は予測係数の値が殆ど零に保たれるた
め、余分な雑音増巾効果は生起しない。従って、識別部
に供給される複素ベースバンド信号に残存する位相雑音
は負帰還形位相制御ループの帯域内雑音のみとなるが、
この量は、本発明によるジッタキャンセラーを用いた分
だけ狭帯域化された位相制御ループの帯域に比例するた
め、従来のように位相制御ループのみでジッタを抑圧す
るシステムにおけるより著しく小となる。
慢な位相変動のみを負帰還形位相制御ループにて抑圧
し、この位相制御ループの帯域に比し速い位相変動につ
いてはジッタキャンセラーにて抑圧するといった位相変
動抑圧機能の分担が達成される。また、本発明によるジ
ッタキャンセラーにおいては、もし瞬時位相に周期成分
が含まれない時は予測係数の値が殆ど零に保たれるた
め、余分な雑音増巾効果は生起しない。従って、識別部
に供給される複素ベースバンド信号に残存する位相雑音
は負帰還形位相制御ループの帯域内雑音のみとなるが、
この量は、本発明によるジッタキャンセラーを用いた分
だけ狭帯域化された位相制御ループの帯域に比例するた
め、従来のように位相制御ループのみでジッタを抑圧す
るシステムにおけるより著しく小となる。
（発明の効果） 以上述べたように、本発明によれば精度の高いジッタ抑
圧能力を有するジッタキャンセラーが得られ、その実用
的価値は大である。
圧能力を有するジッタキャンセラーが得られ、その実用
的価値は大である。
第１図は本発明によるジッタキャンセラーの一般的な実
施例を示すブロック図であって、１０３はレジスタ，10
4は位相回転器，106は識別部，107は位相補正誤差検出
部，108はアキュムレータ，109は複素三角函数発生器，
111,112,113は荷重部，121,122,123は相関器を表わす。 第２図は第１図中の各相関器の第１の具体的構成例を示
すブロック図、第３図は第２の具体的構成例を示すブロ
ック図である。図において、203は乗算器，204,307は加
算器，205,207,308は荷重部，206,309は１サンプル遅延
回路，303,304は極性検出器，305は排他的論理和回路，
306はセレクターである。 第４図は、変調形式としてＶＳＢが用いられた場合の識
別部および位相補正誤差検出部の具体的構成例を示した
回路図であり、第５図は変調形式としてＱＡＭが、第６
図は変調形式としてスタガＱＡＭが各々用いられた時の
識別部および位相補正誤差検出部の具体的構成例を示し
た回路図である。図において、403,503,504,605は識別
器、404,505,506,606は減算器、405,507,508,607は乗算
器、603,604はセレクターを表わす。 第７図は本発明によるジッタキャンセラーを適用したデ
ータ受信システムの基本的構成を示すブロック図であっ
て、702は位相回転器、703は電圧制御発振器，704は瞬
時位相検出器，705は自動等化器，706はジッタキャンセ
ラーを表わす。 第８図は、第１図のジッタキャンセラーの動作原理の概
略を説明するためのキャリアジッタ及び瞬時位相誤差信
号の波形図例を示す。
施例を示すブロック図であって、１０３はレジスタ，10
4は位相回転器，106は識別部，107は位相補正誤差検出
部，108はアキュムレータ，109は複素三角函数発生器，
111,112,113は荷重部，121,122,123は相関器を表わす。 第２図は第１図中の各相関器の第１の具体的構成例を示
すブロック図、第３図は第２の具体的構成例を示すブロ
ック図である。図において、203は乗算器，204,307は加
算器，205,207,308は荷重部，206,309は１サンプル遅延
回路，303,304は極性検出器，305は排他的論理和回路，
306はセレクターである。 第４図は、変調形式としてＶＳＢが用いられた場合の識
別部および位相補正誤差検出部の具体的構成例を示した
回路図であり、第５図は変調形式としてＱＡＭが、第６
図は変調形式としてスタガＱＡＭが各々用いられた時の
識別部および位相補正誤差検出部の具体的構成例を示し
た回路図である。図において、403,503,504,605は識別
器、404,505,506,606は減算器、405,507,508,607は乗算
器、603,604はセレクターを表わす。 第７図は本発明によるジッタキャンセラーを適用したデ
ータ受信システムの基本的構成を示すブロック図であっ
て、702は位相回転器、703は電圧制御発振器，704は瞬
時位相検出器，705は自動等化器，706はジッタキャンセ
ラーを表わす。 第８図は、第１図のジッタキャンセラーの動作原理の概
略を説明するためのキャリアジッタ及び瞬時位相誤差信
号の波形図例を示す。
Claims (1)
- 【請求項１】データ伝送システムの受信部において位相
同期ループによる位相制御を受けた受信信号に対し適用
されるジッタキャンセラーであって、複素ベースバンド
信号に応答して瞬時位相信号を出力する瞬時位相検出手
段と、前記瞬時位相検出手段からの瞬時位相信号を順次
蓄積するＮ段のレジスタと、位相補正差信号と前記レジ
スタの出力信号に応答し前記レジスタの各段出力に対し
て各々予測係数を掛け合わせた後これらを全て加算して
位相予測値を生成する予測器と、前記位相予測値に応じ
て前記複素ベースバンド信号の位相ずれを補正する位相
回転器と、前記位相回転器の出力に応答して識別誤差信
号を発生しかつ前記位相補正誤差信号を発生する誤差検
出手段とを含み、前記識別誤差信号の電力を小ならしめ
るべく前記予測係数を逐次修正することを特徴とするジ
ッタキャンセラー。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029735A JPH0634485B2 (ja) | 1984-02-20 | 1984-02-20 | ジッタキャンセラ− |
| CA000474592A CA1246707A (en) | 1984-02-20 | 1985-02-19 | Apparatus for cancelling periodic carrier phase jitters |
| US06/702,656 US4639939A (en) | 1984-02-20 | 1985-02-19 | Apparatus for cancelling periodic carrier phase jitters |
| DE8585301133T DE3571539D1 (en) | 1984-02-20 | 1985-02-20 | Apparatus for cancelling periodic carrier phase jitters |
| AU38981/85A AU574624B2 (en) | 1984-02-20 | 1985-02-20 | Cancelling periodic phase jitters |
| EP85301133A EP0153194B1 (en) | 1984-02-20 | 1985-02-20 | Apparatus for cancelling periodic carrier phase jitters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029735A JPH0634485B2 (ja) | 1984-02-20 | 1984-02-20 | ジッタキャンセラ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60173948A JPS60173948A (ja) | 1985-09-07 |
| JPH0634485B2 true JPH0634485B2 (ja) | 1994-05-02 |
Family
ID=12284358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59029735A Expired - Lifetime JPH0634485B2 (ja) | 1984-02-20 | 1984-02-20 | ジッタキャンセラ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634485B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170653A (en) * | 1981-04-13 | 1982-10-20 | Nippon Telegr & Teleph Corp <Ntt> | Demodulating equipment |
-
1984
- 1984-02-20 JP JP59029735A patent/JPH0634485B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60173948A (ja) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683493B1 (en) | Timing reproducing device and demodulator | |
| US6788749B2 (en) | Erasure based instantaneous loop control in a data receiver | |
| US4674103A (en) | Method and arrangement for detecting the presence of a training signal in a modem receiver | |
| US7418061B2 (en) | Receiver having decisional feedback equalizer with remodulation and related methods | |
| US4091331A (en) | Arrangement for compensating carrier phase errors in a receiver for discrete data values | |
| EP0153194B1 (en) | Apparatus for cancelling periodic carrier phase jitters | |
| JP3169646B2 (ja) | 交差偏波干渉補償器 | |
| JPH08172464A (ja) | キャリア位相制御回路 | |
| US5062123A (en) | Kalman predictor for providing a relatively noise free indication of the phase of a carrier laden with noise | |
| JP2971028B2 (ja) | ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路 | |
| US6111921A (en) | Estimator of error rate | |
| US6175591B1 (en) | Radio receiving apparatus | |
| US5128968A (en) | Apparatus for cancelling carrier phase jitters | |
| US7280587B2 (en) | Spectrum spread reception apparatus | |
| US4792964A (en) | Adaptive jitter canceller having sinusoidal accentuator and jitter prediction filter | |
| EP1435687A1 (en) | Direct conversion receiver | |
| JP3101955B2 (ja) | ディジタル変調信号の復調装置 | |
| JPH0634485B2 (ja) | ジッタキャンセラ− | |
| EP0729251B1 (en) | Data reproducing unit with sampling | |
| JP3306736B2 (ja) | 周波数オフセット補償回路 | |
| JP2000049881A (ja) | 通信システム | |
| US6282246B1 (en) | Frequency modulation method and modem unit employing such method | |
| US6914945B2 (en) | Clock recovery circuit | |
| US7477874B2 (en) | Method and device for the rejection of self-adaptive interference | |
| JP3046768B2 (ja) | Ｄｌｌ回路 |