JPH06342795A - Flip chip mounting connection structure of ic - Google Patents
Flip chip mounting connection structure of icInfo
- Publication number
- JPH06342795A JPH06342795A JP5130794A JP13079493A JPH06342795A JP H06342795 A JPH06342795 A JP H06342795A JP 5130794 A JP5130794 A JP 5130794A JP 13079493 A JP13079493 A JP 13079493A JP H06342795 A JPH06342795 A JP H06342795A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- connection structure
- substrate
- chip
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はICのフリップチップ実
装の接続構造に関し、特に熱圧着のときにバンプに亀裂
が入っても電気的に基板のリード電極に接続状態になる
ICのフリップチップ実装の接続構造。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip-chip mounting connection structure of an IC, and more particularly to a flip-chip mounting structure of an IC which is electrically connected to a lead electrode of a substrate even if a bump is cracked during thermocompression bonding. Connection structure.
【0002】[0002]
【従来の技術】電子機器の高機能の要求に伴って、IC
の小形化が進められている。例えば、「エレクトロニク
ス実装技術(ELectro Paking Tech
nology)、1992.4(Vol8 No4)、
(株)情報調査会、貫井孝、P29〜P35」に示され
ているフリップ実装方式について説明する。図7は従来
のフリップチップ方式と他の実装方式の実装概念図であ
る。図において、(a)はIC素子の金属電極パッド
(以下電極という)と基板のリード電極とをワイヤボン
デングして接続したフラットパッケ−ジSMT実装であ
る。(b)はワイヤボンデングしないで、基板のリード
電極とIC素子の電極とを直接接続したモールドTCP
SMT実装であり、フラットパッケ−ジSMTより、
小形化されている。(c)はセラミック等のボンデング
を中止し、IC素子に直接ワイヤボンデングしたワイヤ
ボンデング方式COBであり、モールドTCP SMT
実装より、小形化されている。(d)はベアチップTA
B/OLB実装であり、ワイヤボンデング方式COB実
装より、小形化されている。(e)はフリップチップ方
式実装であり、バンプによって基板等に溶解接続できる
ようにしたもので、本図面では実装が最も小形化される
ものである。2. Description of the Related Art With the demand for high functionality of electronic equipment, IC
Is being miniaturized. For example, "Electronic Packaging Technology (EL Electro Packaging Technology)
Noology), 1992.4 (Vol8 No4),
Flip mounting method shown in “Information Research Committee, Takashi Nukii, P29 to P35” will be described. FIG. 7 is a mounting conceptual diagram of a conventional flip chip method and another mounting method. In the figure, (a) is a flat package SMT mounting in which a metal electrode pad (hereinafter referred to as an electrode) of an IC element and a lead electrode of a substrate are connected by wire bonding. (B) is a molded TCP in which the lead electrode of the substrate and the electrode of the IC element are directly connected without wire bonding.
It is SMT mounting, and from flat package SMT,
It is miniaturized. (C) is a wire bonding COB in which the bonding of ceramics or the like is stopped and the IC element is directly wire bonded.
It is more compact than the implementation. (D) Bare chip TA
B / OLB mounting, which is smaller than wire bonding type COB mounting. (E) is a flip-chip type mounting, which can be dissolved and connected to a substrate or the like by bumps, and the mounting is the smallest in this drawing.
【0003】このように、IC素子の実装は小形化する
傾向にあり、またそのバンプのピッチも微少化する傾向
にある。例えば上記文献の表1に示す3例について説明
する。As described above, the mounting of IC elements tends to be miniaturized, and the pitch of the bumps thereof tends to be miniaturized. For example, three examples shown in Table 1 of the above document will be described.
【0004】[0004]
【表1】 [Table 1]
【0005】例1では、表1に示すように、導電性ペー
スト接続方式を採用したもので、ICチップ側に銅バン
プをコア材料とし、その銅バンプ表面にAuを5μm程
度メッキした約30〜50μmの高さを有するバンプを
形成し、そのAu上の接合部(パッドともいう)に導電
性のPd−Ag系ペーストを塗布し、ガラス基板上のリ
ード電極と導電性のPd−Agペーストにより電気的に
接続させるようにしている。例2では、マイクロバンブ
接続方式を採用したもので、光硬化性樹脂を滴下した基
板に、バンプ付きICチップをアライメントし、加圧状
態で光照射することで、光硬性樹脂の硬化収縮によりバ
ンプと電極とを電気的に接続させるようにしている。In Example 1, as shown in Table 1, a conductive paste connection system was adopted. A copper bump was used as a core material on the IC chip side, and the surface of the copper bump was plated with Au to a thickness of about 5 μm. A bump having a height of 50 μm is formed, a conductive Pd-Ag paste is applied to the bonding portion (also referred to as a pad) on the Au, and the lead electrode on the glass substrate and the conductive Pd-Ag paste are used. I am trying to make an electrical connection. In Example 2, a microbump connection method is adopted, and an IC chip with bumps is aligned on a substrate onto which a photocurable resin has been dropped, and light is irradiated under pressure to cure and shrink the photocurable resin. The electrodes are electrically connected to each other.
【0006】例3では、導電性粒子介在圧接方式を採用
したもので、接続媒体となる導電性弾性粒子を接着剤に
混ぜて、パネル電極に配した後に、エポシキ系熱硬化型
接着剤を介して、AL電極のままのICチップをフェイ
スダウン状態で、加熱・加圧して、電極とバンプを電気
的に接続させるようにしている。In Example 3, the conductive particle intervening pressure welding method is adopted, in which conductive elastic particles serving as a connecting medium are mixed with an adhesive and placed on a panel electrode, and then an epoxy thermosetting adhesive is used. Then, the IC chip with the AL electrode as it is is faced down and heated and pressed to electrically connect the electrode and the bump.
【発明が解決しようとする課題】しかしながら上記のよ
うな微少バンプを用いているために、熱圧着にさいして
は、ICチップの電極と基板の電極(以下総称してマイ
クロ接合部という)にバンプを配して接続するため、環
境(周囲温度)がかわることでICチップの電極と基板
の電極との熱膨脹係数差によって、バンプにクラックが
発生し、電気的な接続が断たれてしまうという問題点が
あった。本発明は上記の問題点を解決するためになされ
たもので、熱圧着によってバンプ内にクラックが発生し
てもマイクロ接合部を電気的に接続状態とするICのフ
リップチップ実装の接続構造を得ることを目的とする。However, since the minute bumps as described above are used, bumps are applied to the electrodes of the IC chip and the electrodes of the substrate (hereinafter collectively referred to as micro-joint portions) during thermocompression bonding. As the environment is changed (ambient temperature), the bumps are cracked due to the difference in coefficient of thermal expansion between the electrodes of the IC chip and the electrodes of the substrate and the electrical connection is broken. There was a point. The present invention has been made to solve the above problems, and provides a flip-chip mounting connection structure of an IC that electrically connects micro-joints even if cracks occur in bumps due to thermocompression bonding. The purpose is to
【0007】[0007]
【課題を解決するための手段】本発明のICのフリップ
チップ実装の接続構造は、複数の金属電極パッドを有す
るIC素子に、導電性繊維が封入されたバンプが金属電
極パッドに熱圧着されたものである。また、導電性繊維
が封入されたバンプが複数の金属電極パッドに熱圧着さ
れたIC素子がバンプを挟んで、基板のリード電極に熱
圧着されたものである。さらに、導電性繊維は、少なく
とも屑状、網状又はコイル状若しくは束状である。According to the flip-chip mounting connection structure of an IC of the present invention, bumps in which conductive fibers are encapsulated are thermocompression bonded to an IC element having a plurality of metal electrode pads. It is a thing. In addition, an IC element in which a bump in which a conductive fiber is encapsulated is thermocompression bonded to a plurality of metal electrode pads is sandwiched between the bumps and thermocompression bonded to a lead electrode of the substrate. Further, the conductive fibers are at least scrap-like, net-like or coil-like or bundle-like.
【0008】[0008]
【作用】本発明においては、複数の金属電極パッドを有
するIC素子に、少なくとも屑状、網状又はコイル状若
しくは束状の導電性繊維を封入したバンプを、その金属
電極パッドに熱圧着したので、基板のリード電極に熱圧
着したとき、そのバンプにクラック(亀裂)が発生して
も、金属電極パッドとリード電極とが電気的に接続状態
に維持される。In the present invention, since bumps containing at least scrap-like, mesh-like, coil-like, or bundle-like conductive fibers encapsulated in an IC element having a plurality of metal electrode pads are thermocompression-bonded to the metal electrode pads, When thermocompression-bonded to the lead electrode of the substrate, even if a crack occurs in the bump, the metal electrode pad and the lead electrode are maintained in an electrically connected state.
【0009】[0009]
【実施例】図1は本発明の第1の実施例の概略構造図で
ある。図において、1はICチップ、2はIC電極、3
は基板、4は基板側のリード電極、5は第1の実施例の
バンプ、5aは第1の実施例の導電性繊維であり、屑状
にされたものである。この第1の実施例の導電性繊維5
aは例えばカーボン等が用いられている。そして、この
第1の実施例の導電性繊維5aは、バンプ5全体にいき
わたるようにされているものである。このような状態に
おいて、例えば図1に示すようにA−A断面で亀裂(ク
ラック)が発生した場合について以下に説明する。図2
は第1の実施例において、亀裂が発生した場合の説明図
である。図において、1〜5aについては上記図1と同
様なものである。同図に示すように、例えばA−A断面
で亀裂が発生した場合は、バンプ5内に第1の実施例の
導電性繊維5aが屑状に封入されていることになるた
め、A−A断面で亀裂が発生したとしても、ICチップ
の電極と基板のリード電極とは電気的に接続状態が確保
されている。1 is a schematic structural diagram of a first embodiment of the present invention. In the figure, 1 is an IC chip, 2 is an IC electrode, 3
Is a substrate, 4 is a lead electrode on the side of the substrate, 5 is a bump of the first embodiment, and 5a is a conductive fiber of the first embodiment, which is scraped. The conductive fiber 5 of this first embodiment
For example, carbon is used as a. The conductive fiber 5a according to the first embodiment is spread over the entire bump 5. A case where a crack occurs in the AA cross section as shown in FIG. 1 in such a state will be described below. Figure 2
[FIG. 6] is an explanatory diagram when a crack is generated in the first embodiment. In the figure, 1 to 5a are the same as those in FIG. As shown in the figure, for example, when a crack is generated in the AA cross section, the conductive fiber 5a of the first embodiment is enclosed in the bump 5 in a scrap-like shape, and therefore A-A Even if a crack is generated in the cross section, an electrically connected state is secured between the electrode of the IC chip and the lead electrode of the substrate.
【0010】この、バンプの作成工程は、例えば従来の
バンプを溶解し、その溶解したバンプに屑状にした導電
性繊維を入れてかきまぜて、スポイト等で吸い上げ、そ
のスポイト等から出してボール状のバンプを得る。そし
て、この導電性繊維が封入されているボール状のバンプ
をICチップの電極と基板のリード電極に配置してハン
ダ付けするものである。図3は第2の実施例の概略構造
図である。図において、1〜4は上記と同様なものであ
る。6は第2の実施例のバンプ、6aは第2の実施例の
導電性繊維であり、束状にされたものである。この第2
の実施例の導電性繊維6aは例えばカーボン等が用いら
れている。このような状態において、例えば図3に示す
ようにA−A断面で亀裂(クラック)が発生した場合
は、例えばA−A断面で亀裂(クラック)が発生した場
合について以下に説明する。In this bump forming process, for example, a conventional bump is melted, scraped conductive fibers are put into the melted bump, the mixture is stirred, sucked up with a dropper, etc., taken out from the dropper, and formed into a ball shape. Get the bump of. Then, the ball-shaped bumps containing the conductive fibers are arranged on the electrodes of the IC chip and the lead electrodes of the substrate and soldered. FIG. 3 is a schematic structural diagram of the second embodiment. In the figure, 1 to 4 are the same as above. 6 is the bump of the second embodiment, and 6a is the conductive fiber of the second embodiment, which is formed into a bundle. This second
For example, carbon or the like is used as the conductive fiber 6a in this embodiment. In such a state, a case where a crack (crack) occurs in the AA cross section as shown in FIG. 3, for example, a case where a crack (crack) occurs in the AA cross section will be described below.
【0011】図4は第2の実施例において、亀裂が発生
した場合の説明図である。図において、1〜6aについ
ては上記図3と同様なものである。同図に示すように、
例えばA−A断面で亀裂が発生した場合は、バンプ6内
に第2の実施例の導電性繊維6aが束状に封入されてい
ることになるため、A−A断面で亀裂が発生したとして
も、ICチップの電極と基板のリード電極とは電気的に
接続状態が確保されている。図4は第3の実施例の概略
構造図である。図において、1〜4は上記と同様なもの
である。7は第3の実施例のバンプ、7aは第3の実施
例の導電性繊維であり、コイル状にされたものである。
この第3の実施例の導電性繊維7aは例えばカーボン等
が用いられている。このような状態において、例えば図
4に示すようにA−A断面で亀裂(クラック)が発生し
た場合について以下に説明する。FIG. 4 is an explanatory view when a crack is generated in the second embodiment. In the figure, 1 to 6a are the same as those in FIG. As shown in the figure,
For example, when a crack is generated in the AA cross section, it means that the conductive fiber 6a of the second embodiment is encapsulated in a bundle in the bump 6, so that the crack is generated in the AA cross section. Also, the electrically connected state is secured between the electrodes of the IC chip and the lead electrodes of the substrate. FIG. 4 is a schematic structural diagram of the third embodiment. In the figure, 1 to 4 are the same as above. Reference numeral 7 is a bump of the third embodiment, and 7a is a conductive fiber of the third embodiment, which is coiled.
For example, carbon or the like is used for the conductive fiber 7a of the third embodiment. A case where a crack occurs in the AA cross section as shown in FIG. 4 in such a state will be described below.
【0012】図5は第3の実施例において、亀裂が発生
した場合の説明図である。図において、1〜7aについ
ては上記図3と同様なものである。同図に示すように、
例えばA−A断面で亀裂が発生した場合は、バンプ7内
に第3の実施例の導電性繊維7aが束状に封入されてい
ることになるため、A−A断面で亀裂が発生したとして
も、ICチップの電極と基板のリード電極とは電気的に
接続状態が確保されている。なお、導電性繊維はカーボ
ンファイバーにかぎらずに、他の金属繊維、金属コー
ト、導電性のガラス繊維、導電性高分子(構造自身で導
電性を有するもの、又は導電性充填材を混合させたも
の)等の材料を用いてもよい。さらに、導電性繊維は屑
状又は束状に限らずに、網状、鎖状態等にしてもよい。FIG. 5 is an explanatory view when a crack is generated in the third embodiment. In the figure, 1 to 7a are the same as those in FIG. As shown in the figure,
For example, when a crack is generated in the AA cross section, it means that the conductive fiber 7a of the third embodiment is enclosed in the bump 7 in a bundle shape, so that the crack is generated in the AA cross section. Also, the electrically connected state is secured between the electrodes of the IC chip and the lead electrodes of the substrate. The conductive fibers are not limited to carbon fibers, but other metal fibers, metal coats, conductive glass fibers, conductive polymers (those having conductivity in the structure itself, or conductive fillers were mixed). Materials) and the like may be used. Further, the conductive fibers are not limited to be in the form of scraps or bundles, but may be in the form of nets, chains or the like.
【0013】[0013]
【発明の効果】以上のように本発明によれば、複数の金
属電極パッドを有するIC素子に、少なくとも屑状、網
状又はコイル状若しくは束状の導電性繊維を封入したバ
ンプを、その金属電極パッドに熱圧着したことにより、
基板のリード電極に熱圧着したとき、そのバンプにクラ
ック(亀裂)が発生しても、金属電極パッドと基板のリ
ード電極とが電気的に接続状態に維持されるので、その
まま使用できるという効果が得られている。また、バン
プに金属性繊維が封入されているので、基板のリード電
極の熱膨脹係数がICの金属電極パッドと比較して離れ
ていても、電気的な接続は維持されていることになるか
ら使用可能であるという効果が得られている。As described above, according to the present invention, an IC element having a plurality of metal electrode pads is provided with bumps in which at least scrap-like, net-like, coil-like, or bundle-like conductive fibers are encapsulated, and the bumps are provided with the metal electrodes. By thermocompression bonding to the pad,
Even if a crack occurs in the bump when it is thermocompression-bonded to the lead electrode of the substrate, the metal electrode pad and the lead electrode of the substrate are maintained in an electrically connected state, so that it is possible to use it as it is. Has been obtained. In addition, since the bumps are filled with metallic fibers, the electrical connection is maintained even if the thermal expansion coefficient of the lead electrode of the substrate is far from that of the metal electrode pad of the IC. The effect that it is possible is obtained.
【図面の簡単な説明】[Brief description of drawings]
【図1】第1の実施例の概略構造図である。FIG. 1 is a schematic structural diagram of a first embodiment.
【図2】第1の実施例において、亀裂が発生した場合の
説明図である。FIG. 2 is an explanatory diagram when a crack occurs in the first embodiment.
【図3】第2の実施例の概略構造図である。FIG. 3 is a schematic structural diagram of a second embodiment.
【図4】第2の実施例において、亀裂が発生した場合の
説明図である。FIG. 4 is an explanatory diagram when a crack is generated in the second embodiment.
【図5】第3の実施例の概略構造図である。FIG. 5 is a schematic structural diagram of a third embodiment.
【図6】第3の実施例において、亀裂が発生した場合の
説明図である。FIG. 6 is an explanatory diagram when a crack is generated in the third embodiment.
【図7】従来のフリップチップ方式と他の実装方式の実
装概念図である。FIG. 7 is a mounting conceptual diagram of a conventional flip chip method and another mounting method.
1 ICチップ 2 IC電極 3 基板 4 基板側のリード電極 5 第1の実施例のバンプ 5a 第1の実施例の導電性繊維 6 第2の実施例のバンプ 6a 第2の実施例の導電性繊維 7 第3の実施例のバンプ 7a 第3の実施例の導電性繊維 DESCRIPTION OF SYMBOLS 1 IC chip 2 IC electrode 3 Substrate 4 Lead electrode on the substrate side 5 Bump 5a of the first embodiment 5a Conductive fiber of the first embodiment 6 Bump 6a of the second embodiment 6a Conductive fiber of the second embodiment 7 Bumps of the third embodiment 7a Conductive fibers of the third embodiment
Claims (3)
に、導電性繊維が封入されたバンプが前記金属電極パッ
ドに熱圧着されたことを特徴とするICのフリップチッ
プ実装の接続構造。1. A connection structure for flip-chip mounting of an IC, wherein bumps in which conductive fibers are encapsulated are thermocompression bonded to the metal electrode pads on an IC device having a plurality of metal electrode pads.
金属電極パッドに熱圧着されたIC素子が前記バンプを
挟んで、基板のリード電極に熱圧着されたことを特徴と
するICのフリップチップ実装の接続構造。2. A flip of an IC, wherein an IC element in which a bump in which a conductive fiber is encapsulated is thermocompression bonded to a plurality of metal electrode pads is thermocompression bonded to a lead electrode of a substrate with the bump interposed therebetween. Chip-mounted connection structure.
状又はコイル状若しくは束状であることを特徴とする請
求項1又は2記載のICのフリップチップ実装の接続構
造。3. The connection structure for flip-chip mounting of an IC according to claim 1, wherein the conductive fibers are at least scrap-like, net-like, coil-like, or bundle-like.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5130794A JPH06342795A (en) | 1993-06-01 | 1993-06-01 | Flip chip mounting connection structure of ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5130794A JPH06342795A (en) | 1993-06-01 | 1993-06-01 | Flip chip mounting connection structure of ic |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06342795A true JPH06342795A (en) | 1994-12-13 |
Family
ID=15042854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5130794A Pending JPH06342795A (en) | 1993-06-01 | 1993-06-01 | Flip chip mounting connection structure of ic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06342795A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203468A (en) * | 2004-01-14 | 2005-07-28 | Seiko Epson Corp | Electronic device and its manufacturing method |
JP2007531243A (en) * | 2003-07-07 | 2007-11-01 | ゲルコアー リミテッド ライアビリティ カンパニー | ELECTRONIC DEVICE USING NANOTUBE AREA AND SUPPORTING THERMAL HEAT SINK ACTION AND ITS MANUFACTURING METHOD |
JP2008036691A (en) * | 2006-08-09 | 2008-02-21 | Toyota Motor Corp | Lead-free solder material, its production method, joined structure and electronic component packaging structure |
-
1993
- 1993-06-01 JP JP5130794A patent/JPH06342795A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007531243A (en) * | 2003-07-07 | 2007-11-01 | ゲルコアー リミテッド ライアビリティ カンパニー | ELECTRONIC DEVICE USING NANOTUBE AREA AND SUPPORTING THERMAL HEAT SINK ACTION AND ITS MANUFACTURING METHOD |
JP4754483B2 (en) * | 2003-07-07 | 2011-08-24 | ルミネイション リミテッド ライアビリティ カンパニー | ELECTRONIC DEVICE USING NANOTUBE AREA AND SUPPORTING THERMAL HEAT SINK ACTION AND ITS MANUFACTURING METHOD |
JP2005203468A (en) * | 2004-01-14 | 2005-07-28 | Seiko Epson Corp | Electronic device and its manufacturing method |
US7342179B2 (en) | 2004-01-14 | 2008-03-11 | Seiko Epson Corporation | Electronic device and method for producing the same |
JP2008036691A (en) * | 2006-08-09 | 2008-02-21 | Toyota Motor Corp | Lead-free solder material, its production method, joined structure and electronic component packaging structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6646355B2 (en) | Structure comprising beam leads bonded with electrically conductive adhesive | |
EP0818812A1 (en) | Connection construction and method of manufacturing the same | |
DE102010000407B4 (en) | A semiconductor package comprising a metal layer tape and method of making such a semiconductor package | |
JP2007208082A (en) | Method of manufacturing semiconductor device | |
US6396155B1 (en) | Semiconductor device and method of producing the same | |
KR20030080032A (en) | Chip scale package with flip chip interconnect | |
US6670706B2 (en) | Semiconductor device including a semiconductor pellet having bump electrodes connected to pad electrodes of an interconnect board and method for manufacturing same | |
US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
JP3552422B2 (en) | Ball grid array semiconductor device and its mounting method | |
JP4191567B2 (en) | Connection structure using conductive adhesive and method for manufacturing the same | |
JPH06342795A (en) | Flip chip mounting connection structure of ic | |
JPH09162230A (en) | Electronic circuit device and its manufacturing method | |
JPS63122133A (en) | Electrically connecting method for semiconductor chip | |
JP2000022300A (en) | Wiring board and electronic unit | |
JP3501281B2 (en) | Semiconductor device | |
JP2002026071A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
JPH10313022A (en) | Semiconductor device | |
JP3596572B2 (en) | Board connection method | |
JPH09172021A (en) | Semiconductor device and manufacturing method and packaging method thereof | |
JP2000252320A (en) | Semiconductor device and manufacture thereof | |
JP3570271B2 (en) | Semiconductor sensor and manufacturing method thereof | |
JPH10112472A (en) | Semiconductor device and its manufacture | |
JPH06333983A (en) | Semiconductor device and its manufacture | |
JP2003031617A (en) | Mounting structure of semiconductor device and method of fabricating the same | |
JPH06203640A (en) | Anisotropic electric conductive bonding agent and electric conductive connection structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20120225 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |