JP3552422B2 - Ball grid array semiconductor device and its mounting method - Google Patents

Ball grid array semiconductor device and its mounting method Download PDF

Info

Publication number
JP3552422B2
JP3552422B2 JP26471596A JP26471596A JP3552422B2 JP 3552422 B2 JP3552422 B2 JP 3552422B2 JP 26471596 A JP26471596 A JP 26471596A JP 26471596 A JP26471596 A JP 26471596A JP 3552422 B2 JP3552422 B2 JP 3552422B2
Authority
JP
Japan
Prior art keywords
adhesive
grid array
ball grid
mounting
array package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26471596A
Other languages
Japanese (ja)
Other versions
JPH10112478A (en
Inventor
務 後藤
嘉治 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP26471596A priority Critical patent/JP3552422B2/en
Publication of JPH10112478A publication Critical patent/JPH10112478A/en
Application granted granted Critical
Publication of JP3552422B2 publication Critical patent/JP3552422B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、実装性に優れたボールグリッドアレイ（以下、ＢＧＡという）半導体装置及びその実装方法に関する。
【０００２】
【従来の技術】
従来、面付実装型のＢＧＡパッケージがある。このＢＧＡパッケージとは、回路配線を有する配線基板に半導体チップを搭載し、回路配線と半導体チップをＡｕワイヤー等で電気的に接続したのち、封止樹脂で半導体チップ及びＡｕワイヤーを封止したものを示し、また、配線基板の裏面には半導体チップと電気的に接続された複数の電極が設けられており、この電極上にはんだバンプを形成して外部電極としている。
【０００３】
そして、このＢＧＡパッケージを前記電極に対向する電極を有する実装基板上に位置決めして搭載し、ＢＧＡパッケージ及び実装基板を加熱することによりはんだバンプをリフローして配線基板裏面の電極と実装基板上の電極とを接続するという半導体装置の実装方法が知られている。
【０００４】
【発明が解決しようとする課題】
ところで、はんだバンプをリフローする際の加熱により配線基板や封止樹脂が熱膨張する。しかしながら、配線基板と封止樹脂の熱膨張率が異なるため、ＢＧＡパッケージに反りが発生してしまう。この反りのために、はんだバンプが実装基板の電極から離れて電気的接続不良が発生したり、又は、はんだバンプが押しつぶされ他のはんだバンプと接触してしまい、ショートするなどの不都合が発生するという問題がある。
【０００５】
本発明は上記問題に鑑みて、ＢＧＡパッケージに発生する反りを抑制し、電気的接続が良好なＢＧＡ半導体装置の実装方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、以下の技術的手段を採用する。請求項１乃至４に記載の発明においては、裏面にはんだバンプ（１０）を有するボールグリッドアレイパッケージ（１）を、実装基板（２）に実装するＢＧＡ半導体装置の実装方法であって、ＢＧＡパッケージ（１）と実装基板（２）とを接合する接着剤（１１）を形成して、この接着剤（１１）によりＢＧＡパッケージ（１）を固定して加熱処理を施し、はんだバンプ（１０）をリフローすることを特徴とする。具体的には、例えば、請求項３に示すように接着剤（１１）は、ＢＧＡパッケージ（１）の外周部と実装基板（２）とを接合するように形成したり、又は請求項４に示すようにＢＧＡパッケージ（１）の少なくとも４角と実装基板（２）とを接合するように形成したりできる。
【０００７】
ＢＧＡパッケージ（１）を実装基板（２）に実装するに際して、これらを加熱処理してはんだバンプ（１０）をリフローする。このときの加熱処理において、封止樹脂（７）及び配線基板（３）の熱膨張係数が相違するため、ＢＧＡパッケージ（１）に反りが発生しようとする。しかし、接合部材によりＢＧＡパッケージ（１）と実装基板（２）を固定しているため、ＢＧＡパッケージ（１）に反りが発生しようとすると、それを抑制して発生しないようにできる。従って、大きな反りの発生に伴って発生するショートや電気的接続不良を解消することができる。
【０００８】
なお、請求項１、２に記載の発明においては、接着剤（１１）の高さを管理するスペーサー（１３）を接着剤（１１）の中に混入していることを特徴とする。ＢＧＡパッケージ（１）を実装基板（２）に実装するに際して、例えばＢＧＡパッケージ（１）を上方から加圧し実装基板（２）との間隔を少なくするとき等においては接着剤（１１）の高さに変化を及ぼす場合がある。このように、接着剤（１１）にスペーサー（１３）を混入することにより接着剤（１１）の高さを容易に管理することができる。
【０００９】
さらに、請求項５に記載の発明においては、ＢＧＡパッケージ（１）を、実装基板（２）に実装するＢＧＡ半導体装置の実装方法であって、ＢＧＡパッケージ（１）を実装基板（２）上に位置決め配置したのち、ＢＧＡパッケージ（１）の上方から接着剤（１１）を塗布することを特徴とする。
【００１０】
請求項６に記載の発明においては、接着剤（１１）を硬化させる工程は、はんだバンプ（１０）をリフローする工程と同一工程にて行うことを特徴とする。このように、はんだバンプ（１０）をリフローする際の加熱処理と同一工程において接着剤（１１）を硬化させるため、工程数を少なくすることができる。

【００１１】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
（第１実施形態）
本発明の一実施形態におけるＢＧＡパッケージ１を実装基板２に搭載して、ＢＧＡ半導体装置を完成させたときの断面図を図１に示す。このＢＧＡパッケージ１は公知の方法により形成され、図１に示すように、ＢＧＡパッケージ１には複数の回路配線を有する配線基板３上に複数の電極を有する半導体チップ４が搭載されており、この半導体チップ４の電極と回路配線とがそれぞれＡｕワイヤー５及びワイヤーボンディングパッド６を介して電気的に接続されている。
【００１２】
そして、半導体チップ４、Ａｕワイヤー５及びワイヤーボンディングパッド６が封止樹脂７で封止されている。配線基板３のうち、半導体チップ４が搭載された面と反対の面には半導体チップ４と電気的に接続された複数の電極８が形成されている。
実装基板２には配線基板３に設けられた複数の電極８と対応するように配置された複数の電極９が設けられている。そして、これらの電極８、９を対向させた状態でＢＧＡパッケージ１は実装基板２の上に搭載されており、ＢＧＡパッケージ１と実装基板２の間にはこれらの電極８、９を電気的に接続するはんだバンプ１０が配設されている。そして、このはんだバンプ１０より外側にあるのは硬化した接着剤１１であり、ＢＧＡパッケージ１と実装基板２に付着している。
【００１３】
また、図２は図１におけるＡ−Ａ矢視断面図である。図２に示すように、ＢＧＡパッケージ１の内側には、はんだバンプ１０がアレイ状に複数配設されている。そして、ＢＧＡパッケージ１の４角には接着剤（接合部材）１１が塗布されている。このＢＧＡパッケージ１は、外形が３０×３０ｍｍの正方形である。
なお、配線基板３はガラスエポキシにて形成されており、このガラスエポキシは例えば熱膨張係数αが１７×１０−６／°Ｃのものを用いる。また、封止樹脂７はレジンにて形成されており、このレジンは例えば熱膨張係数αが１０×１０−６〜１４×１０−６／°Ｃのものを用いる。
【００１４】
次に、本実施形態におけるＢＧＡ半導体装置の実装方法について説明する。図３（ａ）〜（ｄ）に、この実装方法を表す手順図を示す。まず、図３（ａ）に示すように、実装基板２に形成された電極の上に印刷手法により約１５０μｍの高さのクリーム状のはんだペースト１２を印刷する。
次に、図３（ｂ）に示すように、実装基板２のうち、ＢＧＡパッケージ１の４角に対応する位置に接着剤塗布部２ａを印しておき、この接着剤塗布部２ａにディスペンス手法により熱硬化性のアクリル系接着剤１１を塗布する。このとき、接着剤１１は上方から見て接着剤塗布部２ａからはみ出しがないようにし、実装基板２上のＢＧＡパッケージ１のすぐ近くに他の部品を配置する場合等の妨げにならないようにする。
【００１５】
そして、ＢＧＡパッケージ１に形成された複数の電極それぞれに、高さ約５００μｍのはんだバンプ１０を配設しておき、図３（ｃ）に示すように、ＢＧＡパッケージ１を実装基板２上に、これらそれぞれに形成された電極の位置が合うように位置決めして搭載する。
このとき、ＢＧＡパッケージ１を上方から加圧するため、図４に示すように、沈み込み高さＳにおけるはんだバンプ１０がはんだペースト１２に沈み込んだ状態になる。なお、このときの加圧を強めにすると、沈み込み高さＳは略はんだペースト１２の厚さとなり、ＢＧＡパッケージ１と実装基板２の間隔のバラツキが軽減でき、また、初期的な反りを加圧により抑制することができる。
【００１６】
また、接着剤１１を塗布するにあたって、ＢＧＡパッケージ１に接着剤１１を十分に付着させる必要があるため、接着剤１１の粘度を調整するなどして接着剤１１の高さを、はんだバンプ１０とはんだペースト１２を合わせた高さよりも若干高くしている。例えば、実装前におけるはんだバンプ１０の高さが約５００μｍ、はんだペースト１２の高さが約１５０μｍであれば、接着剤１１の高さは６５０μｍ以上の高さにしている。
【００１７】
次に、ＢＧＡパッケージ１及び実装基板２を硬化炉にて約１５０度の温度で加熱処理を施し、接着剤１１を硬化させる。これにより、ＢＧＡパッケージ１と実装基板２とが所定の間隔で接着固定される。なお、この接着剤１１は常温硬化するものを用いて加熱処理を省いても良い。
その後、リフロー炉にてさらに加熱処理を施し、はんだバンプ１０のリフロー温度（１８３度）に達するとはんだバンプ１０が溶け出す。そして、はんだバンプ１０は、はんだペースト１２と混ざり合って一体となり、図３（ｄ）に示すようにＢＧＡパッケージ１及び実装基板２に形成された電極８、９が電気的に接続され、ＢＧＡ半導体装置が完成する。
【００１８】
このときの加熱処理において、封止樹脂７及び配線基板３が熱膨張する。そして、これらの熱膨張係数αが相違するため、温度上昇と共にＢＧＡパッケージ１に反りが発生する。例えば、本実施形態におけるＢＧＡパッケージ１のみをはんだバンプ１０のリフロー温度以上に加熱した場合、熱膨張係数αの関係から下に凸になるような形で約２５０〜５００μｍの反りが発生する。
【００１９】
しかし、このように接着剤１１を硬化させＢＧＡパッケージ１と実装基板２を固定すると、接着剤１１が固定された以後はＢＧＡパッケージ１に反りが発生しようとすると、それを抑制して発生させないようにできる。
ところで、このとき反りが発生すると、発生した反りによってＢＧＡパッケージ１の中央部のはんだバンプ１０が押しつぶされてはんだバンプ１０同士が接触し、ＢＧＡパッケージ１がショートしてしまう。あるいは、発生した反りによってＢＧＡパッケージ１の外周部近傍（例えば、ＢＧＡパッケージ１の４角）のはんだバンプ１０がはんだペースト１２から離れてしまい、実装基板２の電極から離れて接続不良を起こす。
【００２０】
しかし、このように接着剤１１を硬化させてＢＧＡパッケージ１と実装基板２を固定させることにより上記不具合を解消することができる。
また、接着剤１１は、この反りの影響が発生して上記した不具合が生じる以前に硬化させる必要がある。具体的には、本実施形態においてはＢＧＡパッケージ１は、下に凸になるよう反りが発生しようとするため、ＢＧＡパッケージ１の中央部のはんだバンプ１０が押しつぶされてはんだバンプ１０同士が接触せず、ＢＧＡパッケージ１の外周部近傍のはんだバンプ１０がはんだペースト１２から離れない程度、に反りを抑えることができるように接着剤１１を硬化させる必要がある。
【００２１】
具体的には、本実施形態におけるＢＧＡパッケージ１の大きさの場合、反りが３００μｍ以上発生するとはんだバンプ１０が潰れてしまい、また、はんだバンプがはんだペースト１２に沈み込んだ沈み込み高さＳよりも大きい場合にははんだバンプ１０がはんだペースト１２から離れてしまう。つまり、はんだバンプ１０がはんだペースト１２に沈み込んだ、沈み込み高さＳ以下の反りであれば十分に上記不具合は発生しない。
【００２２】
そして、本実施形態に示すアクリル系接着剤１１は約１５０度で硬化するため、ＢＧＡパッケージ１の反りを上述した程度の反りに抑えることができる。また、はんだバンプ１０のリフロー温度は約１８３度であり、これを超える温度まで加熱するが、接着剤１１が硬化してからそれ以上の温度に至るまで、ＢＧＡパッケージ１の反りを抑制することができる。
（第２実施形態）
本実施形態におけるＢＧＡ半導体装置を図５に示す。なお、これらの基本的構成は、図１において示される第１実施形態と同様であるため、異なる点についてのみ説明する。
【００２３】
本実施形態において第１実施形態と異なる点は、配線基板３の材質が封止樹脂７の材質より熱膨張係数αが小さいことと、接着剤１１にスペーサー１３を混入していることである。
つまり、配線基板３は、ガラスエポキシにて形成されており、このガラスエポキシは例えば熱膨張係数αが１３〜１５×１０−６／℃のものを用いる。また、封止樹脂７はレジンにて形成されており、このレジンは例えば熱膨張係数αが２０×１０−６／℃のものを用いる。
【００２４】
そして、図５に示すように、ＢＧＡパッケージ１の４角に塗布された接着剤には銅製で径が４００μｍの球形上をしたスペーサー１３が混入されている。なお、ＢＧＡパッケージ１の外形は一辺が３０ｍｍ、はんだバンプ１０の高さは５００μｍ、はんだペースト１２の高さは１５０μｍであり、第１実施形態と同様である。
【００２５】
本実施形態におけるＢＧＡ半導体装置の実装手順は第１実施形態同様であるが、この実装手順において、ＢＧＡパッケージ１を実装基板２に搭載後にＢＧＡパッケージ１の上方から加圧してはんだバンプ１０をはんだペースト１２に所定高さＳ沈み込ませている。この際に、接着剤１１の高さが変化するが、スペーサー１３を接着剤１１に混入することによりこの高さを一定にするという高さ管理が容易になる。
【００２６】
次に、実装における作用について第１実施形態と異なる点を説明する。前述したように、配線基板２及び封止樹脂７の熱膨張係数αの関係からＢＧＡパッケージ１が、上に凸になるような反りが発生しようとする。そして、この反りが発生しようとするのを硬化させた接着剤にて抑制している。しかしながら、接着剤が硬化する以前において、実装に不具合が発生する程の反りではないが、少量の反りが発生する。
【００２７】
つまり、ＢＧＡパッケージ１が上に凸になるような反りが発生しようとするため、ＢＧＡパッケージ１の４角は、実装基板２方向に反ろうとする。しかし、本実施形態においては接着剤１１にスペーサー１３を混入しているため、このスペーサー１３がＢＧＡパッケージ１の４角を支えており、ＢＧＡパッケージ１と実装基板２の間隔をスペーサー１３の大きさ分は確保でき、反りの影響が緩和できる。従って、ＢＧＡパッケージ１を実装基板２に実装するに際して、はんだバンプ１０が潰れることによるショート等をさらに防止することができる。
（第３実施形態）
本実施形態におけるＢＧＡ半導体装置の基本的構成は、図１において示される第１実施形態と同様であるため省略する。図６に本実施形態におけるＢＧＡパッケージ１の実装手順を示す。
【００２８】
図６（ａ）〜（ｄ）に、この実装方法を示す手順図を示す。まず、図６（ａ）に示すように、実装基板２に形成された電極の上に印刷手法によりクリーム状のはんだペースト１２を印刷する。
次に、ＢＧＡパッケージ１に形成された複数の電極それぞれにはんだバンプ１０を配設し、図６（ｂ）に示すように、ＢＧＡパッケージ１を実装基板２上に、これらそれぞれに形成されたはんだペースト１２の位置が合うように位置決めして搭載する。このとき、はんだバンプ１０及びはんだペースト１２の厚さによりＢＧＡパッケージ１及び実装基板２の間には所定の間隙が存在する。
【００２９】
次に、図６（ｃ）に示すように、ＢＧＡパッケージ１の４角に、ＢＧＡパッケージ１の上方からアクリル系接着剤１１を垂らす。この接着剤１１は、上記間隙に入り込み図６（ｄ）に示すような状態となる。
そして、ＢＧＡパッケージ１及び実装基板２をリフロー炉に通して加熱処理する。この加熱処理において接着剤１１が硬化し、ＢＧＡパッケージ１と実装基板２とを上記間隙と同等の間隔で接着固定する。そして、さらに加熱を進めるとリフロー温度に達してはんだバンプ１０およびはんだペースト１２が溶けて、図３（ｄ）に示すようにＢＧＡパッケージ１及び実装基板２に形成された電極が電気的に接続されＢＧＡ半導体装置が完成する。
【００３０】
このように、接着剤１１でＢＧＡパッケージ１及び実装基板２を固定しているため、ＢＧＡパッケージ１に発生しようとする反りを抑制でき、第１実施形態同様にＢＧＡ半導体装置におけるショート、接続不良を防ぐことができる。
（他の実施形態）
図２に示すように第１実施形態においては接着剤１１をＢＧＡパッケージの４角に塗布しているが、これは４角が最大の反りを発生する部分であるためであり、この他に例えば４辺のそれぞれに１箇所づつ接着剤１１を塗布しても良いし、また、ＢＧＡパッケージ１の外周全てに接着剤１１を塗布しても良い。また、接着剤１１を、例えばＢＧＡパッケージ１の中央部のうち、はんだバンプ１０が形成されていない部分に塗布すればさらにＢＧＡパッケージ１の反りを抑制することができる。
【００３１】
第１、第２実施形態において、リフロー炉における加熱処理のときに接着剤１１を硬化させているため、接着剤１１を硬化させるためのみ必要とする工程を排除することができる。なお、一般的に、リフロー炉において加熱処理を行うのは時間的限界があるため、この場合には接着剤１１は短時間で硬化するものが好ましい。
【００３２】
また、第１〜第３実施形態において、配線基板３や封止樹脂７の材質を挙げたが、これらは単なる例示であり、配線基板３の材質の熱膨張係数αと封止樹脂７の材質の熱膨張係数αについては、いずれが大きくとも良く、さらには同じであっても良い。
また、第２実施形態ではＢＧＡパッケージ１が上に凸になり、このときにおいてスペーサー１３を用いているが、これと同様に第１実施形態のようにＢＧＡパッケージ１が下に凸になる場合において、接着剤１１の高さを容易に管理するために、接着剤１１にスペーサー１３を混入してもよい。
【００３３】
なお、このスペーサー１３は銅製で球形状のものを用いているが同様の働きをする例えば円筒形状のものや直方体形状のものを用いてもよく、材質も銅製に限らずに適用することができる。また、上述のようにＢＧＡパッケージ１の中央部のうち、はんだバンプ１０が形成されていない部分に塗布する場合には、そこにスペーサー１３を混入してもよい。なお、スペーサー１３の形状、材質は第２実施形態に示したものでなくても良い。
【００３４】
第１、第２実施形態における封止樹脂７や回路基板６の材質は例示であり、他の材質を用いてもよい。また、第１、第２実施形態においては接着剤１１の材質を例示したが、封止樹脂７や回路基板の材質によりＢＧＡパッケージ１の反り方等が異なるため、その反り方等に合った温度で硬化する接着剤１１を選択して用いれば上記効果を得ることができる。
【図面の簡単な説明】
【図１】第１実施形態において、ＢＧＡ半導体装置の断面図である。
【図２】図１におけるＡ−Ａ矢視断面図である。
【図３】第１実施形態における実装手順図である。
【図４】図３において、はんだバンプ１０近傍の部分拡大図である。
【図５】第２実施形態において、ＢＧＡ半導体装置の断面図である。
【図６】第３実施形態における実装手順図である。
【符号の説明】
１…ボールグリッドアレイ（ＢＧＡ）パッケージ、２…実装基板、
３…配線基板、４…半導体チップ、７…封止樹脂、８…配線基板の電極、
９…実装基板の電極、１０…はんだバンプ、１１…接着剤、
１２…はんだペースト[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ball grid array (hereinafter, referred to as BGA) semiconductor device having excellent mountability and a mounting method thereof.
[0002]
[Prior art]
Conventionally, there is a surface-mounted BGA package. This BGA package is a package in which a semiconductor chip is mounted on a wiring board having circuit wiring, the circuit wiring and the semiconductor chip are electrically connected with an Au wire or the like, and then the semiconductor chip and the Au wire are sealed with a sealing resin. In addition, a plurality of electrodes electrically connected to the semiconductor chip are provided on the back surface of the wiring board, and solder bumps are formed on these electrodes to serve as external electrodes.
[0003]
Then, the BGA package is positioned and mounted on a mounting board having electrodes facing the electrodes, and the BGA package and the mounting board are heated to reflow the solder bumps, and the electrodes on the rear surface of the wiring board and the electrodes on the mounting board are mounted. 2. Description of the Related Art A mounting method of a semiconductor device for connecting an electrode is known.
[0004]
[Problems to be solved by the invention]
By the way, the wiring board and the sealing resin thermally expand due to the heating when the solder bumps are reflowed. However, since the thermal expansion coefficients of the wiring board and the sealing resin are different, the BGA package is warped. Due to this warpage, the solder bumps are separated from the electrodes of the mounting board to cause an electrical connection failure, or the solder bumps are crushed and come into contact with other solder bumps, resulting in inconvenience such as a short circuit. There is a problem.
[0005]
SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide a mounting method of a BGA semiconductor device which suppresses warpage occurring in a BGA package and has good electrical connection.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the following technical means are adopted. In the invention according to claims 1 to 4, a ball grid array package (1) having a bump (10) solder on the back surface, a mounting method of the BGA semiconductor device mounted on a mounting board (2), BGA package An adhesive (11) for joining (1) and the mounting substrate (2) is formed, and the BGA package (1) is fixed by the adhesive (11) and subjected to a heat treatment to form the solder bump (10). It is characterized by reflow. Specifically, for example, as described in claim 3, the adhesive (11) is formed so as to join the outer peripheral portion of the BGA package (1) and the mounting substrate (2), or according to claim 4, As shown, at least four corners of the BGA package (1) and the mounting substrate (2) can be formed so as to be joined.
[0007]
When mounting the BGA package (1) on the mounting board (2), these are heated to reflow the solder bumps (10). In the heat treatment at this time, since the thermal expansion coefficients of the sealing resin (7) and the wiring board (3) are different, the BGA package (1) tends to warp. However, since the BGA package (1) and the mounting substrate (2) are fixed by the joining member, when the BGA package (1) is warped, it can be suppressed and prevented from occurring. Therefore, it is possible to eliminate a short circuit and a poor electrical connection caused by the occurrence of a large warp.
[0008]
In the invention described in claim 1, characterized in that by mixing a spacer (13) for managing the height of the adhesive (11) into the adhesive (11). When mounting the BGA package (1) on the mounting board (2), for example, when pressing the BGA package (1) from above to reduce the distance from the mounting board (2), the height of the adhesive (11) is set. In some cases. As described above, by mixing the spacer (13) into the adhesive (11), the height of the adhesive (11) can be easily controlled.
[0009]
Further, according to a fifth aspect of the present invention, there is provided a method for mounting a BGA semiconductor device in which a BGA package (1) is mounted on a mounting board (2), wherein the BGA package (1) is mounted on the mounting board (2). After positioning arrangement, characterized by applying adhesive (11) from above the BGA package (1).
[0010]
In the invention according to claim 6 , the step of curing the adhesive (11) is performed in the same step as the step of reflowing the solder bump (10). As described above, the adhesive (11) is cured in the same step as the heat treatment for reflowing the solder bump (10), so that the number of steps can be reduced.

[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention shown in the drawings will be described.
(1st Embodiment)
FIG. 1 is a cross-sectional view illustrating a BGA semiconductor device completed by mounting a BGA package 1 on a mounting substrate 2 according to an embodiment of the present invention. The BGA package 1 is formed by a known method, and as shown in FIG. 1, a semiconductor chip 4 having a plurality of electrodes is mounted on a wiring board 3 having a plurality of circuit wirings. The electrodes of the semiconductor chip 4 and the circuit wiring are electrically connected via Au wires 5 and wire bonding pads 6, respectively.
[0012]
Then, the semiconductor chip 4, the Au wire 5 and the wire bonding pad 6 are sealed with a sealing resin 7. On the surface of the wiring substrate 3 opposite to the surface on which the semiconductor chip 4 is mounted, a plurality of electrodes 8 electrically connected to the semiconductor chip 4 are formed.
The mounting substrate 2 is provided with a plurality of electrodes 9 arranged so as to correspond to the plurality of electrodes 8 provided on the wiring board 3. The BGA package 1 is mounted on the mounting board 2 with the electrodes 8 and 9 facing each other. The electrodes 8 and 9 are electrically connected between the BGA package 1 and the mounting board 2. A solder bump 10 to be connected is provided. Outside the solder bumps 10 is a cured adhesive 11, which is attached to the BGA package 1 and the mounting board 2.
[0013]
FIG. 2 is a sectional view taken along the line AA in FIG. As shown in FIG. 2, inside the BGA package 1, a plurality of solder bumps 10 are arranged in an array. An adhesive (joining member) 11 is applied to the four corners of the BGA package 1. This BGA package 1 is a square having an outer shape of 30 × 30 mm.
The wiring board 3 is formed of glass epoxy, and the glass epoxy used has, for example, a thermal expansion coefficient α of 17 × 10 −6 / ° C. Further, the sealing resin 7 is formed of a resin, and for example, a resin having a thermal expansion coefficient α of 10 × 10 −6 to 14 × 10 −6 / ° C. is used.
[0014]
Next, a method of mounting the BGA semiconductor device according to the present embodiment will be described. FIGS. 3A to 3D are flowcharts showing this mounting method. First, as shown in FIG. 3A, a creamy solder paste 12 having a height of about 150 μm is printed on the electrodes formed on the mounting substrate 2 by a printing method.
Next, as shown in FIG. 3B, the adhesive application section 2a is marked on the mounting board 2 at positions corresponding to the four corners of the BGA package 1, and the adhesive application section 2a is dispensed by a dispense method. To apply a thermosetting acrylic adhesive 11. At this time, the adhesive 11 does not protrude from the adhesive application portion 2a when viewed from above, and does not hinder the case where another component is arranged in the immediate vicinity of the BGA package 1 on the mounting board 2. .
[0015]
Then, solder bumps 10 having a height of about 500 μm are provided on each of the plurality of electrodes formed on the BGA package 1, and the BGA package 1 is placed on the mounting board 2 as shown in FIG. The electrodes are positioned and mounted so that the positions of the electrodes formed on each of them match.
At this time, since the BGA package 1 is pressed from above, the solder bump 10 at the sink height S sinks into the solder paste 12 as shown in FIG. If the pressure at this time is increased, the sink height S becomes substantially the thickness of the solder paste 12, the variation in the distance between the BGA package 1 and the mounting board 2 can be reduced, and initial warpage is added. It can be suppressed by pressure.
[0016]
In applying the adhesive 11, it is necessary to sufficiently adhere the adhesive 11 to the BGA package 1. Therefore, the height of the adhesive 11 is adjusted to the height of the solder bump 10 by adjusting the viscosity of the adhesive 11. The height is slightly higher than the combined height of the solder paste 12. For example, if the height of the solder bump 10 before mounting is about 500 μm and the height of the solder paste 12 is about 150 μm, the height of the adhesive 11 is 650 μm or more.
[0017]
Next, the BGA package 1 and the mounting substrate 2 are subjected to a heat treatment at a temperature of about 150 ° C. in a curing furnace to cure the adhesive 11. Thereby, the BGA package 1 and the mounting board 2 are bonded and fixed at a predetermined interval. It should be noted that the adhesive 11 may be one that cures at room temperature and the heat treatment may be omitted.
Thereafter, a heat treatment is further performed in a reflow furnace, and when the temperature reaches a reflow temperature (183 degrees) of the solder bump 10, the solder bump 10 melts. Then, the solder bump 10 is mixed with the solder paste 12 to be integrated, and as shown in FIG. 3D, the electrodes 8 and 9 formed on the BGA package 1 and the mounting substrate 2 are electrically connected, and the BGA semiconductor The device is completed.
[0018]
In the heat treatment at this time, the sealing resin 7 and the wiring board 3 thermally expand. Since the thermal expansion coefficients α are different, the BGA package 1 is warped as the temperature rises. For example, when only the BGA package 1 in the present embodiment is heated to a temperature higher than the reflow temperature of the solder bump 10, a warp of about 250 to 500 μm is generated in such a manner as to protrude downward due to the thermal expansion coefficient α.
[0019]
However, when the adhesive 11 is cured and the BGA package 1 and the mounting substrate 2 are fixed in this way, if the BGA package 1 is warped after the adhesive 11 is fixed, the warp is suppressed so as not to be generated. Can be.
By the way, if warpage occurs at this time, the generated warp crushes the solder bumps 10 at the center of the BGA package 1 and the solder bumps 10 come into contact with each other, and the BGA package 1 is short-circuited. Alternatively, due to the warpage, the solder bumps 10 near the outer peripheral portion of the BGA package 1 (for example, the four corners of the BGA package 1) are separated from the solder paste 12, and separated from the electrodes of the mounting board 2 to cause a connection failure.
[0020]
However, by fixing the adhesive 11 and fixing the BGA package 1 and the mounting board 2 in this way, the above-mentioned problem can be solved.
Further, the adhesive 11 needs to be cured before the above-described problem occurs due to the influence of the warpage. Specifically, in the present embodiment, since the BGA package 1 is going to be warped so as to be convex downward, the solder bumps 10 at the center of the BGA package 1 are crushed and the solder bumps 10 come into contact with each other. Instead, the adhesive 11 needs to be cured so that warpage can be suppressed to the extent that the solder bumps 10 near the outer peripheral portion of the BGA package 1 do not separate from the solder paste 12.
[0021]
Specifically, in the case of the size of the BGA package 1 in the present embodiment, if warpage occurs to 300 μm or more, the solder bumps 10 are crushed, and the solder bumps 10 Is too large, the solder bumps 10 separate from the solder paste 12. That is, if the solder bump 10 sinks into the solder paste 12 and is warped with a sinking height S or less, the above-described problem does not occur sufficiently.
[0022]
Since the acrylic adhesive 11 shown in the present embodiment cures at about 150 degrees, the warpage of the BGA package 1 can be suppressed to the above-described degree. Further, the reflow temperature of the solder bump 10 is about 183 degrees, and the solder bump 10 is heated to a temperature exceeding this temperature. it can.
(2nd Embodiment)
FIG. 5 shows a BGA semiconductor device according to the present embodiment. Note that these basic configurations are the same as those of the first embodiment shown in FIG. 1, and therefore only different points will be described.
[0023]
The present embodiment differs from the first embodiment in that the material of the wiring board 3 has a smaller coefficient of thermal expansion α than the material of the sealing resin 7 and that the spacer 13 is mixed into the adhesive 11.
That is, the wiring board 3 is formed of glass epoxy, and the glass epoxy used has, for example, a thermal expansion coefficient α of 13 to 15 × 10 −6 / ° C. In addition, the sealing resin 7 is formed of a resin, for example, a resin having a thermal expansion coefficient α of 20 × 10 −6 / ° C. is used.
[0024]
Then, as shown in FIG. 5, a spherical spacer 13 made of copper and having a diameter of 400 μm is mixed in the adhesive applied to the four corners of the BGA package 1. The outer shape of the BGA package 1 is 30 mm on a side, the height of the solder bump 10 is 500 μm, and the height of the solder paste 12 is 150 μm, which is the same as in the first embodiment.
[0025]
The mounting procedure of the BGA semiconductor device in the present embodiment is the same as that of the first embodiment. In this mounting procedure, after mounting the BGA package 1 on the mounting board 2, the solder bumps 10 are pressed from above the BGA package 1 to form the solder paste 10. 12, a predetermined height S is lowered. At this time, the height of the adhesive 11 changes. However, mixing the spacer 13 into the adhesive 11 makes it easier to manage the height so that the height is kept constant.
[0026]
Next, a description will be given of an operation in mounting different from the first embodiment. As described above, due to the relationship between the thermal expansion coefficient α of the wiring board 2 and the sealing resin 7, the BGA package 1 tends to be warped such that it becomes convex upward. Then, the occurrence of the warpage is suppressed by a cured adhesive. However, before the adhesive is cured, a small amount of warpage occurs, although not warping enough to cause a failure in mounting.
[0027]
That is, since the BGA package 1 is going to be warped so as to be convex upward, the four corners of the BGA package 1 are going to warp in the direction of the mounting board 2. However, in this embodiment, since the spacers 13 are mixed in the adhesive 11, the spacers 13 support the four corners of the BGA package 1, and the distance between the BGA package 1 and the mounting board 2 is set to the size of the spacers 13. It can secure a sufficient amount and mitigate the effect of warpage. Therefore, when the BGA package 1 is mounted on the mounting substrate 2, a short circuit or the like due to the crushing of the solder bumps 10 can be further prevented.
(Third embodiment)
The basic configuration of the BGA semiconductor device according to the present embodiment is the same as that of the first embodiment shown in FIG. FIG. 6 shows a mounting procedure of the BGA package 1 in the present embodiment.
[0028]
FIGS. 6A to 6D are flowcharts showing the mounting method. First, as shown in FIG. 6A, a creamy solder paste 12 is printed on the electrodes formed on the mounting substrate 2 by a printing method.
Next, solder bumps 10 are provided on each of the plurality of electrodes formed on the BGA package 1, and as shown in FIG. 6B, the BGA package 1 is The paste 12 is positioned and mounted so that the position of the paste 12 matches. At this time, a predetermined gap exists between the BGA package 1 and the mounting board 2 due to the thickness of the solder bump 10 and the solder paste 12.
[0029]
Next, as shown in FIG. 6C, an acrylic adhesive 11 is dripped from above the BGA package 1 at the four corners of the BGA package 1. The adhesive 11 enters the gap and is in a state as shown in FIG.
Then, the BGA package 1 and the mounting board 2 are passed through a reflow furnace and subjected to a heat treatment. In this heat treatment, the adhesive 11 is cured, and the BGA package 1 and the mounting board 2 are bonded and fixed at the same interval as the above gap. When the heating is further advanced, the reflow temperature is reached, the solder bumps 10 and the solder paste 12 are melted, and the electrodes formed on the BGA package 1 and the mounting substrate 2 are electrically connected as shown in FIG. The BGA semiconductor device is completed.
[0030]
As described above, since the BGA package 1 and the mounting board 2 are fixed by the adhesive 11, the warpage occurring in the BGA package 1 can be suppressed, and short-circuiting and connection failure in the BGA semiconductor device can be suppressed as in the first embodiment. Can be prevented.
(Other embodiments)
As shown in FIG. 2, in the first embodiment, the adhesive 11 is applied to the four corners of the BGA package. This is because the four corners are the parts where the maximum warpage occurs. The adhesive 11 may be applied to each of the four sides one by one, or the adhesive 11 may be applied to the entire outer periphery of the BGA package 1. Further, if the adhesive 11 is applied to, for example, a portion of the central portion of the BGA package 1 where the solder bumps 10 are not formed, the warpage of the BGA package 1 can be further suppressed.
[0031]
In the first and second embodiments, since the adhesive 11 is cured at the time of the heat treatment in the reflow furnace, it is possible to eliminate a step required only for curing the adhesive 11. In general, since there is a time limit in performing the heat treatment in the reflow furnace, in this case, it is preferable that the adhesive 11 be cured in a short time.
[0032]
In the first to third embodiments, the materials of the wiring board 3 and the sealing resin 7 have been described. However, these are merely examples, and the thermal expansion coefficient α of the material of the wiring board 3 and the material of the sealing resin 7 May be larger or even the same.
Further, in the second embodiment, the BGA package 1 becomes convex upward, and the spacer 13 is used at this time. Similarly, when the BGA package 1 becomes convex downward as in the first embodiment, In order to easily control the height of the adhesive 11, a spacer 13 may be mixed into the adhesive 11.
[0033]
Although the spacer 13 is made of copper and has a spherical shape, it may have a similar function, for example, a cylindrical shape or a rectangular parallelepiped shape, and the material is not limited to copper. . Further, as described above, in the case where the solder bump 10 is applied to the central portion of the BGA package 1 where the solder bump 10 is not formed, the spacer 13 may be mixed therein. The shape and material of the spacer 13 need not be those shown in the second embodiment.
[0034]
The materials of the sealing resin 7 and the circuit board 6 in the first and second embodiments are examples, and other materials may be used. In the first and second embodiments, the material of the adhesive 11 has been exemplified. However, since the BGA package 1 has a different warpage depending on the material of the sealing resin 7 and the circuit board, the temperature suitable for the warp and the like is different. The above effects can be obtained by selecting and using the adhesive 11 which cures in step (1).
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a BGA semiconductor device according to a first embodiment.
FIG. 2 is a sectional view taken along the line AA in FIG.
FIG. 3 is a mounting procedure diagram in the first embodiment.
FIG. 4 is a partially enlarged view in the vicinity of a solder bump 10 in FIG.
FIG. 5 is a sectional view of a BGA semiconductor device according to a second embodiment.
FIG. 6 is a mounting procedure diagram in the third embodiment.
[Explanation of symbols]
1. Ball grid array (BGA) package 2. Mounting board
3 wiring board, 4 semiconductor chip, 7 sealing resin, 8 electrode of wiring board,
9: mounting board electrode, 10: solder bump, 11: adhesive,
12 ... Solder paste

Claims (7)

裏面に複数のはんだバンプ（１０）が設けられたボールグリッドアレイパッケージ（１）を、実装基板（２）上に位置決め搭載して前記実装基板（２）に実装するボールグリッドアレイ半導体装置の実装方法において、
前記ボールグリッドアレイパッケージ（１）と前記実装基板（２）とを接合し、前記はんだバンプ（１０）のリフロー温度よりも低温で硬化する接着剤（１１）を形成する工程と、
前記接着剤（１１）を硬化させる工程と、
前記接着剤（１１）によりボールグリッドアレイパッケージ（１）を固定して加熱処理を施し、前記はんだバンプ（１０）をリフローする工程と、を備え、
前記接着剤（１１）内には、前記接着剤（１１）の高さを管理するスペーサー（１３）が混入されていることを特徴とするボールグリッドアレイ半導体装置の実装方法。A method of mounting a ball grid array semiconductor device in which a ball grid array package (1) provided with a plurality of solder bumps (10) on a back surface is positioned and mounted on a mounting board (2) and mounted on the mounting board (2). At
Bonding the ball grid array package (1) and the mounting substrate (2) to form an adhesive (11) that cures at a temperature lower than a reflow temperature of the solder bump (10);
Curing the adhesive (11);
Fixing the ball grid array package (1) with the adhesive (11), performing a heat treatment, and reflowing the solder bumps (10) .
Wherein the inside bonding agent (11), a mounting method of a ball grid array semiconductor device spacer (13) for managing the height of the adhesive (11) is characterized that you have been mixed. 裏面に複数のはんだバンプ（１０）が設けられているボールグリッドアレイパッケージ（１）を、
複数の電極（９）を有し、前記電極（９）のそれぞれにクリーム状のはんだペースト（１２）が形成された実装基板（２）上に位置決め搭載して、前記実装基板（２）方向に加圧し、前記はんだバンプ（１０）を前記はんだペースト（１２）に所定の高さ（Ｓ）沈み込ませ、
前記実装基板（２）に実装するボールグリッドアレイ半導体装置の実装方法において、
前記ボールグリッドアレイパッケージ（１）と前記実装基板（２）とを接合し、前記ボールグリッドアレイパッケージ（１）が前記所定の高さ（Ｓ）と同等量反る以前に硬化する接着剤（１１）を形成する工程と、
前記接着剤（１１）を硬化させる工程と、
前記接着剤（１１）によりボールグリッドアレイパッケージ（１）を固定して加熱処理を施し、前記はんだバンプ（１０）をリフローする工程と、
を備え、
前記接着剤（１１）内には、前記接着剤（１１）の高さを管理するスペーサー（１３）が混入されていることを特徴とするボールグリッドアレイ半導体装置の実装方法。A ball grid array package (1) provided with a plurality of solder bumps (10) on the back surface is
It has a plurality of electrodes (9), and is positioned and mounted on a mounting board (2) on which a cream-like solder paste (12) is formed on each of the electrodes (9), and is positioned in the direction of the mounting board (2). Pressurize, sink the solder bumps (10) into the solder paste (12) by a predetermined height (S),
In a method of mounting a ball grid array semiconductor device mounted on the mounting substrate (2),
An adhesive (11) that joins the ball grid array package (1) and the mounting substrate (2) and cures before the ball grid array package (1) warps by the same amount as the predetermined height (S). ), And
Curing the adhesive (11);
Fixing the ball grid array package (1) with the adhesive (11), performing a heat treatment, and reflowing the solder bumps (10);
Equipped with a,
Wherein the inside bonding agent (11), a mounting method of a ball grid array semiconductor device spacer (13) for managing the height of the adhesive (11) is characterized that you have been mixed. 前記接着剤（１１）は、前記ボールグリッドアレイパッケージ（１）のうち、前記はんだバンプ（１０）よりも外側の外周部と前記実装基板（２）とを接合するように形成されることを特徴とする請求項１又は２に記載のボールグリッドアレイ半導体装置の実装方法。The adhesive (11) is formed so as to join an outer peripheral portion of the ball grid array package (1) outside the solder bump (10) and the mounting substrate (2). The mounting method of the ball grid array semiconductor device according to claim 1. 前記接着剤（１１）は、少なくとも前記ボールグリッドアレイパッケージ（１）の４角と前記実装基板（２）とを接合するように形成されることを特徴とする請求項１乃至３のいずれか１つに記載のボールグリッドアレイ半導体装置の実装方法。The adhesive (11) is formed so as to bond at least four corners of the ball grid array package (1) and the mounting substrate (2). 4. A mounting method of the ball grid array semiconductor device according to any one of the above. 裏面に複数のはんだバンプ（１０）が設けられているボールグリッドアレイパッケージ（１）を、実装基板（２）に実装するボールグリッドアレイパッケージの実装方法において、
前記ボールグリッドアレイパッケージ（１）を前記実装基板（２）上に位置決めして搭載する工程と、
前記ボールグリッドアレイパッケージ（１）の少なくとも４角と前記実装基板（２）が接合するように、所定温度で硬化する接着剤（１１）を前記ボールグリッドアレイパッケージ（１）の上方から塗布する工程と、
前記接着剤（１１）を硬化する工程と、
前記硬化した接着剤（１１）によりボールグリッドアレイパッケージ（１）を固定して加熱処理を施し、前記はんだバンプ（１０）をリフローする工程と、を備えることを特徴とするボールグリッドアレイ半導体装置の実装方法。In a ball grid array package mounting method for mounting a ball grid array package (1) having a plurality of solder bumps (10) on a back surface on a mounting substrate (2),
Positioning and mounting the ball grid array package (1) on the mounting board (2);
A step of applying an adhesive (11) that cures at a predetermined temperature from above the ball grid array package (1) so that at least four corners of the ball grid array package (1) and the mounting substrate (2) are joined. When,
Curing the adhesive (11);
Fixing the ball grid array package (1) with the cured adhesive (11), performing heat treatment, and reflowing the solder bumps (10). Implementation method. 前記接着剤（１１）を硬化させる工程は、前記はんだバンプ（１０）をリフローする工程と同一工程にて行うことを特徴とする請求項１乃至５のいずれか１つに記載のボールグリッドアレイ半導体装置の実装方法。The ball grid array semiconductor according to any one of claims 1 to 5 , wherein the step of curing the adhesive (11) is performed in the same step as the step of reflowing the solder bumps (10). How to mount the device. 回路配線及び、裏面に前記回路配線と電気的に接続された複数の電極（８）を有する配線基板（３）と、
前記配線基板（３）上に搭載され、前記回路配線と電気的に接続された半導体チップ（４）と、
前記配線基板（３）及び半導体チップ（４）を封止した封止樹脂（７）と、
前記配線基板（３）に設けられた複数の電極（８）に対向する複数の電極（９）を有する実装基板（２）と、
前記配線基板（３）に設けられた複数の電極（８）と前記実装基板（２）に設けられた複数の電極（９）を電気的に接合したはんだバンプ（１０）と、
前記配線基板（３）と前記実装基板（２）とを接合した接着剤（１１）とを備え、
前記接着剤（１１）内には、前記接着剤（１１）の高さを管理するスペーサー（１３）が混入されていることを特徴とするボールグリッドアレイ半導体装置。A circuit board having a circuit wiring and a plurality of electrodes on the back surface electrically connected to the circuit wiring;
A semiconductor chip (4) mounted on the wiring board (3) and electrically connected to the circuit wiring;
A sealing resin (7) for sealing the wiring board (3) and the semiconductor chip (4);
A mounting board (2) having a plurality of electrodes (9) opposed to a plurality of electrodes (8) provided on the wiring board ( 3 );
A solder bump (10) electrically connecting a plurality of electrodes (8) provided on the wiring board ( 3 ) and a plurality of electrodes (9) provided on the mounting board (2);
An adhesive (11) that joins the wiring board ( 3 ) and the mounting board (2) ;
Wherein the inside bonding agent (11), the adhesive (11) spacer to manage the height (13) has not been mixed ball grid array semiconductor device according to claim Rukoto.
JP26471596A 1996-10-04 1996-10-04 Ball grid array semiconductor device and its mounting method Expired - Fee Related JP3552422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26471596A JP3552422B2 (en) 1996-10-04 1996-10-04 Ball grid array semiconductor device and its mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26471596A JP3552422B2 (en) 1996-10-04 1996-10-04 Ball grid array semiconductor device and its mounting method

Publications (2)

Publication Number Publication Date
JPH10112478A JPH10112478A (en) 1998-04-28
JP3552422B2 true JP3552422B2 (en) 2004-08-11

Family

ID=17407185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26471596A Expired - Fee Related JP3552422B2 (en) 1996-10-04 1996-10-04 Ball grid array semiconductor device and its mounting method

Country Status (1)

Country Link
JP (1) JP3552422B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10261410B4 (en) 2002-12-30 2008-09-04 Qimonda Ag Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
JP2005197381A (en) * 2004-01-06 2005-07-21 Ricoh Co Ltd Semiconductor device, image reading device and image forming deice
JP4545615B2 (en) * 2005-03-04 2010-09-15 株式会社リコー Assembly parts, module substrate, module substrate manufacturing method, electronic circuit device, and electronic apparatus
KR100702969B1 (en) 2005-04-19 2007-04-03 삼성전자주식회사 Board mounting structure of bga type semiconductor chip package having dummy solder ball
JP4650269B2 (en) * 2006-01-05 2011-03-16 日立電線株式会社 Manufacturing method of stacked semiconductor device
JP4973225B2 (en) * 2007-02-16 2012-07-11 凸版印刷株式会社 Highly integrated semiconductor device
JP4450113B2 (en) 2007-09-19 2010-04-14 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP4883131B2 (en) * 2009-04-17 2012-02-22 パナソニック株式会社 Electronic component mounting method
JP2011151259A (en) * 2010-01-22 2011-08-04 Sony Chemical & Information Device Corp Method of manufacturing packaging body and device of packaging
JP5732623B2 (en) * 2011-10-03 2015-06-10 パナソニックＩｐマネジメント株式会社 Mounting method of semiconductor element
CN104221480B (en) * 2012-04-19 2017-09-08 松下知识产权经营株式会社 Electronic component mounting method and electronic component hookup wire
US20150373845A1 (en) * 2014-06-24 2015-12-24 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting structure and method of manufacturing electronic component mounting structure
JP6753725B2 (en) * 2016-08-08 2020-09-09 株式会社フジクラ Implementation
JP7352377B2 (en) * 2019-05-15 2023-09-28 株式会社小糸製作所 Electronic component mounting board and its manufacturing method
JP7234876B2 (en) * 2019-09-20 2023-03-08 株式会社村田製作所 Substrate connection structure

Also Published As

Publication number Publication date
JPH10112478A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
JP2570628B2 (en) Semiconductor package and manufacturing method thereof
JP3414342B2 (en) Mounting structure and mounting method of integrated circuit chip
JP3552422B2 (en) Ball grid array semiconductor device and its mounting method
US6787395B2 (en) Method of manufacturing a multi-chip module
JP2004356529A (en) Semiconductor device and method for manufacturing the semiconductor device
JP3326382B2 (en) Method for manufacturing semiconductor device
JP2002026072A5 (en)
KR19990082715A (en) Semiconductor device
JP3384359B2 (en) Semiconductor device and manufacturing method thereof
JP2000332055A (en) Flip-chip mounting structure and mounting method
US6335563B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic device
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
JP3228339B2 (en) Semiconductor device and method of manufacturing the same
JP4569605B2 (en) Filling method of underfill of semiconductor device
JP2000277649A (en) Semiconductor and manufacture of the same
JP2003017625A (en) Interposer and semiconductor package
JPH10112515A (en) Ball grid array semiconductor device and its manufacture
JP3162068B2 (en) Semiconductor chip mounting method
JP2009266972A (en) Laminated semiconductor module and method of manufacturing the same
JP3255090B2 (en) Chip mounting structure and bump forming method
JP2000353424A (en) Anisotropic conductive adhesive, conductive connection structure and conductive connection method
TWI264101B (en) Method of flip-chip packaging including chip thermocompression
JPH11150155A (en) Manufacture of semiconductor device and circuit board holding jig there for
JP2003031617A (en) Mounting structure of semiconductor device and method of fabricating the same
JP2000200852A (en) Semiconductor device, manufacturing method and mounting method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees