JPH06334213A

JPH06334213A - 半導体発光素子およびその製造方法

Info

Publication number: JPH06334213A
Application number: JP12634193A
Authority: JP
Inventors: Kazuaki Sasaki; 和明佐々木; Masanori Watanabe; 昌規渡辺
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-05-27
Filing date: 1993-05-27
Publication date: 1994-12-02
Anticipated expiration: 2014-08-23
Also published as: JP2937692B2

Abstract

(57)【要約】【目的】素子内部の発光効率を高め、素子外部への光
取り出しを効率よく行うことができる半導体発光素子を
提供する。【構成】（１１１）Ｂ面を主面とするｐ型ＧａＡｓ基
板１に、（１１１）Ｂ面を上面２１とする突出部２０が
形成され、突出部２０の上面２１を除いてｎ型ＧａＡｓ
電流狭窄層２が形成されている。その基板全面上に、Ａ
ｌＧａＩｎＰ活性層４の上下面を、ｐ型ＡｌＧａＩｎＰ
クラッド層３とｎ型ＡｌＧａＩｎＰクラッド層５とで挟
んでなる発光用積層部が形成されているので、電流が突
出部上の発光部２４に効率よく注入される。上部電極１
１は、主として突出部２０の上方を除いて形成されてい
るので、発光部２４から素子外部への光の取り出し効率
を高くすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、橙〜緑色帯の短波長ま
たは赤外から赤色帯の発光波長のＬＥＤ（発光ダイオー
ド）から発光する光を、有効に外部に取り出し得る半導
体発光素子およびその製造方法に関する。

【０００２】

【従来の技術】近年、屋内外に設置される表示デバイス
としてＬＥＤが脚光を浴びている。特に、その高輝度化
に伴って、今後数年の間に屋外ディスプレイ市場で急伸
すると考えられ、将来的にはネオンサインに代わる表示
媒体に成長するものの期待されている。このような高輝
度ＬＥＤとしては、数年前からＡｌＧａＡｓ系ＤＨ（ダ
ブルヘテロ）型の高輝度赤色ＬＥＤが実現されており、
最近では橙〜緑色帯でもＡｌＧａＩｎＰ系ＤＨ型の高輝
度ＬＥＤが検討されている。

【０００３】図１６（ａ）に、高輝度ＬＥＤの一例とし
ての緑色帯ＡｌＧａＩｎＰ系ＬＥＤを示す。この図にお
いて、破線は電流の流れを示す。このＬＥＤは、ｎ−Ｇ
ａＡｓ基板３１上に、ＭＯＣＶＤ法（有機金属気相成長
法）により、厚さ０．１μｍのｎ−ＧａＡｓバッファ層
３９、厚さ１．５μｍのｎ−（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉ
ｎ_0.5Ｐキャリア閉じ込め層（クラッド層）３３、厚さ
０．７μｍのノンドープ（Ａｌ_0.45Ｇａ_0.55）_0.5Ｉｎ
_0.5Ｐ活性層３４、厚さ１．５μｍのｐ−（Ａｌ_0.7Ｇａ
_0.3）_0.5Ｉｎ_0.5Ｐ窓層（クラッド層）３５、厚さ５μ
ｍのｐ−Ａｌ_0.7Ｇａ_0. ₃Ａｓ電流拡散層４０およびｐ−
ＧａＡｓオーミックコンタクト層３８が形成されてい
る。さらに、下部電極１０が基板側に、上部電極１１が
半導体層成長側に各々形成されている。オーミックコン
タクト層３８と電極１１とはリードボンドができるサイ
ズ（約１００μｍ）を残して周辺をエッチングにより除
去されている。

【０００４】このＬＥＤは、図１６（ａ）に示すよう
に、上部電極１１から注入された電流が電流拡散層４０
で広がり、活性層３４全域に注入されて発光が生じる。

【０００５】

【発明が解決しようとする課題】上記従来のＬＥＤにお
いて、電流は活性層３４全域に注入されるが、その内の
かなりの部分が上部電極１１の直下部分に集中するの
で、この部分での発光量が多くなる。しかし、このＬＥ
Ｄでは、図１６（ｂ）に示すように、上部電極１１直下
で発して上方に向かう光（イ〜ハ）は、上部電極１１で
反射されて外部に出られず、また、上部電極１１が形成
されていない部分に向かう光（ニ）は、素子表面への入
射角が臨界角以上であると、そこで反射して素子外部に
出られない。このため、光の外部への取り出し効率が悪
くなり、注入された電流の内、相当の部分が外部に取り
出せない光の発生に費やされることになる。

【０００６】本発明は、上記問題点を解決するためにな
されたものであり、素子内部の発光効率を高め、素子外
部への光取り出しを効率よく行うことができる半導体発
光素子およびその製造方法を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】本発明の半導体発光素子
は、（１１１）Ｂ面を主面とする第１導電型のＧａＡｓ
基板の該表面に、上面と側面とを有する突出部が、上面
を（１１１）Ｂ面として形成され、該突出部の上面を除
いた基板上に、第１導電型と反対導電型である第２導電
型のＧａＡｓ層または第２導電型のＡｌＧａＡｓ層が形
成され、該第２導電型のＧａＡｓ層または第２導電型の
ＡｌＧａＡｓ層と、該突出部の上面との上に渡って、Ｇ
ａＩｎＰまたはＡｌＧａＩｎＰ層からなる活性層が、第
１導電型のＡｌＧａＩｎＰ層と第２導電型のＡｌＧａＩ
ｎＰ層とに挟まれてなる発光用積層部が形成されてお
り、そのことにより上記目的が達成される。

【０００８】前記基板の発光用積層部形成側および発光
用積層部形成側と反対側に各々電極が形成されて前記活
性層の突出部上部分が発光部とされ、基板の発光用積層
部側に形成される電極が、主として該発光部の上を除い
て形成されているのが望ましい。

【０００９】前記発光用積層部が、前記突出部上を含む
部分で凸状に形成されているのが望ましい。

【００１０】本発明の半導体発光素子の製造方法は、
（１１１）Ｂ面を主面とする第１導電型のＧａＡｓ基板
の該表面に、上面と側面とを有する突出部を、上面を
（１１１）Ｂ面として形成する工程と、該突出部の上面
を除いた基板上に、第１導電型と反対導電型である第２
導電型のＧａＡｓ層または第２導電型のＡｌＧａＡｓ層
を形成する工程と、該第２導電型のＧａＡｓ層または第
２導電型のＡｌＧａＡｓ層と、該突出部の上面との上に
渡って、ＧａＩｎＰまたはＡｌＧａＩｎＰ層からなる活
性層が、第１導電型のＡｌＧａＩｎＰ層と第２導電型の
ＡｌＧａＩｎＰ層とに挟まれてなる発光用積層部を形成
する工程とを含み、そのことにより上記目的が達成され
る。

【００１１】

【作用】本発明の半導体発光素子においては、（１１
１）Ｂ面を主面とする第１導電型のＧａＡｓ基板の表面
に、（１１１）Ｂ面を上面とする突出部が形成されてい
る。突出部の上面を除いた基板上には、第２導電型のＧ
ａＡｓ層または第２導電型のＡｌＧａＡｓ層が形成さ
れ、その状態の基板全面上に、ＧａＩｎＰまたはＡｌＧ
ａＩｎＰ層からなる発光層の上下面を、第１導電型のＡ
ｌＧａＩｎＰ層と第２導電型のＡｌＧａＩｎＰ層とで挟
んでなる発光用積層部が形成されている。よって、電流
は突出部上の活性層部分に効率よく注入される。

【００１２】発光用積層部側に形成される上部電極を、
主として発光部（活性層の突出部上部分）を除いて形成
すると、発光部からの光が素子外部に取り出される際に
上部電極に邪魔されない。よって、素子外部への光の取
り出し効率を高くすることができる。尚、上部電極は、
リードボンドを行う大面積の部分（約１００μｍ径の領
域）が、発光部上を除いて形成されていればよい。ま
た、発光部上に補助電極などを形成して、発光部への電
流注入効率を向上させてもよい。

【００１３】発光用積層部を、突出部上を含む部分で凸
状にすると、素子表面に臨界角以上で入射する光の割合
を減少させることができるので、素子外部への光の取り
出し効率をさらに高くすることができる。

【００１４】（１１１）Ｂ面を主面とする第１導電型の
ＧａＡｓ基板の主面に、上面が（１１１）Ｂ面である突
出部を形成して、第２導電型のＧａＡｓ層または第２導
電型のＡｌＧａＡｓ層を成長させると、（１１１）Ｂ面
を除く部分に選択的に成長が行われるので、突出部上を
除く部分に成長を行うことができる。よって、所望の電
流狭窄構造を容易に形成することができる。

【００１５】

【実施例】以下に本発明の実施例について説明する。

【００１６】（実施例１）図１（ａ）および（ｂ）は、
実施例１の半導体発光素子を示す断面図および平面図で
ある。図１（ａ）においては、電流の流れを破線で示
し、発光の様子を実線で示している。また、図１（ｂ）
においては、上部電極１１形成部を斜線で示している。
以下の説明に於いて、ミラー指数（「１」１０）等にお
ける記号「」は、例えば要素１の正負の符号の反転を表
す。

【００１７】この半導体発光素子は、（１１１）Ｂ面を
主面とするｐ型ＧａＡｓ基板１に、高低差０．５μｍ程
度の突出部２０が［「１」１０］方向に形成されてい
る。突出部２０の上面２１は（１１１）Ｂ面となってお
り、突出部上部２１を除いた基板１上に、突出部２０の
下部２２と側面２３とを埋め込んで、ｎ−ＧａＡｓ電流
狭窄層２が形成され、表面が平坦化されている。その状
態の基板１の全面に、ｐ型（Ａｌ_XＧａ_1-X）_YＩｎ_1-YＰ
キャリア閉じ込め層（クラッド層、例えばＸ＝０．７、
Ｙ＝０．５）３、（Ａｌ_ZＧａ_1-Z）_WＩｎ_1-WＰ活性層
（例えばＺ＝０．４５、Ｗ＝０．５）４、ｎ型（Ａｌ_U
Ｇａ_1-U）_VＩｎ_1-VＰ窓層（クラッド層、例えばＵ＝
０．７、Ｖ＝０．５）５が積層形成されている。ｎ型ク
ラッド層５の上には、上部電極１１が、主として突出部
２０の上方に当たる発光部２４上を除いて形成され、基
板１側には下部電極１０が形成されている。

【００１８】クラッド層３および５は、活性層４よりも
禁制帯幅の大きな材料から形成されて、クラッド層３、
活性層４およびクラッド層５からなる光発光用積層部と
なっている。

【００１９】この半導体発光素子は、以下のようにし
て、１回の成長工程で作製することができる。

【００２０】まず、図２（ａ）に示すように、（１１
１）Ｂ面を有するｐ型ＧａＡｓ基板１に、ドライエッチ
ングまたはウェットエッチング等の方法により、高低差
０．５μｍ程度の突出部２０を［「１」１０］方向に形
成する。突出部の上面は（１１１）Ｂ面となる。

【００２１】次に、ＭＯＣＶＤ法によりｎ−ＧａＡｓ電
流狭窄層２を形成する。ここで、成長条件は、成長温度
７００℃、V族／III族比１００とした。この成長条件で
は、ＧａＡｓ層またはＡｌＧａＡｓ層の（１１１）Ｂ面
上の成長速度は、ほぼゼロになる。このため、突出部２
０の上面２１と下部２２とには、ｎ−ＧａＡｓ層が成長
しにくい。よって、成長は、図２（ｂ）に示すように、
突出部２０の側面２３から横方向に起こる。さらに、２
方向から成長してきた成長層のフロントが交わって、突
出部２０の側面２３および下部２２が埋まるので、図２
（ｃ）に示すような電流狭窄層２が形成される。

【００２２】引き続いて、ｐ型クラッド層３、活性層
４、ｎ型クラッド層５を順次積層形成する。この際、Ａ
ｌＧａＡｓ層およびＧａＡｓ層を成長する場合とは異な
り、ＡｌＧａＩｎＰ層およびＧａＩｎＰ層は、（１１
１）Ｂ面上にも適度な成長速度（例えば１μｍ／ｈｏｕ
ｒ程度）で成長する。よって、発光用積層部は、図２
（ｄ）に示すように基板全面に形成される。

【００２３】その後、図２（ｅ）に示すように、ｎ型ク
ラッド層５の上に、突出部２０の上方を開口させて上部
電極１１を形成し、基板１側には全面に下部電極１０を
形成する。ここで、上部電極１１は発光部２４の上を避
けて電流狭窄層２の上部に形成し、この部分にリードボ
ンドを行うようにした。

【００２４】最後に一点鎖線２５に沿ってチップに分割
し、ＬＥＤ素子を得た。

【００２５】この半導体発光素子は、活性層４の突出部
２０上部分２４が発光部となる。図１（ａ）に示すよう
に、電流が突出部２０の上面２１から注入されるので、
その上の部分が発光部２４となって、効率よく発光する
ことができる。また、上部電極１１が、主として発光部
２４の上を除いて形成されているので、発光が上部電極
１１に邪魔されることがなく、素子表面から外部に取り
出しやすい。この半導体発光素子を５ｍｍφのランプに
モールド実装したところ、２０ｍＡ通電時、波長５５５
ｎｍで３カンデラの光度の緑色帯ＬＥＤが得られた。

【００２６】（実施例２）図３（ａ）および（ｂ）は、
実施例２の半導体発光素子を示す断面図および平面図で
ある。

【００２７】本実施例の半導体発光素子は、［「１」０
０］方向に２°オフした（１１１）Ｂ面を表面とするｐ
型ＧａＡｓ基板１を用いている。突出部２０の側面２３
には、基板１と同じ導電型のｐ−ＧａＡｓバッファ層６
が形成され、その側面にｎ−Ａｌ_PＧａ_1-PＡｓ電流狭窄
層２（例えばＰ＝０．１）が形成されている。また、ｐ
型キャリア閉じ込め層（クラッド層）３の下には、Ａｌ
_QＩｎ_1-QＰ（例として、Ｑ＝０．５）と（Ａｌ_RＧ
ａ_1-R）_SＩｎ_1-SＰ（例えばＲ＝０．５、Ｓ＝０．５）
とを交互に２０層積層した光反射層７が形成され、ｎ型
窓層（クラッド層）５と上部電極１１との間には、ｎ−
ＧａＡｓコンタクト層８が形成されている。また、主と
して突出部２０の上方を除いて形成された上部電極１１
の他に、小面積の補助電極１１’が形成されて、発光部
２４への電流拡散を容易にしている。

【００２８】この半導体発光素子の製造において、コン
タクト層８の成長は、成長温度を７５０℃まで昇温し、
わずかながら（１１１）Ｂ面上にもＧａＡｓ層の成長を
可能にして行った。また、成長したＧａＡｓ層は、発光
部２４からの発光を邪魔しないように、一部エッチング
により除去した。

【００２９】この実施例では、発光した光の内、素子下
部に向かうものを光反射層７により上部に反射して外部
に取り出すことができる。また、ｐ型（Ａｌ_0.5Ｇ
ａ_0.5）_0. ₅Ｉｎ_0.5Ｐクラッド層３、ノンドープＧａ_0.5
Ｉｎ_0.5Ｐ活性層４、ｎ型（Ａｌ_0. ₅Ｇａ_0.5）_0.5Ｉｎ
_0.5Ｐクラッド層５とすることにより、赤色帯のＬＥＤ
が得られる。この半導体発光素子を５ｍｍφのランプに
モールド実装したところ、２０ｍＡ通電時、波長６５０
ｎｍで１５カンデラの光度が得られた。

【００３０】（実施例３）図４（ａ）および（ｂ）は、
実施例３の半導体発光素子を示す断面図および平面図で
ある。

【００３１】この実施例の半導体発光素子は、（１１
１）Ｂ面を主面とするｎ型ＧａＡｓ基板３１を用いてい
る。突出部２０は表面形状が円形に形成されており、電
流狭窄層３２、クラッド層３３、活性層３４およびクラ
ッド層３５は、導電型を逆にした以外は、実施例１の電
流狭窄層２、クラッド層３、活性層４およびクラッド層
５と同様の構成とすることができる。

【００３２】この実施例の半導体発光素子においても、
実施例１と同様に、突出部２０上の発光部２４に効率よ
く電流を注入することができる。また、上部電極１１
は、主として発光部２４の上方を除いて形成されている
ので、発光を効率よく外部へ取り出すことができる。こ
の半導体発光素子を５ｍｍφのランプにモールド実装し
たところ、２０ｍＡ通電時、波長５６３ｎｍで３．２カ
ンデラの光度が得られた。

【００３３】（実施例４）図５（ａ）および（ｂ）は、
実施例４の半導体発光素子を示す断面図および平面図で
ある。

【００３４】この実施例の半導体発光素子は、突出部２
０を多数設けて電流の注入領域を複数にし、発光部をマ
ルチ化している。その他の構成は、実施例１と同様にす
ることができる。

【００３５】この半導体発光素子を５ｍｍφのランプに
モールド実装したところ、２０ｍＡ通電時、波長５５５
ｎｍで４カンデラの光度が得られた。

【００３６】（実施例５）図６は、実施例５の半導体発
光素子を示す平面図である。

【００３７】この実施例の半導体発光素子は、突出部２
０の形状を三角形にしている。この突出部２０上の活性
層が発光部となるのは他の実施例と同様である。

【００３８】（実施例６）図７は、実施例６の半導体発
光素子を示す平面図である。

【００３９】この実施例の半導体発光素子は、突出部２
０の形状を円形にし、多数設けている。この突出部２０
上の活性層が発光部となるのは他の実施例と同様であ
る。

【００４０】（実施例７）図８（ａ）および（ｂ）は、
実施例７の半導体発光素子を示す断面図および平面図で
ある。図８（ａ）においては、電流の流れを破線で示
し、発光を実線で示している。また、図８（ｂ）におい
ては、上部電極１１形成部を斜線で示している。

【００４１】この半導体発光素子は、実施例１と同様
に、（１１１）Ｂ面を主面とするｐ型ＧａＡｓ基板１
に、高低差０．５μｍ程度の突出部２０が［「１」１
０］方向に形成されている。突出部２０の上面２１は
（１１１）Ｂ面となっており、突出部２０の上面２１を
除いた部分には、突出部２０の下部２２と側面２３とを
埋め込んでｎ−ＧａＡｓ電流狭窄層２が形成され、表面
が平坦化されている。その状態の基板１の全面に、ｐ型
（Ａｌ_XＧａ_1-X）_YＩｎ_1-YＰキャリア閉じ込め層（クラ
ッド層、例えばＸ＝０．７、Ｙ＝０．５）３、（Ａｌ_Z
Ｇａ_1-Z）_WＩｎ_1-WＰ活性層（例えばＺ＝０．４５、Ｗ
＝０．５）４、ｎ型（Ａｌ_UＧａ_1-U）_VＩｎ_1-VＰ窓層
（クラッド層、例えばＵ＝０．７、Ｖ＝０．５）５が積
層形成されている。ｎ型クラッド層５において、光出射
領域となる突出部２０上方の部分は、断面形状が台形の
凸状であり、台形部分の周囲に上部電極１１が形成され
ている。また、基板１側には下部電極１０が形成されて
いる。

【００４２】クラッド層３および５は、活性層４よりも
禁制帯幅の大きな材料から形成されて、クラッド層３、
活性層４およびクラッド層５からなる光発光用積層部と
なっている。

【００４３】この半導体発光素子は、以下のようにし
て、１回の成長工程で作製することができる。

【００４４】まず、実施例１と同様にして、（１１１）
Ｂ面を有するｐ型ＧａＡｓ基板１に、図９（ａ）に示す
ような高低差０．５μｍ程度の突出部２０を［「１」１
０］方向に形成する。

【００４５】次に、実施例１と同様にして、ｎ−ＧａＡ
ｓ電流狭窄層２を形成する。ここでも、成長は、図９
（ｂ）に示すように、突出部２０の側面２３から横方向
に起こり、２方向から成長してきた成長層のフロントが
交わって、突出部２０の側面２３および下部２２が埋ま
るので、図９（ｃ）に示すような電流狭窄層２が形成さ
れる。

【００４６】引き続いて、実施例１と同様にして、ｐ型
クラッド層３、活性層４、ｎ型クラッド層５を順次積層
形成する。ここでも、ＡｌＧａＩｎＰ層およびＧａＩｎ
Ｐ層は、（１１１）Ｂ面上にも適度な成長速度で成長す
る。よって、発光用積層部は、図９（ｄ）に示すように
基板全面に形成される。

【００４７】その後、図９（ｅ）に示すように、例えば
イオンミリング法により、ｎ型クラッド層５を断面形状
が台形となるようにエッチングして、台形状部分の周囲
に上部電極１１を形成し、基板１側には全面に下部電極
１０を形成する。このようにすると、上部電極１１は、
主として発光部２４の上を除いて形成される。

【００４８】最後に一点鎖線２５に沿ってチップに分割
し、ＬＥＤ素子を得た。

【００４９】この半導体発光素子は、活性層４の突出部
２０上部分２４が発光部となる。図８（ａ）に示すよう
に、電流が突出部２０の上面２１から注入されるので、
その上の活性層が発光部２４となって、効率よく発光す
ることができる。また、上部電極１１が主として発光部
２４の上を除いて形成されているので、発光が上部電極
１１に邪魔されることがなく、素子表面から外部に取り
出しやすい。さらに、発光の大部分が台形状の素子表面
に臨界角以下で入射するので、発光が外部に取り出され
やすく、ＬＥＤの外部への光取り出し効率を高めること
ができる。この半導体発光素子を５ｍｍφのランプにモ
ールド実装したところ、２０ｍＡ通電時、波長５５５ｎ
ｍで５カンデラの光度の緑色帯ＬＥＤが得られた。

【００５０】（実施例８）図１０（ａ）および（ｂ）
は、実施例８の半導体発光素子を示す断面図および平面
図である。

【００５１】本実施例の半導体発光素子は、［「１」０
０］方向に２°オフした（１１１）Ｂ面を表面とするｐ
型ＧａＡｓ基板１を用いている。突出部２０の側面２３
には、基板１と同じ導電型のｐ−ＧａＡｓバッファ層６
が形成され、その側面にｎ−Ａｌ_PＧａ_1-PＡｓ電流狭窄
層２（例えばＰ＝０．１）が形成されている。また、ｐ
型キャリア閉じ込め層（クラッド層）３の下には、Ａｌ
_QＩｎ_1-QＰ（例として、Ｑ＝０．５）と（Ａｌ_RＧ
ａ_1-R）_SＩｎ_1-SＰ（例えばＲ＝０．５、Ｓ＝０．５）
とを交互に２０層積層した光反射層７が形成されてい
る。また、ｎ型クラッド層５の断面形状は台形ではなく
半円状とされており、半円状部分の周辺に形成された上
部電極１１の他に小面積の補助電極１１’が形成され
て、発光部２４への電流拡散を容易にしている。

【００５２】この半導体発光素子の製造においては、素
子表面を半円状にするために、基板のあおり角を変えな
がらイオンミリング法を行って、ｎ型クラッド層５を加
工した。

【００５３】この実施例では、発光した光の内、素子下
部に向かうものを光反射層７により上部に反射して外部
に取り出すことができる。この実施例では、ｐ型（Ａｌ
_0.5Ｇａ_0.5）_0.5Ｉｎ_0.5Ｐクラッド層３、ノンドープＧ
ａ_0.5Ｉｎ_0.5Ｐ活性層４、ｎ型（Ａｌ_0.5Ｇａ_0.5）_0.5
Ｉｎ_0.5Ｐクラッド層５とすることにより赤色帯のＬＥ
Ｄが得られた。この半導体発光素子を５ｍｍφのランプ
にモールド実装したところ、２０ｍＡ通電時、波長６５
０ｎｍで２２カンデラの光度が得られた。

【００５４】（実施例９）図１１（ａ）および（ｂ）
は、実施例９の半導体発光素子を示す断面図および平面
図である。

【００５５】この実施例の半導体発光素子は、（１１
１）Ｂ面を主面とするｎ型ＧａＡｓ基板３１を用いてい
る。突出部２０は表面形状が円形に形成されており、電
流狭窄層３２、クラッド層３３、活性層３４およびクラ
ッド層３５は、導電型を逆にした以外は、実施例１の電
流狭窄層２、クラッド層３、活性層４およびクラッド層
５と同様の構成とすることができる。また、上部電極１
１は光出射領域である円形ドーム状部分の周辺に形成さ
れ、ｐ型クラッド層３５と上部電極１１との間には、ｐ
型ＧａＡｓコンタクト層３８が形成されている。

【００５６】この半導体発光素子の製造は、以下のよう
にして行うことができる。

【００５７】まず、図１２（ａ）に示すように、（１１
１）Ｂ面を有するｎ型ＧａＡｓ基板３１に、ドライエッ
チングまたはウェットエッチング等の方法により、高低
差０．７μｍ程度の円形突出部２０を形成する。

【００５８】次に、ＭＯＣＶＤ法によりｐ−ＧａＡｓ電
流狭窄層３２を形成する。ここで、成長条件は、成長温
度６８０℃、V族／III族比１５０とした。この成長条件
では、実施例１と同様に、突出部２０の上面２１と下部
２２とには、ｐ−ＧａＡｓ層が成長しにくい。よって、
成長は、突出部２０の側面２３から横方向に起こり、２
方向から成長してきた成長層のフロントが交わって、突
出部２０の側面２３および下部２２が埋まるので、図２
（ｂ）に示すような電流狭窄層２が形成される。

【００５９】引き続いて、ｎ型クラッド層３３、活性層
３４を順次積層形成する。この時の成長条件は、成長温
度６８０℃、V族／III族比４００とした。その後、成長
温度を５５０℃に下げ、突出部２０上の成長部に、選択
的にＫｒＦエキシマレーザ光（２４８ｎｍ）を照射し
て、ｐ型クラッド層３５を形成する。ここで、照射光の
強度分布を被照射部の中心部で強く、周辺部で弱くして
おくと、図１２（ｃ）に示すような円形ドーム状のｐ型
クラッド層３５を形成することができる。このような成
長が可能となるのは、光が照射された部分の温度が光強
度分布に応じて増大し、それに対応してＡｌＧａＩｎＰ
層の結晶成長速度が上昇するからである。

【００６０】その後、図１２（ｄ）に示すように、電流
狭窄層３２上の成長部に、選択的にＫｒＦエキシマレー
ザ光を照射して、ｐ型ＧａＡｓコンタクト層３８を形成
する。この照射を行うことにより、成長速度は遅いもの
の、（１１１）Ｂ面上にもＧａＡｓ層を形成することが
できる。ｐ型ＧａＡｓコンタクト層３８は、ｐ型クラッ
ド層３５のドーム状部分周辺に形成する。

【００６１】さらに、ｐ型コンタクト層３８の上に上部
電極１１を形成し、基板１側には全面に下部電極１０を
形成する。このことにより、上部電極１１はｐ型クラッ
ド層３５のドーム状部分の周辺に、発光部の上を除いた
状態で形成される。

【００６２】最後に一点鎖線２５に沿ってチップに分割
し、ＬＥＤ素子を得た。

【００６３】この実施例の半導体発光素子においても、
実施例７と同様に、突出部２０上の活性層が発光部２４
となって、効率よく電流を注入することができる。ま
た、上部電極１１は、主として発光部２４の上方を除い
て形成されているので、発光を効率よく外部へ取り出す
ことができる。さらに、光出射領域がドーム状に形成さ
れているので、発光の大部分が素子表面に臨界角以下で
入射して、発光が外部に取り出されやすい。この半導体
発光素子を５ｍｍφのランプにモールド実装したとこ
ろ、２０ｍＡ通電時、波長５６３ｎｍで６カンデラの光
度が得られた。

【００６４】（実施例１０）図１３（ａ）および（ｂ）
は、実施例１０の半導体発光素子を示す断面図および平
面図である。

【００６５】この実施例の半導体発光素子は、ｎ型クラ
ッド層５の上にｎ−ＧａＡｓコンタクト層８が形成され
ており、光出射領域の加工形状が円錐台状となってい
る。また、光出射領域を凸状に加工する際に、ｎ型クラ
ッド層５のみを加工するのではなく、加工のフロントを
ｐ型クラッド層３にまで及ぼしている。また、上部電極
１１は、凸状の周辺ではなく、円錐台の上に形成してい
る。

【００６６】この半導体発光素子の製造においては、成
長温度を７６０℃と高くすることにより、わずかながら
（１１１）Ｂ面上にもＧａＡｓ層を成長可能にして、ｎ
−ＧａＡｓコンタクト層８を形成している。また、光出
射領域となる円錐台の形成は、光発光用積層部をイオン
ミリング法等によりエッチングすることにより行うこと
ができる。

【００６７】この半導体発光素子を５ｍｍφのランプに
モールド実装したところ、２０ｍＡ通電時、波長５５５
ｎｍで７カンデラの光度が得られた。

【００６８】（実施例１１）図１４（ａ）および（ｂ）
は、実施例１１の半導体発光素子を示す断面図および平
面図である。

【００６９】この実施例の半導体発光素子は、光出射領
域の加工形状が円形ドーム状にされており、さらに発光
部が多数設けられている。その他の構成は、実施例１と
同様にすることができる。

【００７０】この半導体発光素子を５ｍｍφのランプに
モールド実装したところ、２０ｍＡ通電時、波長５５７
ｎｍで８カンデラの光度が得られた。

【００７１】（実施例１２）図１５（ａ）および（ｂ）
は、実施例５の半導体発光素子を示す断面図および平面
図である。

【００７２】この実施例の半導体発光素子は、ｐ型クラ
ッド層５にＶ溝が同心円状に形成され、光出射領域の形
状が円錐台状になっている。Ｖ溝の周囲のｐ型クラッド
層５上には、ｎ−ＧａＡｓコンタクト層８および上部電
極１１が形成されている。

【００７３】この半導体発光素子を５ｍｍφのランプに
モールド実装したところ、２０ｍＡ通電時、波長５５９
ｎｍで８カンデラの光度が得られた。

【００７４】本発明の半導体発光素子において、基板の
導電型はｐ、ｎ型のいずれを用いてもよく、成長層の導
電型も基板に応じてｐ、ｎ型を決めることができる。発
光波長は、ＡｌＧａＩｎＰまたはＧａＩｎＰ活性層の組
成を適宜選択して、赤色から緑色のどの波長帯にもでき
る。活性層は必ずしもノンドープである必要はなく、ｐ
型またはｎ型にしてもよい。成長層の混晶比は、適宜選
択することができる。電流狭窄層は、ＧａＡｓ層または
ＡｌＧａＡｓ層のいずれでもよい。ＧａＡｓ基板は（１
１１）Ｂ面を主面とするものであれば、ジャスト方向で
ある必要はなく、［‘１’００］方向または［０‘１’
‘１’］方向に数度オフしていてもよい。上部電極は、
リードボンドを行う大面積の部分が、発光部の上部を除
いて形成されていればよく、小面積の補助電極を発光部
の上部に形成してもよい。発光用積層部の突出形状も上
記の実施例に示したものに限られず、三角錐や四角錐な
ど種々の形状にすることができる。

【００７５】本発明の半導体発光素子の製造において、
突出部を形成する時に用いるレジストマスクまたは絶縁
マスクを残して電流狭窄層の成長を行い、マスクを除去
してから発光用積層部を形成してもよい。成長方法は、
ＭＯＣＶＤ法が望ましいが、ＭＢＥ（分子線エピタキシ
ー）法、ＡＬＥ（原子層エピタキシー）法、ＣＢＥ（化
学ビームエピタキシー）法等、他の気相成長法を用いて
もよい。

【００７６】

【発明の効果】以上の説明から明らかなように、本発明
によれば、基板に形成された突出部の状表面を除く部分
に電流狭窄層が形成されているので、突出部上の活性層
部分（発光部）に電流が効率よく注入されて、発光効率
を高めることができる。また、上部電極が、主として発
光部上を除いて形成されているので、上部への発光の取
り出し効率を上昇させることができる。さらに、発光用
積層部が、突出部上（光出射領域）を含む部分で、凸状
に形成されているので、発光した光の内、素子表面に臨
界角以上で入射する光の割合が減少するので、上部への
発光取り出し効率を高めることができる。

【００７７】本発明の半導体発光素子の製造方法は、
（１１１）Ｂ面を主面とする第１導電型のＧａＡｓ基板
に（１１１）Ｂ面を上面とする突出部を形成し、その側
面に第２導電型のＧａＡｓ層またはＡｌＧａＡｓ層を成
長させるので、突出部の上部を除く部分に選択的に成長
を行うことができ、所望の電流狭窄構造を容易に形成す
ることができる。

【図面の簡単な説明】

【図１】実施例１の半導体発光素子を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。

【図２】（ａ）〜（ｅ）は、実施例１の半導体発光素子
の製造工程を示す図である。

【図３】実施例２の半導体発光素子を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。

【図４】実施例３の半導体発光素子を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。

【図５】実施例４の半導体発光素子を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。

【図６】実施例５の半導体発光素子を示す平面図であ
る。

【図７】実施例６の半導体発光素子を示す平面図であ
る。

【図８】実施例７の半導体発光素子を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。

【図９】（ａ）〜（ｅ）は、実施例７の半導体発光素子
の製造工程を示す図である。

【図１０】実施例８の半導体発光素子を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。

【図１１】実施例９の半導体発光素子を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。

【図１２】（ａ）〜（ｅ）は、実施例９の半導体発光素
子の製造工程を示す図である。

【図１３】実施例１０の半導体発光素子を示す図であ
り、（ａ）は断面図、（ｂ）は平面図である。

【図１４】実施例１１の半導体発光素子を示す図であ
り、（ａ）は断面図、（ｂ）は平面図である。

【図１５】実施例１２の半導体発光素子を示す図であ
り、（ａ）は断面図、（ｂ）は平面図である。

【図１６】従来の半導体発光素子を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。

【符号の説明】

１ｐ型ＧａＡｓ基板２ｎ−ＧａＡｓまたはｎ−ＡｌＧａＡｓ電流狭窄層３ｐ型ＡｌＧａＩｎＰキャリア閉じ込め層（クラッド
層）４、３４ＡｌＧａＩｎＰまたはＧａＩｎＰ活性層５ｎ型ＡｌＧａＩｎＰ窓層（クラッド層）６ｐ−ＧａＡｓバッファ層７光反射層８ｎ−ＧａＡｓコンタクト層１０下部電極１１上部電極１１’ 上部電極（補助電極）２０突出部２１突出部上部２２突出部下部２３突出部側面２４発光部３１ｎ型ＧａＡｓ基板３２ｐ−ＧａＡｓ電流狭窄層３３ｎ型ＡｌＧａＩｎＰキャリア閉じ込め層（クラッ
ド層）３５ｐ型ＡｌＧａＩｎＰ窓層（クラッド層）３８ｐ−ＧａＡｓコンタクト層

Claims

【特許請求の範囲】

【請求項１】（１１１）Ｂ面を主面とする第１導電型
のＧａＡｓ基板の表面に、上面と側面とを有する突出部
が、上面を（１１１）Ｂ面として形成され、該突出部の
上面を除いた基板上に、第１導電型と反対導電型である
第２導電型のＧａＡｓ層または第２導電型のＡｌＧａＡ
ｓ層が形成され、該第２導電型のＧａＡｓ層または第２
導電型のＡｌＧａＡｓ層と、該突出部の上面との上に渡
って、ＧａＩｎＰまたはＡｌＧａＩｎＰ層からなる活性
層が、第１導電型のＡｌＧａＩｎＰ層と第２導電型のＡ
ｌＧａＩｎＰ層とに挟まれてなる発光用積層部が形成さ
れた半導体発光素子。
【請求項２】前記基板の発光用積層部形成側および発
光用積層部形成側と反対側に各々電極が形成されて前記
活性層の突出部上部分が発光部とされ、該発光用積層部
側に形成される電極が、主として該発光部の上を除いて
形成されている請求項１に記載の半導体発光素子。
【請求項３】前記発光用積層部が、前記突出部上を含
む部分で凸状に形成されている請求項１に記載の半導体
発光素子。
【請求項４】（１１１）Ｂ面を主面とする第１導電型
のＧａＡｓ基板の該表面に、上面と側面とを有する突出
部を、上面を（１１１）Ｂ面として形成する工程と、該突出部の上面を除いた基板上に、第１導電型と反対導
電型である第２導電型のＧａＡｓ層または第２導電型の
ＡｌＧａＡｓ層を形成する工程と、該第２導電型のＧａＡｓ層または第２導電型のＡｌＧａ
Ａｓ層と、該突出部の上面との上に渡って、ＧａＩｎＰ
またはＡｌＧａＩｎＰ層からなる活性層が、第１導電型
のＡｌＧａＩｎＰ層と第２導電型のＡｌＧａＩｎＰ層と
に挟まれてなる発光用積層部を形成する工程と、を含む半導体発光素子の製造方法。