JPH06326462A - Manufacture printed wiring board provided with through-hole - Google Patents

Manufacture printed wiring board provided with through-hole

Info

Publication number
JPH06326462A
JPH06326462A JP19192693A JP19192693A JPH06326462A JP H06326462 A JPH06326462 A JP H06326462A JP 19192693 A JP19192693 A JP 19192693A JP 19192693 A JP19192693 A JP 19192693A JP H06326462 A JPH06326462 A JP H06326462A
Authority
JP
Japan
Prior art keywords
hole
wiring board
holes
plating layer
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19192693A
Other languages
Japanese (ja)
Inventor
Akihiro Demura
彰浩 出村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP19192693A priority Critical patent/JPH06326462A/en
Publication of JPH06326462A publication Critical patent/JPH06326462A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PURPOSE:To realize a printed wiring board provided with through-holes which can be connected together by a method wherein a plating layer formed on the inner wall of the through-hole is split into pieces by an insulator. CONSTITUTION:A copper foil 3 is pasted on both the sides of an insulating layer 2 for the formation of a copper-plated laminate board, through-holes are provided to the laminate board 1 partially overlapping each other to form a primary hole (through-hole) 4, a copper plating layer is formed on the inner wall of the primary hole 4 and the surface of the copper foil 3 through electroless copper plating, and furthermore a copper plating layer 5 is formed on the upside of the copper plating layer. The copper plating layer 5 is formed uniform in thickness, a photosensitive etching resist, film 6 is laminated thereon, exposed to light, and developed, and the unexposed and undeveloped film 6 is removed, and the disused copper plating layer 5 and the disused copper foil 3 are removed. Therefore, the film 6 left unremoved on a circuit pattern is separated off, and the edge of the overlap of the primary hole 4 where through-holes overlap each other is cut off through a secondary hole processing, whereby four insulating sections 9 are formed, and four circuit patterns P on each side of the laminate board 1 are connected to each other.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はスルーホールを有するプ
リント配線板の製造方法に関し、特に、両面プリント配
線板にあっては、プリント配線板の上面に形成される複
数の各回路パターンと下面に形成される複数の各回路パ
ターンとをそれぞれ別個独立に、また、多層プリント配
線板にあっては、上下両面の回路パターン間や上下両面
の回路パターンと中間層の回路パターンとの間をそれぞ
れ別個独立に、相互に接続可能なスルーホールを有する
プリント配線板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board having through holes, and in particular, in a double-sided printed wiring board, a plurality of circuit patterns formed on the upper surface of the printed wiring board and a plurality of circuit patterns formed on the lower surface. Each of the plurality of formed circuit patterns is independent of each other, and in the case of the multilayer printed wiring board, the circuit patterns on the upper and lower surfaces and between the circuit patterns on the upper and lower surfaces and the circuit pattern on the intermediate layer are respectively independent. The present invention relates to a method for manufacturing a printed wiring board having through holes that can be connected to each other independently.

【0002】[0002]

【従来の技術】従来、スルーホールを有する各種のプリ
ント配線板が提案されており、かかるプリント配線板に
おいてスルーホールは、一般的に、両面プリント配線板
にあっては上下両面に形成された各回路パターンを相互
に接続する手段として用いられており、また、多層プリ
ント配線板においては上下両面の回路パターン相互を接
続したり、また、上下両面の回路パターンと中間層の回
路パターンとを相互に接続する手段として用いられてい
る。そして、前記各プリント配線板においては、1つの
スルーホールによりそれぞれ別層に形成された2つの回
路パターンを相互を接続するものである。
2. Description of the Related Art Conventionally, various printed wiring boards having through holes have been proposed. In such printed wiring boards, through holes are generally formed on both upper and lower surfaces of a double-sided printed wiring board. It is used as a means to connect circuit patterns to each other.In a multilayer printed wiring board, circuit patterns on the upper and lower surfaces are connected to each other, and circuit patterns on the upper and lower surfaces and circuit patterns on the intermediate layer are mutually connected. It is used as a means of connecting. Then, in each of the printed wiring boards, two circuit patterns formed in different layers are connected to each other by one through hole.

【0003】しかしながら、このように1つのスルーホ
ールを介して接続可能な回路パターンが2つに限られる
と、配線板上に多数の回路パターンが存在する場合に
は、各回路パターン相互を接続するために多くのスルー
ホールを配線板に形成する必要がある。この場合、回路
パターンの設計上、複数のスルーホールを配線板上で集
合して形成するのが良いものの、スルーホールの周囲に
は通常ランドパターンが形成されていることから、ラン
ドパターンを含めてスルーホールが形成される部分の周
囲には回路パターンが形成不可能な領域が必然的に発生
することとなる。かかる領域の面積は、回路パターンが
複雑になってスルーホールの数が増加すればする程大き
くなり、配線板に占める占有率が増加するので回路パタ
ーンの配線上まだまだ問題が残存するものであった。
However, if the number of circuit patterns connectable via one through hole is limited to two as described above, when a large number of circuit patterns are present on the wiring board, the circuit patterns are connected to each other. Therefore, it is necessary to form many through holes in the wiring board. In this case, in designing the circuit pattern, it is preferable to form a plurality of through holes collectively on the wiring board, but since the land patterns are usually formed around the through holes, the land patterns are included. A region where the circuit pattern cannot be formed inevitably occurs around the portion where the through hole is formed. The area of such a region becomes larger as the circuit pattern becomes more complicated and the number of through-holes increases, and the occupancy rate on the wiring board increases, so that a problem still remains in the wiring of the circuit pattern. .

【0004】このような問題を解決するため、近年、ス
ルーホールの内周壁に形成される導体めっきを複数に分
割すべく絶縁部を形成して1つのスルーホールに多数の
回路パターンを接続する機能を生じさせる方法が開発さ
れている。例えば、実開平4−120262号公報に
は、バイアホール(スルーホール)内でクリアランス部
(絶縁部)を設けることにより分割された複数のめっき
部を形成し、各めっき部を介してプリント基板の上下両
面に形成された複数の回路パターン相互を接続するよう
にしたプリント基板が記載されている。そして、バイア
ホール内でクリアランス部を形成する方法としては、バ
イアホールにめっきを施す際にめっき層の形成を防止し
得る材料を塗着しておく方法、また、バイアホールの内
面全面にめっきを施した後、レーザビーム等を照射して
めっき層を削除する方法が採用されている。
In order to solve such a problem, in recent years, a function of forming an insulating portion in order to divide the conductor plating formed on the inner peripheral wall of the through hole into a plurality of parts and connecting a large number of circuit patterns to one through hole. Have been developed. For example, in Japanese Utility Model Application Laid-Open No. 4-120262, a plurality of divided plated portions are formed by providing clearance portions (insulating portions) in via holes (through holes), and printed wiring boards of the printed circuit board are provided through the plated portions. A printed circuit board is described in which a plurality of circuit patterns formed on both upper and lower surfaces are connected to each other. Then, as a method of forming the clearance portion in the via hole, a method of coating a material capable of preventing the formation of a plating layer when plating the via hole, and plating the entire inner surface of the via hole After applying, a method of irradiating a laser beam or the like to remove the plating layer is adopted.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前記実
開平4−120262号公報に記載された前者の方法で
は、バイアホールの内面にクリアランスに相当する幅に
従ってめっきレジスト等の材料を塗着することは極めて
困難なものであり、回路パターンが益々複雑化してバイ
アホールの径が小さくなっている現状においては、極め
て非現実的な方法でしかないものである。
However, in the former method described in Japanese Utility Model Laid-Open No. 4-120262, it is not possible to apply a material such as a plating resist on the inner surface of the via hole according to the width corresponding to the clearance. It is extremely difficult, and it is only an extremely unrealistic method in the present situation where the circuit pattern becomes more complicated and the diameter of the via hole becomes smaller.

【0006】また、前記した後者の方法では、レーザビ
ームにてバイアホール内面に形成されためっき層を溶融
除去することは可能であると考えられるが、レーザビー
ムの照射制御が極めて複雑なものとなり、結果的に配線
板の高コスト化を招来する虞が多分に存するものであ
る。
In the latter method described above, it is considered possible to melt and remove the plating layer formed on the inner surface of the via hole with a laser beam, but the irradiation control of the laser beam becomes extremely complicated. As a result, there is a possibility that the cost of the wiring board may be increased.

【0007】本発明は前記従来技術の問題点を解消する
ためになされたものであり、スルーホール内周壁に形成
されるめっき層を極めて簡単な方法により絶縁してめっ
き層を複数に分割することにより、両面プリント配線板
にあってはプリント配線板の上面に形成される複数の各
回路パターンと下面に形成される複数の各回路パターン
とをそれぞれ別個独立に、また、多層プリント配線板に
あっては上下両面の回路パターン間や上下両面の回路パ
ターンと中間層の回路パターンとの間をそれぞれ別個独
立に、相互に接続可能なスルーホールを有するプリント
配線板の製造方法を提供することを目的とする。
The present invention has been made in order to solve the above-mentioned problems of the prior art. The plating layer formed on the inner peripheral wall of the through hole is insulated by a very simple method to divide the plating layer into a plurality of layers. Thus, in the double-sided printed wiring board, the plurality of circuit patterns formed on the upper surface of the printed wiring board and the plurality of circuit patterns formed on the lower surface of the printed wiring board are separately and independently provided, and also in the multilayer printed wiring board. Another object of the present invention is to provide a method of manufacturing a printed wiring board having through-holes that can be connected to each other independently between the upper and lower circuit patterns and between the upper and lower circuit patterns and the intermediate circuit pattern. And

【0008】[0008]

【課題を解決するための手段】前記目的を達成するため
請求項1記載の発明は、配線板本体に複数の貫通孔相互
の一部をラップさせてスルーホールを形成するスルーホ
ール形成工程と、前記スルーホールの内周壁に金属導体
のめっき層を形成するめっき工程と、前記スルーホール
のめっき層を介して相互に接続される回路パターンを前
記配線板本体の両面に形成する回路パターン形成工程
と、前記スルーホールにおける各貫通孔相互のラップ部
の縁部を除去する除去工程とからなる構成とされる。
In order to achieve the above object, the invention according to claim 1 is a through-hole forming step of forming a through hole by overlapping a part of a plurality of through holes in a wiring board body. A plating step of forming a plating layer of a metal conductor on the inner peripheral wall of the through hole; and a circuit pattern forming step of forming circuit patterns connected to each other through the plating layer of the through hole on both surfaces of the wiring board body. And a removing step of removing an edge portion of the lap portion between the through holes in the through hole.

【0009】また、請求項2記載の発明は、配線板本体
に複数の貫通孔相互の一部をラップさせてスルーホール
を形成するスルーホール形成工程と、前記スルーホール
が形成された配線板本体に無電解めっき触媒を付与する
めっき触媒付与工程と、前記スルーホールにおける各貫
通孔相互のラップ部の縁部を除去することにより縁部に
存在する無電解めっき触媒を除去する除去工程と、前記
無電解めっき触媒が除去された縁部を除いて、無電解め
っきによりスルーホールの内周壁に金属導体のめっき層
を形成するとともに、スルーホールのめっき層を介して
相互に接続される回路パターンを前記配線板本体の両面
に形成する無電解めっき工程とからなる構成とされる。
According to a second aspect of the present invention, there is provided a through hole forming step of forming a through hole by overlapping a part of a plurality of through holes on a wiring board main body, and a wiring board main body having the through hole formed therein. A plating catalyst applying step of applying an electroless plating catalyst to the through hole, and a removing step of removing the electroless plating catalyst present at the edge by removing the edge of the lap portion of each through hole in the through hole, Except for the edges where the electroless plating catalyst has been removed, a plating layer of metal conductor is formed on the inner peripheral wall of the through hole by electroless plating, and circuit patterns connected to each other through the plating layer of the through hole are formed. The electroless plating process is performed on both surfaces of the wiring board body.

【0010】更に、請求項3記載の発明は、配線板本体
に複数の貫通孔相互の一部をラップさせてスルーホール
を形成するスルーホール形成工程と、前記スルーホール
の内周壁に金属導体のめっき層を形成するめっき工程
と、前記スルーホールのめっき層を介して相互に接続さ
れる複数の回路パターンを前記配線板本体の両面に形成
する回路パターン形成工程と、前記スルーホール内を充
填しつつ前記配線板本体の両面にプリプレグを積層する
とともに、積層したプリプレグの両面に銅箔を張り付け
る多層化工程と、前記スルーホールにおける各貫通孔相
互のラップ部の縁部を除去する除去工程とからなる構成
とされる。
Further, the invention according to claim 3 is a through hole forming step of forming a through hole by overlapping a part of a plurality of through holes in a wiring board main body, and a metal conductor on an inner peripheral wall of the through hole. A plating step of forming a plating layer, a circuit pattern forming step of forming a plurality of circuit patterns connected to each other through the plating layer of the through hole on both surfaces of the wiring board body, and filling the inside of the through hole. While laminating prepregs on both sides of the wiring board main body, a multi-layering step of sticking copper foil on both sides of the laminated prepregs, and a removing step of removing edges of lap portions between the through holes in the through holes. It is composed of.

【0011】[0011]

【作用】前記構成を有する請求項1の発明では、先ず、
配線板本体に複数の貫通孔相互の一部をラップさせてス
ルーホールが形成される。この後、スルーホールの内周
壁に金属導体のめっき層が形成されるとともに、配線板
本体の両面にスルーホールのめっき層に接続する複数の
回路パターンが形成される。そして、スルーホールにお
ける各貫通孔相互のラップ部の縁部が除去され、これに
よりスルーホールを有するプリント配線板が製造される
ものである。このとき、スルーホール内において、めっ
き層では縁部が除去されることにより絶縁部が形成され
ることとなり、これよりスルーホール内のめっき層は複
数に分割される。この結果、配線板本体の両面に形成さ
れた複数の各回路パターンは、スルーホール内で分割さ
れた複数の各めっき層を介して相互に接続されるもので
ある。
In the invention of claim 1 having the above-mentioned structure, first,
A through hole is formed by overlapping a part of the plurality of through holes with the wiring board body. Thereafter, a plating layer of a metal conductor is formed on the inner peripheral wall of the through hole, and a plurality of circuit patterns connected to the plating layer of the through hole are formed on both surfaces of the wiring board body. Then, the edge portion of the lap portion between the through holes in the through hole is removed, whereby the printed wiring board having the through hole is manufactured. At this time, in the through hole, the insulating portion is formed by removing the edge portion of the plating layer, so that the plating layer in the through hole is divided into a plurality of parts. As a result, the plurality of circuit patterns formed on both sides of the wiring board body are connected to each other through the plurality of plating layers divided in the through holes.

【0012】また、請求項2の発明では、配線板本体に
複数の貫通孔相互の一部をラップさせてスルーホールが
形成された後、スルーホール内部及び配線板本体に無電
解めっき触媒が付与される。次に、スルーホールにおけ
る各貫通孔相互のラップ部の縁部が除去することによ
り、縁部に存在する無電解めっき触媒が除去される。こ
のとき、スルーホール内では、無電解めっき触媒が除去
された縁部を介して、無電解めっき触媒が存在する部分
が不連続に形成されることとなる。この後、無電解めっ
きにより、前記のように無電解めっき触媒が除去された
縁部を除いて、スルーホールの内周壁に金属導体のめっ
き層が形成される。この状態では、無電解めっき触媒が
除去されている縁部にはめっき層が形成されることなく
スルーホール内で不連続に存在する無電解めっき触媒の
存在する部分にめっき層が選択的に形成されるので、め
っき層が形成されない縁部を絶縁部としてスルーホール
内には複数のめっき層が存在することとなる。そして、
同時に、スルーホール内に形成された複数の各めっき層
を介して相互に接続される複数の回路パターンが配線板
本体の両面に形成されるものである。
According to the second aspect of the invention, after the through holes are formed in the wiring board main body by partially overlapping the plurality of through holes, the electroless plating catalyst is applied to the inside of the through holes and the wiring board main body. To be done. Next, the edge portions of the lap portions of the through holes in the through holes are removed to remove the electroless plating catalyst present at the edge portions. At this time, in the through hole, the portion where the electroless plating catalyst is present is discontinuously formed through the edge portion where the electroless plating catalyst is removed. Thereafter, by electroless plating, a plating layer of a metal conductor is formed on the inner peripheral wall of the through hole except for the edge portion where the electroless plating catalyst is removed as described above. In this state, the plating layer is not formed on the edge where the electroless plating catalyst is removed, but the plating layer is selectively formed on the portion where the electroless plating catalyst exists discontinuously in the through hole. Therefore, a plurality of plating layers are present in the through hole with the edge portion where the plating layer is not formed as an insulating portion. And
At the same time, a plurality of circuit patterns connected to each other through the plurality of plating layers formed in the through holes are formed on both surfaces of the wiring board body.

【0013】更に、請求項3の発明では、先ず、配線板
本体に複数の貫通孔相互の一部をラップさせてスルーホ
ールが形成される。この後、スルーホールの内周壁に金
属導体のめっき層が形成されるとともに、配線板本体の
両面にスルーホールのめっき層に接続する複数の回路パ
ターンが形成される。そして、スルーホール内を充填し
つつ配線板本体の両面にプリプレグが積層されるととも
に、その積層されたプリプレグの両面に銅箔が張り付け
られる。これにより、プリント配線板の多層化が行なわ
れる。更に、この後、スルーホールにおける各貫通孔相
互のラップ部の縁部が除去され、これによりスルーホー
ルを有するプリント配線板が製造されるものである。こ
のようにラップ部の縁部を除去する際、多層化工程にお
いてスルーホール内にはプリプレグの樹脂が充填されて
いることから、スルーホール内への樹脂の充填工程を別
途行なうことなく、また、ラップ部の縁部で金属導体の
めっき層が剥離したりバリ等を生じることなく、ラップ
部の縁部を除去することが可能となる。前記各工程を経
ることにより、スルーホール内において、めっき層では
縁部が除去されることにより絶縁部が形成されることと
なり、これよりスルーホール内のめっき層は複数に分割
される。この結果、配線板本体の両面に形成された複数
の各回路パターン、及び、これらの回路パターンと多層
化により形成された中間層の回路パターンとは、スルー
ホール内で分割された複数の各めっき層を介して相互に
接続されるものである。
Further, in the third aspect of the present invention, first, the through hole is formed in the wiring board main body by partially overlapping the plurality of through holes. Thereafter, a plating layer of a metal conductor is formed on the inner peripheral wall of the through hole, and a plurality of circuit patterns connected to the plating layer of the through hole are formed on both surfaces of the wiring board body. Then, the prepreg is laminated on both surfaces of the wiring board main body while filling the inside of the through hole, and the copper foil is attached to both surfaces of the laminated prepreg. As a result, the printed wiring board is multilayered. Furthermore, after this, the edges of the lap portions between the through holes in the through holes are removed, whereby a printed wiring board having through holes is manufactured. When removing the edge portion of the lap portion in this way, since the resin of the prepreg is filled in the through hole in the multi-layering step, it is not necessary to separately perform the step of filling the resin in the through hole, and It is possible to remove the edge portion of the wrap portion without peeling the plating layer of the metal conductor or burrs at the edge portion of the wrap portion. Through each of the above steps, the insulating portion is formed by removing the edge portion of the plating layer in the through hole, and thus the plating layer in the through hole is divided into a plurality of parts. As a result, the plurality of circuit patterns formed on both sides of the wiring board main body and the circuit pattern of the intermediate layer formed by layering these circuit patterns are separated from each other by a plurality of platings divided in the through holes. They are connected to each other through layers.

【0014】[0014]

【実施例】以下、本発明を具体化した実施例に基づいて
図面を参照しつつ詳細に説明する。先ず、第1実施例に
係る製造方法について図1乃至図4を参照して説明す
る。図1は第1実施例に係るサブトラクティブ法に基づ
くプリント配線板の製造方法を示す工程図であり、先
ず、工程(イ)に示すように所定寸法に裁断した両面銅
張り積層板1を用意する。両面銅張り積層板1は、公知
のように絶縁層2の上下両面に銅箔3を張り付けてな
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A detailed description will be given below of an embodiment embodying the present invention with reference to the drawings. First, a manufacturing method according to the first embodiment will be described with reference to FIGS. FIG. 1 is a process diagram showing a method for manufacturing a printed wiring board based on the subtractive method according to the first embodiment. First, as shown in step (a), a double-sided copper-clad laminate 1 cut into predetermined dimensions is prepared. To do. The double-sided copper-clad laminate 1 is formed by laminating copper foils 3 on the upper and lower surfaces of an insulating layer 2 as is well known.

【0015】次に、工程(ロ)において、銅張り積層板
1に複数の貫通孔の一部をラップさせつつ1次穴(スル
ーホール)4を形成する。かかる1次穴加工について図
2に基づき説明する。図2は1次穴加工により銅張り積
層板1に形成された1次穴4を示す平面図であり、この
1次穴4は、図2に示すように、先ず、ドリルを介して
各円形穴C1、C2、C3、C4の周囲が相互に接する
ように4つの円形穴C1、C2、C3、C4を銅張り積
層板1に形成し、この後、各円形穴C1、C2、C3、
C4の中央部に円形穴C5を形成することにより穿設さ
れる。続いて、工程(ハ)では、1次穴4の整面、穴内
壁の洗浄を行なった後、無電解銅めっきにより1次穴4
の内周壁、及び、各銅箔3の上面に銅めっき層を形成す
る。そして、更に、電解銅めっきを介して、無電解めっ
きにより形成された銅めっき層の上面に銅めっき層5を
形成し、1次穴4における銅めっき層5の厚さと各銅箔
3に形成された銅めっき層5の厚さの均一化を図る。こ
の状態が工程(ハ)に示されている。
Next, in step (b), primary holes (through holes) 4 are formed in the copper-clad laminate 1 while partially wrapping a plurality of through holes. The primary hole processing will be described with reference to FIG. FIG. 2 is a plan view showing the primary holes 4 formed in the copper-clad laminate 1 by the primary hole processing. The primary holes 4 are, as shown in FIG. Four circular holes C1, C2, C3, C4 are formed in the copper-clad laminate 1 so that the peripheries of the holes C1, C2, C3, C4 are in contact with each other, and thereafter, the circular holes C1, C2, C3,
It is formed by forming a circular hole C5 at the center of C4. Subsequently, in step (c), after the surface of the primary hole 4 is cleaned and the inner wall of the hole is cleaned, the primary hole 4 is electroless copper plated.
A copper plating layer is formed on the inner peripheral wall and the upper surface of each copper foil 3. Then, a copper plating layer 5 is further formed on the upper surface of the copper plating layer formed by electroless plating through electrolytic copper plating, and the thickness of the copper plating layer 5 in the primary hole 4 and the copper foil 3 are formed. The thickness of the formed copper plating layer 5 is made uniform. This state is shown in step (C).

【0016】更に、工程(ニ)において、銅張り積層板
1の両面に形成された各銅めっき層5上に感光性のエッ
チングレジストフィルム6をラミネートする。この後、
工程(ホ)にて所定の回路パターンに従ってエッチング
レジストフィルム6の露光・現像を行い、露光・現像さ
れていないエッチングレジストフィルム6の除去を行な
う。この時点において、銅張り積層板1の両面に形成さ
れた銅めっき層5上には、工程(ホ)に示すように、回
路パターンとして残存させるべき銅めっき層5の上面に
エッチングレジストフィルム6が残されている。
Further, in the step (d), a photosensitive etching resist film 6 is laminated on each copper plating layer 5 formed on both surfaces of the copper-clad laminate 1. After this,
In the step (e), the etching resist film 6 is exposed and developed according to a predetermined circuit pattern, and the etching resist film 6 which is not exposed and developed is removed. At this point, as shown in the step (e), the etching resist film 6 is formed on the upper surface of the copper plating layer 5 to be left as a circuit pattern on the copper plating layer 5 formed on both surfaces of the copper-clad laminate 1. It is left.

【0017】次に、工程(ヘ)において、回路パターン
として不要な銅めっき層5及び銅箔3を除去すべくエッ
チング処理を行い、更に、工程(ト)にて前記のように
銅張り積層板1の両面に形成した回路パターン上に残存
するエッチングレジストフィルム6を剥離する。これに
より、銅張り積層板1の両面には所定の回路パターンが
形成されるとともに、各回路パターンは1次穴4の内周
壁に形成された銅めっき層5を介して相互に接続された
プリント配線板PWBが得られるものである。
Next, in the step (f), an etching treatment is performed to remove the copper plating layer 5 and the copper foil 3 which are unnecessary as a circuit pattern, and further, in the step (g), the copper-clad laminate is as described above. The etching resist film 6 remaining on the circuit patterns formed on both sides of 1 is peeled off. As a result, a predetermined circuit pattern is formed on both surfaces of the copper-clad laminate 1, and the circuit patterns are connected to each other via the copper plating layer 5 formed on the inner peripheral wall of the primary hole 4. The wiring board PWB is obtained.

【0018】そして、前記のように製造されたプリント
配線板PWBは、工程(チ)において、1次穴4で相互
にラップするラップ部の縁部を切除すべく2次穴加工が
行なわれる。かかる2次穴加工について図3を参照して
説明する。図3は2次穴加工によりプリント配線板PW
Bに形成された2次穴を示す平面図であり、2次穴加工
は前記のように形成された1次穴4の相互における各ラ
ップ部Lをドリル(1次穴加工に使用されるドリルより
も太い径を有する)を介して切除するべく円形穴C6を
形成することにより行なわれ、これによりラップ部Lが
切除されてなる2次穴(スルーホール)7が形成される
ものである。このように2次穴加工を行なう際には、1
次穴4の内部に絶縁性樹脂や半田等の導電性材料を充填
した後にドリルにより円形穴C6を穿設することが望ま
しい。このようにすれば、円形穴C6を形成する際に、
2次穴7の内周壁に形成されている銅めっき層5が内周
壁から剥離したりバリ等が発生することを確実に防止す
ることができる。
Then, in the printed wiring board PWB manufactured as described above, in the step (h), a secondary hole processing is carried out so as to cut the edges of the lap portions which are mutually wrapped by the primary holes 4. The secondary hole processing will be described with reference to FIG. Fig. 3 shows a printed wiring board PW with secondary holes.
It is a plan view showing a secondary hole formed in B, and the secondary hole processing is performed by drilling each lap portion L between the primary holes 4 formed as described above (a drill used for the primary hole processing). The secondary hole (through hole) 7 is formed by forming a circular hole C6 to be cut off through the lap portion L having a larger diameter than that). When performing the secondary hole machining in this way, 1
It is desirable to form a circular hole C6 with a drill after filling the inside of the next hole 4 with a conductive material such as insulating resin or solder. By doing this, when forming the circular hole C6,
It is possible to reliably prevent the copper plating layer 5 formed on the inner peripheral wall of the secondary hole 7 from being peeled off from the inner peripheral wall and from causing burrs or the like.

【0019】前記各工程(イ)乃至工程(チ)を経るこ
とにより製造されたプリント配線板PWBについて図4
に基づき説明する。図4はプリント配線板PWBにおけ
る2次穴7の一部を切り欠いて模式的に示すプリント配
線板PWBの斜視図であり、2次穴7の内周壁において
前記工程(ハ)にて形成された銅めっき層5には、前記
工程(チ)にて行なわれた2次穴加工でラップ部Lを切
除したことにより4つの絶縁部9(図4には1つの絶縁
部9のみ示す)が形成されており、この結果、2次穴7
の内周壁の銅めっき層5は4つの部分に分割されること
となる。また、プリント配線板PWBの上下両面には、
それぞれランド部8を有する4つの回路パターンPが形
成されており(図4中では、上面に2つの回路パターン
Pのみ示されており、また、裏面にも同様に4つの回路
パターンPが形成されている)、上下における各2つの
回路パターンPは前記のように分割された銅めっき層5
のそれぞれを介して相互に接続されている。
FIG. 4 shows a printed wiring board PWB manufactured through the above steps (a) to (h).
It will be explained based on. FIG. 4 is a perspective view of the printed wiring board PWB schematically showing a part of the secondary holes 7 in the printed wiring board PWB by cutting it out. In the copper plating layer 5, four insulating portions 9 (only one insulating portion 9 is shown in FIG. 4) are obtained by cutting the lap portion L by the secondary hole processing performed in the step (h). Formed, and as a result, the secondary hole 7
The copper plating layer 5 on the inner peripheral wall of is divided into four parts. In addition, on both upper and lower sides of the printed wiring board PWB,
Four circuit patterns P each having a land portion 8 are formed (in FIG. 4, only two circuit patterns P are shown on the upper surface, and four circuit patterns P are similarly formed on the back surface). Each of the upper and lower two circuit patterns P has the copper plating layer 5 divided as described above.
Are connected to each other via.

【0020】これにより、プリント配線板PWBに形成
された1つの2次穴7(スルーホール)内に4つの導通
路(銅めっき層5)を設けることができ、この結果、1
つの2次穴7を介してプリント配線板PWBにおける上
下各4つの回路パターンPを相互に接続できるのでプリ
ント配線板PWBに形成すべきスルーホールの数を全体
的に減少させてスルーホールがプリント配線板PWBに
占める占有面積を極めて小さくすることができるもので
ある。
As a result, four conduction paths (copper plated layer 5) can be provided in one secondary hole 7 (through hole) formed in the printed wiring board PWB. As a result, 1
Since the upper and lower four circuit patterns P in the printed wiring board PWB can be connected to each other through the two secondary holes 7, the number of through holes to be formed in the printed wiring board PWB is reduced as a whole, and the through holes are printed wiring. The occupied area of the plate PWB can be made extremely small.

【0021】次に、本発明の第2実施例に係るプリント
配線板の製造方法について図5及び図6に基づき説明す
る。図5は第2実施例に係るアディティブ法に基づくプ
リント配線板の製造方法を示す工程図であり、先ず、工
程(A)において上下両面に所定の回路パターンQ1
(内層回路パターンとなる)を形成した絶縁層11Aの
両面に、更に絶縁層11Bを積層してなる3層積層板1
0を用意する。この時点においては、3層積層板10の
両面には銅箔は存在していない。
Next, a method of manufacturing a printed wiring board according to the second embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a process diagram showing a method for manufacturing a printed wiring board based on the additive method according to the second embodiment. First, in step (A), a predetermined circuit pattern Q1 is formed on both upper and lower surfaces.
Three-layer laminated plate 1 in which insulating layers 11B are further laminated on both sides of the insulating layer 11A on which (the inner layer circuit pattern) is formed.
Prepare 0. At this point, no copper foil is present on both sides of the three-layer laminate 10.

【0022】次に、工程(B)で3層積層板10の両面
に無電解めっき用の接着剤層12を塗布形成する。この
後、工程(C)において、スルーホール用の1次穴加工
が行なわれる。かかる1次穴加工は、前第1実施例にお
ける工程(ロ)で行なわれた加工と同一の加工が行なわ
れる(図2参照)。即ち、ドリルを介して各円形穴C
1、C2、C3、C4の周囲が相互に接するように4つ
の円形穴C1、C2、C3、C4を3層積層板10に形
成し、この後、各円形穴C1、C2、C3、C4の中央
部に円形穴C5を形成することにより行なわれる。この
1次穴加工により1次穴13が形成される。更に、この
ように1次穴13が形成された後、3層積層板10の両
面、及び、1次穴13の内周壁にパラジウムからなる無
電解めっき触媒核が付与される。
Next, in step (B), an adhesive layer 12 for electroless plating is applied and formed on both surfaces of the three-layer laminate 10. After that, in step (C), primary hole processing for through holes is performed. This primary hole processing is the same as the processing performed in the step (b) in the first embodiment (see FIG. 2). That is, each circular hole C through the drill
Four circular holes C1, C2, C3, C4 are formed in the three-layer laminate 10 so that the peripheries of 1, C2, C3, C4 are in contact with each other, and thereafter, the circular holes C1, C2, C3, C4 are This is done by forming a circular hole C5 in the center. The primary hole 13 is formed by this primary hole processing. Further, after the primary holes 13 are formed in this manner, electroless plating catalyst nuclei made of palladium are applied to both surfaces of the three-layer laminate 10 and the inner peripheral wall of the primary holes 13.

【0023】これに続いて、工程(D)にて3層積層板
10の両面に感光性のめっきレジストフィルムをラミネ
ートし、更に、所定の回路パターンの形状に従ってめっ
きレジストフィルムを露光・現像する。この後、回路パ
ターンが形成される部分のめっきレジストフィルムを剥
離除去する。これにより、積層板10の両面において回
路パターンの形成に関与しない部分にめっきレジスト1
4が得られる。
Subsequently, in step (D), a photosensitive plating resist film is laminated on both surfaces of the three-layer laminate 10, and the plating resist film is exposed and developed according to the shape of a predetermined circuit pattern. After that, the plating resist film in the portion where the circuit pattern is formed is peeled and removed. As a result, the plating resist 1 is formed on both surfaces of the laminated plate 10 at the portions not involved in the formation of the circuit pattern.
4 is obtained.

【0024】更に、工程(E)において、前記のように
形成された1次穴13で相互にラップするラップ部の縁
部を切除すべく2次穴加工が行なわれる。かかる2次穴
加工は前記第1実施例において行なわれた加工と同一の
ものであり(図3参照)、即ち、1次穴13の相互にお
ける各ラップ部Lをドリル(1次穴加工に使用されるド
リルよりも太い径を有する)を介して切除するべく円形
穴C6を形成することにより行なわれ、これによりラッ
プ部Lが切除されてなる2次穴(スルーホール)15が
形成されるものである。この時点において、2次穴15
内で前記のようにラップ部Lが切除された部分(後述す
るように絶縁部となる)には、工程(C)で付与された
めっき触媒核は存在していない。かかる後、積層板10
の両面、及び、2次穴15の内周壁に付与されためっき
触媒核の活性化処理が行なわれる。
Further, in the step (E), secondary hole processing is carried out to cut off the edges of the lap portions which overlap each other with the primary holes 13 formed as described above. The secondary hole machining is the same as the machining performed in the first embodiment (see FIG. 3), that is, the lap portions L between the primary holes 13 are drilled (used for the primary hole machining). A hole having a diameter larger than that of the drill to be cut) is formed to form a circular hole C6 for cutting, thereby forming a secondary hole (through hole) 15 formed by cutting the lap portion L. Is. At this point, the secondary hole 15
The plating catalyst nucleus added in the step (C) does not exist in the portion where the lap portion L is cut off as described above (it becomes an insulating portion as described later). After that, the laminated plate 10
The activation treatment of the plating catalyst nuclei provided on both sides of the inner peripheral wall of the secondary hole 15 is performed.

【0025】そして、工程(F)において、銅無電解め
っきが行なわれる。これにより、積層板10上でめっき
レジストに被われていない部分には所定の回路パターン
Q2が形成されるとともに、2次穴15内で2次穴加工
時に切除されていない部分にはめっき層16が形成され
る。この結果、積層板10の上下面に形成された各回路
パターンQ2と2次穴15の内周壁のめっき層16とが
接続され、また、めっき層16を介して積層板10の内
部に形成されている回路パターンQ1とが接続された積
層プリント配線板PWBが製造されるものである。
Then, in step (F), copper electroless plating is performed. As a result, a predetermined circuit pattern Q2 is formed on the portion of the laminated plate 10 not covered by the plating resist, and the plating layer 16 is formed on the portion of the secondary hole 15 which is not cut during the secondary hole processing. Is formed. As a result, each circuit pattern Q2 formed on the upper and lower surfaces of the laminated plate 10 is connected to the plating layer 16 on the inner peripheral wall of the secondary hole 15, and is formed inside the laminated plate 10 via the plating layer 16. The laminated printed wiring board PWB connected with the circuit pattern Q1 that is formed is manufactured.

【0026】前記各工程(A)乃至(F)を経て製造さ
れた積層プリント配線板PWBについて図6を参照しつ
つ説明する。図6は積層プリント配線板PWBにおける
2次穴15の一部を切り欠いて模式的に示すプリント配
線板PWBの斜視図であり、2次穴15の内周壁におい
て前記工程(F)にて形成された銅めっき層16には、
前記工程(E)にて行なわれた2次穴加工でラップ部L
を切除してめっき触媒核が付与されていない部分を設け
ることにより、4つの絶縁部17(図6には1つの絶縁
部17のみ示す)が形成されており、この結果、2次穴
15の内周壁の銅めっき層16は4つの部分に分割され
ることとなる。また、プリント配線板PWBの上下両面
には、それぞれランド部18を有する4つの回路パター
ンQ2が形成されており(図6中では、上面に2つの回
路パターンQ2のみ示されており、また、裏面にも同様
に4つの回路パターンQ2が形成されている)、上下に
おける各2つの回路パターンQ2、及び、積層板10の
内部に形成されている回路パターンQ1は、前記のよう
に分割された銅めっき層16のそれぞれを介して相互に
接続されている。
The laminated printed wiring board PWB manufactured through the steps (A) to (F) will be described with reference to FIG. FIG. 6 is a perspective view of the printed wiring board PWB schematically showing a cutout of a part of the secondary hole 15 in the laminated printed wiring board PWB. The printed wiring board PWB is formed on the inner peripheral wall of the secondary hole 15 in the step (F). The copper plating layer 16 thus formed includes
The lap portion L is formed by the secondary hole processing performed in the step (E).
By cutting out and providing a portion to which the plating catalyst nucleus is not provided, four insulating portions 17 (only one insulating portion 17 is shown in FIG. 6) are formed, and as a result, the secondary holes 15 The copper plating layer 16 on the inner peripheral wall is divided into four parts. Further, four circuit patterns Q2 each having a land portion 18 are formed on both upper and lower surfaces of the printed wiring board PWB (in FIG. 6, only two circuit patterns Q2 are shown on the upper surface, and the back surface is also shown). Similarly, four circuit patterns Q2 are formed), two circuit patterns Q2 on the upper and lower sides, and a circuit pattern Q1 formed inside the laminated plate 10 are the copper divided as described above. The plating layers 16 are connected to each other.

【0027】かかる積層プリント配線板PWBにおいて
は、2次穴(スルーホール)15の内周壁に銅めっき層
16が形成される前に2次穴加工を行なっていることに
より、前記第1実施例の製造方法とは異なり2次穴15
内に樹脂等の充填をすることなく2次穴加工を行なった
場合においても、2次穴15の内周壁に形成される銅め
っき層16の分割時に回路パターンQ1の剥離やバリが
発生することを確実に防止することができる。
In such a laminated printed wiring board PWB, the secondary hole processing is performed before the copper plating layer 16 is formed on the inner peripheral wall of the secondary hole (through hole) 15. Unlike the manufacturing method of, the secondary hole 15
Even when the secondary hole processing is performed without filling the inside with resin or the like, peeling or burrs of the circuit pattern Q1 occurs when the copper plating layer 16 formed on the inner peripheral wall of the secondary hole 15 is divided. Can be reliably prevented.

【0028】前記したところにより第2実施例に係る積
層プリント配線板の製造方法によれば、積層プリント配
線板PWBに形成された1つの2次穴15(スルーホー
ル)内に4つの導通路(銅めっき層16)を設けること
ができ、この結果、1つの2次穴15を介してプリント
配線板PWBにおける上下各4つの回路パターンQ2を
相互に接続できるのでプリント配線板PWBに形成すべ
きスルーホールの数を全体的に減少させてスルーホール
がプリント配線板PWBに占める占有面積を極めて小さ
くすることができる。特に、4つに分割された各銅めっ
き層16は、積層プリント配線板PWBの両面の回路パ
ターンQ2と積層板10の内部に形成されている回路パ
ターンQ1との相互、及び、積層板10の内部に形成さ
れている各回路パターンQ1の相互を接続可能であるこ
とから、積層プリント配線板PWBにおける層数を1層
増やすことにより実質的に回路形成可能な面積を飛躍的
に増大させることができ、また、換言すれば配線密度が
同一であれば第2実施例の方法を採用することにより配
線層数を低減させることができるものである。
As described above, according to the method for manufacturing a laminated printed wiring board according to the second embodiment, four conduction paths (in one secondary hole 15 (through hole) formed in the laminated printed wiring board PWB ( Since the copper plating layer 16) can be provided, and as a result, the upper and lower four circuit patterns Q2 in the printed wiring board PWB can be connected to each other through one secondary hole 15, the through wirings to be formed in the printed wiring board PWB. By reducing the number of holes as a whole, the area occupied by the through holes in the printed wiring board PWB can be made extremely small. In particular, each of the four copper plating layers 16 is divided into two parts, the circuit pattern Q2 on both sides of the laminated printed wiring board PWB and the circuit pattern Q1 formed inside the laminated board 10, and the laminated board 10. Since the circuit patterns Q1 formed inside can be connected to each other, by increasing the number of layers in the laminated printed wiring board PWB by one layer, the area in which a circuit can be formed can be substantially increased. In other words, if the wiring density is the same, the number of wiring layers can be reduced by adopting the method of the second embodiment.

【0029】続いて、本発明の第3実施例に係るプリン
ト配線板の製造方法について図7乃至図9に基づき説明
する。ここに、図7及び図8は、第3実施例に係る多層
プリント配線板の製造方法を示す工程図である。この製
造方法は基本的に第1実施例におけるプリント配線板の
製造方法と同一のものであり、第3実施例の多層プリン
ト配線板の製造方法では、多層化工程、及び、多層化工
程に伴いスルーホールを介して更に回路パターンの形成
工程が行なわれる点において第1実施例の製造方法とは
異なる。図7、図8において、先ず、工程(1)に示す
ように所定寸法に裁断した両面銅張り積層板21を用意
する。両面銅張り積層板21は、公知のように絶縁層2
2の上下両面に銅箔23を張り付けてなる。
Next, a method of manufacturing a printed wiring board according to the third embodiment of the present invention will be described with reference to FIGS. 7 and 8 are process diagrams showing a method for manufacturing a multilayer printed wiring board according to the third embodiment. This manufacturing method is basically the same as the manufacturing method of the printed wiring board in the first embodiment, and in the manufacturing method of the multilayer printed wiring board of the third embodiment, a multi-layering process and a multi-layering process are involved. It is different from the manufacturing method of the first embodiment in that the step of forming a circuit pattern is further performed through the through hole. 7 and 8, first, as shown in step (1), a double-sided copper-clad laminate 21 cut into a predetermined size is prepared. The double-sided copper-clad laminate 21 has the insulating layer 2 as is well known.
The copper foil 23 is attached to both upper and lower surfaces of the sheet 2.

【0030】次に、工程(2)において、銅張り積層板
21に複数の貫通孔の一部をラップさせつつ1次穴(ス
ルーホール)24を形成する。かかる1次穴加工は、前
記第1実施例における工程(ロ)で行なわれた加工と同
一の加工が行なわれる(図2参照)。即ち、ドリルを介
して各円形穴C1、C2、C3、C4の周囲が相互に接
するように4つの円形穴C1、C2、C3、C4を両面
銅張り積層板21に形成し、この後、各円形穴C1、C
2、C3、C4の中央部に円形穴C5を形成することに
より行なわれる。この1次穴加工により1次穴24が形
成される。
Next, in step (2), primary holes (through holes) 24 are formed in the copper-clad laminate 21 while partially wrapping the plurality of through holes. This primary hole machining is the same as the machining performed in the step (b) in the first embodiment (see FIG. 2). That is, four circular holes C1, C2, C3, C4 are formed in the double-sided copper-clad laminate 21 through a drill so that the peripheries of the circular holes C1, C2, C3, C4 are in contact with each other. Circular holes C1, C
This is done by forming a circular hole C5 in the center of 2, C3, C4. The primary hole 24 is formed by this primary hole processing.

【0031】続いて、工程(3)では、1次穴24の整
面、穴内壁の洗浄を行なった後、無電解銅めっきにより
1次穴24の内周壁、及び、各銅箔23の上面に銅めっ
き層を形成する。そして、更に、電解銅めっきを介し
て、無電解めっきにより形成された銅めっき層の上面に
銅めっき層25を形成し、1次穴24における銅めっき
層25の厚さと各銅箔23に形成された銅めっき層25
の厚さの均一化を図る。この状態が工程(3)に示され
ている。
Subsequently, in step (3), after the surface of the primary hole 24 is cleaned and the inner wall of the hole is cleaned, the inner peripheral wall of the primary hole 24 and the upper surface of each copper foil 23 are subjected to electroless copper plating. A copper plating layer is formed on. Further, a copper plating layer 25 is formed on the upper surface of the copper plating layer formed by electroless plating through electrolytic copper plating, and the thickness of the copper plating layer 25 in the primary holes 24 and the copper foil 23 are formed. Copper plating layer 25
To make the thickness uniform. This state is shown in step (3).

【0032】更に、工程(4)において、銅張り積層板
1の両面に形成された各銅めっき層25上に感光性のエ
ッチングレジストフィルム26をラミネートする。この
後、工程(5)にて所定の回路パターンに従ってエッチ
ングレジストフィルム26の露光・現像を行い、露光・
現像されていないエッチングレジストフィルム26の除
去を行なう。この時点において、銅張り積層板21の両
面に形成された銅めっき層25上には、工程(5)に示
すように、回路パターンとして残存させるべき銅めっき
層25の上面にエッチングレジストフィルム26が残さ
れている。
Further, in step (4), a photosensitive etching resist film 26 is laminated on each copper plating layer 25 formed on both surfaces of the copper-clad laminate 1. After that, in step (5), the etching resist film 26 is exposed and developed according to a predetermined circuit pattern,
The undeveloped etching resist film 26 is removed. At this point, an etching resist film 26 is formed on the upper surface of the copper plating layer 25 to be left as a circuit pattern on the copper plating layer 25 formed on both surfaces of the copper-clad laminate 21 as shown in step (5). It is left.

【0033】次に、工程(6)において、回路パターン
として不要な銅めっき層25及び銅箔23を除去すべく
エッチング処理を行い、更に、工程(7)にて前記のよ
うに銅張り積層板21の両面に形成した回路パターン上
に残存するエッチングレジストフィルム26を剥離す
る。これにより、銅張り積層板21の両面には所定の回
路パターンが形成されるとともに、各回路パターンは1
次穴24の内周壁に形成された銅めっき層25を介して
相互に接続されたプリント配線板PWBが得られるもの
である。
Next, in step (6), an etching treatment is performed to remove the copper plating layer 25 and the copper foil 23 which are unnecessary as a circuit pattern, and further, in step (7), the copper-clad laminate is as described above. The etching resist film 26 remaining on the circuit patterns formed on both surfaces of 21 is peeled off. As a result, a predetermined circuit pattern is formed on both surfaces of the copper-clad laminate 21, and each circuit pattern has 1
The printed wiring board PWB mutually connected through the copper plating layer 25 formed on the inner peripheral wall of the next hole 24 is obtained.

【0034】続く工程(8)において、前記のように得
られたプリント配線板PWBの多層化が行なわれる。か
かる多層化工程において、前記のように形成された1次
穴24内を充填しつつ、プリント配線板PWBの両面に
プリプレグRが積層され、この後、プリプレグRの両面
に銅箔30が張り付けられる。これにより、1次穴24
内にプリプレグRの樹脂が充填された多層プリント配線
板ML−PWBが得られる。また、工程(9)では、多
層プリント配線板ML−PWBの所定箇所にスルーホー
ルHがドリルを介して穿設され、更に、工程(10)に
おいて、前記工程(3)と同様にして、スルーホールH
の整面、穴内壁の洗浄を行なった後、無電解銅めっきに
よりスルーホールHの内周壁、及び、各銅箔30の上面
に銅めっき層を形成する。そして、更に、電解銅めっき
を介して、無電解めっきにより形成された銅めっき層の
上面に銅めっき層31を形成し、スルーホールHにおけ
る銅めっき層31の厚さと各銅箔30に形成された銅め
っき層31の厚さの均一化を図る。この状態が工程(1
0)に示されている。
In the subsequent step (8), the printed wiring board PWB obtained as described above is multilayered. In the multi-layering process, the prepreg R is laminated on both surfaces of the printed wiring board PWB while filling the inside of the primary hole 24 formed as described above, and then the copper foil 30 is attached to both surfaces of the prepreg R. . As a result, the primary hole 24
A multilayer printed wiring board ML-PWB in which the resin of the prepreg R is filled is obtained. Further, in step (9), through holes H are drilled at predetermined positions of the multilayer printed wiring board ML-PWB via a drill, and further, in step (10), through holes are formed in the same manner as in step (3) above. Hall H
After cleaning the inner surface of the hole and the inner wall of the hole, a copper plating layer is formed on the inner peripheral wall of the through hole H and the upper surface of each copper foil 30 by electroless copper plating. Further, a copper plating layer 31 is formed on the upper surface of the copper plating layer formed by electroless plating through electrolytic copper plating, and the thickness of the copper plating layer 31 in the through hole H and the copper foil 30 are formed. The thickness of the copper plating layer 31 is made uniform. This state is the process (1
0).

【0035】工程(10)が終了した後、工程(11)
において前記各工程(4)乃至(7)と同一の工程を行
なうことにより、多層プリント配線板ML−PWBの上
下両面に銅めっき層31を介して所定の回路パターンP
1(図9参照)が形成される。尚、多層プリント配線板
ML−PWBの内方に存在する前記絶縁層22の両面に
形成された銅めっき層25からは中間層回路パターンP
2(図9参照)が形成される。
After the step (10) is completed, the step (11)
By performing the same steps as the above steps (4) to (7), a predetermined circuit pattern P is formed on the upper and lower surfaces of the multilayer printed wiring board ML-PWB via the copper plating layers 31.
1 (see FIG. 9) is formed. In addition, from the copper plating layers 25 formed on both surfaces of the insulating layer 22 existing inside the multilayer printed wiring board ML-PWB, the intermediate layer circuit pattern P is formed.
2 (see FIG. 9) are formed.

【0036】そして、前記のように製造された多層プリ
ント配線板ML−PWBは、工程(12)において、1
次穴24で相互にラップするラップ部の縁部を切除すべ
く2次穴加工が行なわれる。かかる2次穴加工は前記第
1実施例において行なわれた加工と同一のものであり
(図3参照)、即ち、1次穴24の相互における各ラッ
プ部Lをドリル(1次穴加工に使用されるドリルよりも
太い径を有する)を介して切除するべく円形穴C6を形
成することにより行なわれ、これによりラップ部Lが切
除されてなる2次穴(スルーホール)27が形成される
ものである。
Then, the multilayer printed wiring board ML-PWB manufactured as described above has 1
Secondary hole processing is performed in order to cut the edges of the wrap portions that wrap each other at the next hole 24. The secondary hole machining is the same as the machining performed in the first embodiment (see FIG. 3), that is, each lap L of the primary holes 24 is drilled (used for the primary hole machining). Formed by forming a circular hole C6 for cutting through a hole having a diameter larger than that of the drill to be formed, thereby forming a secondary hole (through hole) 27 formed by cutting the lap portion L. Is.

【0037】このように2次穴加工を行なう際、1次穴
24の内部には前記多層化工程(8)にてプリプレグR
の樹脂が充填されており、これより1次穴24内に樹脂
等を充填するための別工程を行なう必要は全くなく、ま
た、1次穴24内に充填されたプリプレグRの樹脂を介
して2次穴27の内周壁にバリ等が生じたり、銅めっき
層25が2次穴27の内周壁から剥離してしまうことを
確実に防止することができる。
When the secondary hole is formed as described above, the prepreg R is formed inside the primary hole 24 in the multilayering step (8).
Since it is filled with the resin of No. 1, there is no need to perform another step for filling the resin or the like into the primary hole 24, and the resin of the prepreg R filled in the primary hole 24 is used. It is possible to reliably prevent burrs from being formed on the inner peripheral wall of the secondary hole 27 and to prevent the copper plating layer 25 from peeling off from the inner peripheral wall of the secondary hole 27.

【0038】前記各工程(1)乃至工程(12)を経る
ことにより製造された多層プリント配線板ML−PWB
について図9に基づき説明する。図9は多層プリント配
線板ML−PWBにおける2次穴27の一部を切り欠い
て模式的に示す多層プリント配線板ML−PWBの斜視
図であり、2次穴27の内周壁において前記工程(3)
にて形成された銅めっき層25には、前記工程(12)
にて行なわれた2次穴加工でラップ部Lを切除したこと
により4つの絶縁部29(図9には1つの絶縁部29の
み示す)が形成されており、この結果、2次穴27によ
り銅めっき層25は4つの部分に分割されることとな
る。従って、2次穴27の内周壁に臨む銅めっき層25
による中間層回路パターンP2は、2次穴27の4箇所
で各絶縁部29を介して相互に絶縁される。また、多層
プリント配線板ML−PWBの上下両面には回路パター
ンP1が形成されており、各回路パターンP1はスルー
ホールHを介して相互に接続されている。
A multilayer printed wiring board ML-PWB manufactured by going through the above steps (1) to (12)
Will be described with reference to FIG. FIG. 9 is a perspective view of the multilayer printed wiring board ML-PWB which schematically shows a part of the secondary hole 27 in the multilayer printed wiring board ML-PWB by cutting it out. 3)
The copper plating layer 25 formed in
By cutting the lap portion L by the secondary hole processing performed in step 4, four insulating parts 29 (only one insulating part 29 is shown in FIG. 9) are formed, and as a result, the secondary holes 27 are formed. The copper plating layer 25 will be divided into four parts. Therefore, the copper plating layer 25 facing the inner peripheral wall of the secondary hole 27
The intermediate layer circuit pattern P2 according to (4) is insulated from each other at each of the four positions of the secondary hole 27 via each insulating portion 29. Circuit patterns P1 are formed on the upper and lower surfaces of the multilayer printed wiring board ML-PWB, and the circuit patterns P1 are connected to each other through through holes H.

【0039】これにより、多層プリント配線板ML−P
WBに形成された1つの2次穴27(スルーホール)内
に4つの導通路(銅めっき層25)を設けることがで
き、この結果、1つの2次穴27を介して多層プリント
配線板ML−PWBの中間層において、上下各4つの中
間層回路パターンP2を相互に接続できるので多層プリ
ント配線板ML−PWBに形成すべきスルーホールの数
を全体的に減少させてスルーホールが多層プリント配線
板PWBに占める占有面積を極めて小さくすることがで
きるものである。
As a result, the multilayer printed wiring board ML-P
Four conduction paths (copper plating layer 25) can be provided in one secondary hole 27 (through hole) formed in WB, and as a result, the multilayer printed wiring board ML is provided through one secondary hole 27. -In the intermediate layer of the PWB, the upper and lower four intermediate layer circuit patterns P2 can be connected to each other, so that the number of through holes to be formed in the multilayer printed wiring board ML-PWB is reduced and the through holes are provided in the multilayer printed wiring. The occupied area of the plate PWB can be made extremely small.

【0040】以上詳細に説明した通り前記第1実施例の
製造方法では、両面銅張り積層板1に4つの貫通孔相互
の一部をラップさせつつ1次穴4を形成するとともに、
その1次穴4の内周壁に銅めっき層5を形成し、この
後、1次穴4におけるラップ部Lを切除して2次穴7を
形成する加工を行なって銅めっき層5に4つの絶縁部9
を形成して銅めっき層5を4つに分割するようにしたの
で、分割された各銅めっき層5を介してプリント配線板
PWBにおける上下各4つの回路パターンPを相互に接
続でき、これよりプリント配線板PWBに形成すべきス
ルーホールの数を全体的に減少させてスルーホールがプ
リント配線板PWBに占める占有面積を極めて小さくす
ることができる。
As described in detail above, according to the manufacturing method of the first embodiment, the double-sided copper-clad laminate 1 is formed with the primary holes 4 while partially lapping the four through holes.
The copper plating layer 5 is formed on the inner peripheral wall of the primary hole 4, and thereafter, the lap portion L in the primary hole 4 is cut off to form the secondary hole 7 to form four copper plating layers 5 on the copper plating layer 5. Insulation part 9
Since the copper plating layer 5 is divided into four parts by forming, the upper and lower four circuit patterns P in the printed wiring board PWB can be connected to each other through the divided copper plating layers 5. The number of through holes to be formed in the printed wiring board PWB can be reduced as a whole, and the area occupied by the through holes in the printed wiring board PWB can be made extremely small.

【0041】また、前記第2実施例の製造方法では、内
部に回路パターンQ1を形成してなる3層積層板10に
4つの貫通孔相互の一部をラップさせつつ1次穴13を
形成した後、その1次穴13の内周壁に無電解用めっき
触媒核を付与するとともに、1次穴13におけるラップ
部Lを切除して2次穴15を形成する加工を行なって2
次穴15内でめっき触媒核の存在しない4つの絶縁部1
7を設け、この後、無電解めっきにより2次穴15の内
周壁に銅めっき層16を形成するようにしたので、積層
プリント配線板PWBに形成された1つの2次穴15
(スルーホール)内に4つの導通路(銅めっき層16)
を設けることができ、この結果、1つの2次穴15を介
してプリント配線板PWBにおける上下各4つの回路パ
ターンQ2を相互に接続できるのでプリント配線板PW
Bに形成すべきスルーホールの数を全体的に減少させて
スルーホールがプリント配線板PWBに占める占有面積
を極めて小さくすることができる。特に、4つに分割さ
れた各銅めっき層16は、積層プリント配線板PWBの
両面の回路パターンQ2と積層板10の内部に形成され
ている回路パターンQ1との相互、及び、積層板10の
内部に形成されている各回路パターンQ1の相互を接続
可能であることから、積層プリント配線板PWBにおけ
る層数を1層増やすことにより実質的に回路形成可能な
面積を飛躍的に増大させることができ、また、換言すれ
ば配線密度が同一であれば第2実施例の方法を採用する
ことにより配線層数を低減させることができる。
Further, in the manufacturing method of the second embodiment, the primary holes 13 are formed in the three-layer laminated plate 10 having the circuit pattern Q1 formed therein while partially overlapping the four through holes. After that, the electroless plating catalyst nucleus is applied to the inner peripheral wall of the primary hole 13, and the lap portion L in the primary hole 13 is cut off to form the secondary hole 15.
Four insulating parts 1 without plating catalyst nuclei in the next hole 15
7 is provided, and thereafter, the copper plating layer 16 is formed on the inner peripheral wall of the secondary hole 15 by electroless plating. Therefore, one secondary hole 15 formed in the laminated printed wiring board PWB is formed.
Four conduction paths (copper plating layer 16) in the (through hole)
As a result, the upper and lower four circuit patterns Q2 in the printed wiring board PWB can be connected to each other through one secondary hole 15, so that the printed wiring board PW can be formed.
The number of through holes to be formed in B can be reduced as a whole, and the area occupied by the through holes in the printed wiring board PWB can be made extremely small. In particular, each of the four copper plating layers 16 is divided into two parts, the circuit pattern Q2 on both sides of the laminated printed wiring board PWB and the circuit pattern Q1 formed inside the laminated board 10, and the laminated board 10. Since the circuit patterns Q1 formed inside can be connected to each other, by increasing the number of layers in the laminated printed wiring board PWB by one layer, the area in which a circuit can be formed can be substantially increased. In other words, if the wiring density is the same, the number of wiring layers can be reduced by adopting the method of the second embodiment.

【0042】更に、前記第3実施例の製造方法では、両
面銅張り積層板21に4つの貫通孔相互の一部をラップ
させつつ1次穴24を形成するとともに、その1次穴2
4の内周壁に銅めっき層25を形成し、また、1次穴2
4内を充填しつつ両面銅張り積層板21の両面にプリプ
レグRを積層した後プリプレグRの両面に銅箔30を張
り付けることにより多層プリント配線板ML−PWBを
構成し、更に、1次穴24におけるラップ部Lを切除し
て2次穴27を形成する加工を行なって銅めっき層25
に4つの絶縁部29を形成して銅めっき層25を4つに
分割するようにしたので、分割された各銅めっき層25
を介して多層プリント配線板ML−PWBの中間層にお
いて、上下各4つの中間層回路パターンP2を相互に接
続でき、これより多層プリント配線板ML−PWBに形
成すべきスルーホールの数を全体的に減少させてスルー
ホールが多層プリント配線板ML−PWBに占める占有
面積を極めて小さくすることができる
Further, in the manufacturing method of the third embodiment, the primary holes 24 are formed in the double-sided copper-clad laminate 21 while partially overlapping the four through holes, and the primary holes 2 are formed.
Copper plating layer 25 is formed on the inner peripheral wall of
4, the prepreg R is laminated on both sides of the double-sided copper-clad laminate 21 while filling the inside, and the copper foil 30 is attached to both sides of the prepreg R to form the multilayer printed wiring board ML-PWB. The copper plating layer 25 is formed by cutting the lap portion L in 24 to form the secondary hole 27.
Since the four insulating portions 29 are formed on each of the copper plating layers 25 so as to divide the copper plating layer 25 into four, each of the divided copper plating layers 25 is divided.
In the intermediate layer of the multilayer printed wiring board ML-PWB, upper and lower four intermediate layer circuit patterns P2 can be connected to each other, and thus the total number of through holes to be formed in the multilayer printed wiring board ML-PWB can be reduced. The area occupied by the through holes in the multilayer printed wiring board ML-PWB can be made extremely small by reducing

【0043】尚、本発明は前記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲内で種々の改
良、変形が可能であることは勿論である。例えば、前記
各実施例では1次穴4、13を形成する際に、基本的に
4つの円形穴C1、C2、C3、C4を設ける構成とし
たが、円形穴は4つに限られることはなく2つ、3つ又
は5つ以上であっても前記と同様の効果が得られること
は明かである。
The present invention is not limited to the above-mentioned embodiments, and it goes without saying that various improvements and modifications can be made without departing from the gist of the present invention. For example, in each of the embodiments described above, basically four circular holes C1, C2, C3, and C4 are provided when forming the primary holes 4 and 13, but the number of circular holes is not limited to four. It is obvious that the same effect as described above can be obtained even if the number is two, three, or five or more.

【0044】[0044]

【発明の効果】以上説明した通り本発明は、スルーホー
ル内周壁に形成されるめっき層を極めて簡単な方法によ
り絶縁してめっき層を複数に分割することにより、両面
プリント配線板にあってはプリント配線板の上面に形成
される複数の各回路パターンと下面に形成される複数の
各回路パターンとをそれぞれ別個独立に、また、多層プ
リント配線板にあっては上下両面の回路パターン間や上
下両面の回路パターンと中間層の回路パターンとの間を
それぞれ別個独立に、相互に接続可能なスルーホールを
有するプリント配線板の製造方法を提供することがで
き、その産業上奏する効果は大である。
As described above, according to the present invention, the plating layer formed on the inner peripheral wall of the through hole is insulated by a very simple method and the plating layer is divided into a plurality of layers. A plurality of circuit patterns formed on the upper surface of the printed wiring board and a plurality of circuit patterns formed on the lower surface are separately and independently used. It is possible to provide a method for manufacturing a printed wiring board having through holes that can be connected to each other independently and independently between the circuit patterns on both surfaces and the circuit pattern on the intermediate layer, and the industrial effect thereof is great. .

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施例に係るサブトラクティブ法に基づく
プリント配線板の製造方法を示す工程図である。
FIG. 1 is a process drawing showing the method of manufacturing a printed wiring board based on the subtractive method according to the first embodiment.

【図2】1次穴加工により銅張り積層板に形成された1
次穴を示す平面図である。
[FIG. 2] 1 formed on a copper-clad laminate by primary hole processing
It is a top view showing the next hole.

【図3】2次穴加工によりプリント配線板に形成された
2次穴を示す平面図である。
FIG. 3 is a plan view showing secondary holes formed in a printed wiring board by secondary hole processing.

【図4】プリント配線板における2次穴の一部を切り欠
いて模式的に示すプリント配線板の斜視図である。
FIG. 4 is a perspective view of a printed wiring board schematically showing a part of a secondary hole in the printed wiring board by cutting out.

【図5】第2実施例に係るアディティブ法に基づくプリ
ント配線板の製造方法を示す工程図である。
FIG. 5 is a process drawing showing the method of manufacturing a printed wiring board based on the additive method according to the second embodiment.

【図6】積層プリント配線板における2次穴の一部を切
り欠いて模式的に示すプリント配線板の斜視図である。
FIG. 6 is a perspective view of a printed wiring board schematically showing a cutout of a part of a secondary hole in the laminated printed wiring board.

【図7】第3実施例に係る多層プリント配線板の製造方
法を示す工程図である。
FIG. 7 is a process drawing showing the method of manufacturing a multilayer printed wiring board according to the third embodiment.

【図8】第3実施例に係る多層プリント配線板の製造方
法を示す工程図である。
FIG. 8 is a process drawing showing the method of manufacturing the multilayer printed wiring board according to the third example.

【図9】多層プリント配線板における2次穴の一部を切
り欠いて模式的に示す多層プリント配線板の斜視図であ
る。
FIG. 9 is a perspective view of a multilayer printed wiring board schematically showing a part of a secondary hole in the multilayer printed wiring board by cutting out.

【符号の説明】[Explanation of symbols]

1・・・両面銅張り積層板、2・・・絶縁層、3・・・
銅箔、4・・・1次穴、5・・・銅めっき層、7・・・
2次穴、9・・・絶縁部、10・・・3層積層板、13
・・・1次穴、15・・・2次穴、16・・・銅めっき
層、17・・・絶縁部、21・・・両面銅張り積層板、
22・・・絶縁層、23・・・銅箔、24・・・1次
穴、25・・・銅めっき層、27・・・2次穴、29・
・・絶縁部、30・・銅箔、31・・・銅めっき層、C
1、C2、C3、C4、C5、C6・・・円形穴、L・
・・ラップ部、P、P1、P2、Q1、Q2・・・回路
パターン、PWB・・・プリント配線板、ML−PWB
・・・多層プリント配線板、R・・・プリプレグ
1 ... Double-sided copper-clad laminate, 2 ... insulating layer, 3 ...
Copper foil, 4 ... Primary hole, 5 ... Copper plating layer, 7 ...
Secondary hole, 9 ... Insulating part, 10 ... Three-layer laminated plate, 13
... primary hole, 15 ... secondary hole, 16 ... copper plating layer, 17 ... insulating part, 21 ... double-sided copper-clad laminate,
22 ... Insulating layer, 23 ... Copper foil, 24 ... Primary hole, 25 ... Copper plating layer, 27 ... Secondary hole, 29.
..Insulation part, 30 .... Copper foil, 31 ... Copper plating layer, C
1, C2, C3, C4, C5, C6 ... Circular hole, L
..Wrap portion, P, P1, P2, Q1, Q2 ... Circuit pattern, PWB ... Printed wiring board, ML-PWB
... Multilayer printed wiring board, R ... Prepreg

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 配線板本体に複数の貫通孔相互の一部
をラップさせてスルーホールを形成するスルーホール形
成工程と、 前記スルーホールの内周壁に金属導体のめっき層を形成
するめっき工程と、 前記スルーホールのめっき層を介して相互に接続される
複数の回路パターンを前記配線板本体の両面に形成する
回路パターン形成工程と、 前記スルーホールにおける各貫通孔相互のラップ部の縁
部を除去する除去工程とからなるスルーホールを有する
プリント配線板の製造方法。
1. A through hole forming step of forming a through hole by overlapping a part of a plurality of through holes on a wiring board main body, and a plating step of forming a plating layer of a metal conductor on an inner peripheral wall of the through hole. A circuit pattern forming step of forming a plurality of circuit patterns connected to each other through a plated layer of the through hole on both surfaces of the wiring board main body, and an edge portion of a wrap portion of each through hole in the through hole. A method of manufacturing a printed wiring board having a through hole, which comprises a removing step of removing the through hole.
【請求項2】 配線板本体に複数の貫通孔相互の一部
をラップさせてスルーホールを形成するスルーホール形
成工程と、 前記スルーホールが形成された配線板本体に無電解めっ
き触媒を付与するめっき触媒付与工程と、 前記スルーホールにおける各貫通孔相互のラップ部の縁
部を除去することにより縁部に存在する無電解めっき触
媒を除去する除去工程と、 前記無電解めっき触媒が除去された縁部を除いて、無電
解めっきによりスルーホールの内周壁に金属導体のめっ
き層を形成するとともに、スルーホールのめっき層を介
して相互に接続される複数の回路パターンを前記配線板
本体の両面に形成する無電解めっき工程とからなるスル
ーホールを有するプリント配線板の製造方法。
2. A through hole forming step of forming a through hole by wrapping a part of a plurality of through holes in a wiring board main body, and applying an electroless plating catalyst to the wiring board main body in which the through hole is formed. A plating catalyst application step, a removal step of removing the electroless plating catalyst existing at the edge by removing the edge of the lap portion of each through hole in the through hole, and the electroless plating catalyst was removed A plating layer of a metal conductor is formed on the inner peripheral wall of the through hole by electroless plating except for the edges, and a plurality of circuit patterns connected to each other through the plating layer of the through hole are formed on both sides of the wiring board body. A method for manufacturing a printed wiring board having a through hole, which comprises a step of forming an electroless plating layer.
【請求項3】 配線板本体に複数の貫通孔相互の一部
をラップさせてスルーホールを形成するスルーホール形
成工程と、 前記スルーホールの内周壁に金属導体のめっき層を形成
するめっき工程と、 前記スルーホールのめっき層を介して相互に接続される
複数の回路パターンを前記配線板本体の両面に形成する
回路パターン形成工程と、 前記スルーホール内を充填しつつ前記配線板本体の両面
にプリプレグを積層するとともに、積層したプリプレグ
の両面に銅箔を張り付ける多層化工程と、 前記スルーホールにおける各貫通孔相互のラップ部の縁
部を除去する除去工程とからなるスルーホールを有する
プリント配線板の製造方法。
3. A through hole forming step of forming a through hole by wrapping a part of a plurality of through holes in a wiring board body, and a plating step of forming a plating layer of a metal conductor on an inner peripheral wall of the through hole. A circuit pattern forming step of forming a plurality of circuit patterns connected to each other through a plated layer of the through hole on both surfaces of the wiring board main body, and on both surfaces of the wiring board main body while filling the through hole. A printed wiring having a through hole, which includes a multilayering step of laminating prepregs and laminating copper foils on both sides of the laminated prepregs, and a removing step of removing an edge portion of a lap portion between the through holes of the through holes. Method of manufacturing a plate.
JP19192693A 1993-03-17 1993-07-05 Manufacture printed wiring board provided with through-hole Pending JPH06326462A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19192693A JPH06326462A (en) 1993-03-17 1993-07-05 Manufacture printed wiring board provided with through-hole

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-84058 1993-03-17
JP8405893 1993-03-17
JP19192693A JPH06326462A (en) 1993-03-17 1993-07-05 Manufacture printed wiring board provided with through-hole

Publications (1)

Publication Number Publication Date
JPH06326462A true JPH06326462A (en) 1994-11-25

Family

ID=26425136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19192693A Pending JPH06326462A (en) 1993-03-17 1993-07-05 Manufacture printed wiring board provided with through-hole

Country Status (1)

Country Link
JP (1) JPH06326462A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137064A (en) * 1999-06-11 2000-10-24 Teradyne, Inc. Split via surface mount connector and related techniques
US6388208B1 (en) 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
DE10312157A1 (en) * 2003-03-19 2004-10-07 Elma Trenew Electronic Gmbh Multilayer circuit board e.g. for electrical and computer technology especially computer back-planes, uses metallization consisting of through-boring passing through circuit board
DE102004014034A1 (en) * 2004-03-19 2005-10-06 Endress + Hauser Gmbh + Co. Kg Printed circuit board with at least one connection hole for a lead or pin of a wired electronic component
JP2009170561A (en) * 2008-01-15 2009-07-30 Panasonic Corp Wiring substrate and its manufacturing method
CN111010822A (en) * 2019-12-27 2020-04-14 三芯威电子科技(江苏)有限公司 Processing method of blind hole of circuit board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137064A (en) * 1999-06-11 2000-10-24 Teradyne, Inc. Split via surface mount connector and related techniques
US6388208B1 (en) 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
DE10312157A1 (en) * 2003-03-19 2004-10-07 Elma Trenew Electronic Gmbh Multilayer circuit board e.g. for electrical and computer technology especially computer back-planes, uses metallization consisting of through-boring passing through circuit board
DE102004014034A1 (en) * 2004-03-19 2005-10-06 Endress + Hauser Gmbh + Co. Kg Printed circuit board with at least one connection hole for a lead or pin of a wired electronic component
JP2009170561A (en) * 2008-01-15 2009-07-30 Panasonic Corp Wiring substrate and its manufacturing method
CN111010822A (en) * 2019-12-27 2020-04-14 三芯威电子科技(江苏)有限公司 Processing method of blind hole of circuit board

Similar Documents

Publication Publication Date Title
KR100349119B1 (en) A printed circuit board and method of fabricating thereof
JPH06326462A (en) Manufacture printed wiring board provided with through-hole
JP2013106034A (en) Manufacturing method of printed circuit board
JPH09172261A (en) Manufacture of multilayered printed wiring board
JP2004146742A (en) Manufacturing method for wiring board
JPH09232760A (en) Multilayered printed-wiring board and manufacture thereof
JP2003218490A (en) Printed wiring board and its manufacturing method
JP2003209331A (en) Printed wiring board and its manufacturing method
JP4153328B2 (en) Manufacturing method of multilayer printed wiring board
JP2006294956A (en) Multilayer printed circuit board and its manufacturing method
JP3575783B2 (en) Printed wiring board and method of manufacturing the same
JPH0542157B2 (en)
JP2009188154A (en) Printed circuit board and its production process
JP2001257476A (en) Multilayer wiring board and manufacturing method thereof
KR101395904B1 (en) Manufacturing multilayer flexible printed circuit board
JPH02266586A (en) Flexible printed wiring board and manufacture thereof
JP3077255B2 (en) Wiring board and its manufacturing method
JP6884333B2 (en) Manufacturing method of flexible printed wiring board
JPH04354180A (en) Manufacture of multilayer printed wiring board
JPH09130049A (en) Method of forming via hole by build-up method of multilayer printed wiring board, and multilayer printed wiring board manufactured by it
JPH1041623A (en) Metal core printed circuit board and manufacturing method therefor
JPH06302959A (en) Manufacture of multilayer printed wiring board
JP3649109B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2022162487A (en) Wiring board and method for manufacturing wiring board
JP3817291B2 (en) Printed wiring board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040803

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20050118

Free format text: JAPANESE INTERMEDIATE CODE: A02