JPH06325011A - ニューロコンピュータ - Google Patents
ニューロコンピュータInfo
- Publication number
- JPH06325011A JPH06325011A JP5114377A JP11437793A JPH06325011A JP H06325011 A JPH06325011 A JP H06325011A JP 5114377 A JP5114377 A JP 5114377A JP 11437793 A JP11437793 A JP 11437793A JP H06325011 A JPH06325011 A JP H06325011A
- Authority
- JP
- Japan
- Prior art keywords
- neurocomputer
- buffer
- data
- neurocomputers
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は複数のアルゴリズムを組み合
わせて実行するニューラルネットワークを従来のニュー
ロコンピュータに比べ高速に実行することにある。 【構成】 複数のニューロコンピュータで異なったアル
ゴリズムを実行し、それぞれのニューロコンピュータで
の処理結果および経過情報を通信するために、各ニュー
ロコンピュータに通信用のバッファを設ける。 【効果】 複数のアルゴリズムを組み合わせたニューラ
ルネットワークを高速に実行する。
わせて実行するニューラルネットワークを従来のニュー
ロコンピュータに比べ高速に実行することにある。 【構成】 複数のニューロコンピュータで異なったアル
ゴリズムを実行し、それぞれのニューロコンピュータで
の処理結果および経過情報を通信するために、各ニュー
ロコンピュータに通信用のバッファを設ける。 【効果】 複数のアルゴリズムを組み合わせたニューラ
ルネットワークを高速に実行する。
Description
【０００１】
【産業上の利用分野】本発明はニューラルネットを実行
するハードウェア装置に関するものである。
するハードウェア装置に関するものである。
【０００２】
【従来の技術】現在、ニューラルネットワークの実行は
既存のノイマン型コンピュータによるソフトウェアシミ
ュレーションから専用のハードウェアによるものへと移
行しつつある。後者の例としては１９９０年電子情報通
信学会論文集（ＮＣ９０−１２）の”高速学習型ニュー
ロＷＳＩ”がある。このハードウェアはデジタルニュー
ロンをバス型のネットワークで接続しニューロン間を時
分割に通信することによりバックプロパゲーション（Ｂ
Ｐ）学習を高速に実行でするものである。上記ハードウ
ェアの基本構成を図２に示す。本ハードウェアは一つの
制御部と複数の演算部（ニューロン）より成るＳＩＭＤ
型の並列計算機の構成となっている。制御部は入出力メ
モリに予め設定された入力値、教師データとコントロー
ルストレージ（ＣＳ）上に同じく予め設定されたマイク
ロプログラムにもとずき、ＢＰの学習を実行する。各演
算部のニューロン出力値などの演算結果はＣＳ上のマイ
クロプログラムから生成し、命令バスを経由して送られ
て来るコードより、時分割に入力バス−出力バス経由で
他の演算部（ニューロン）に同時に転送され同時に演算
を実行することからＢＰの学習法を高速に行なうことが
できる。
既存のノイマン型コンピュータによるソフトウェアシミ
ュレーションから専用のハードウェアによるものへと移
行しつつある。後者の例としては１９９０年電子情報通
信学会論文集（ＮＣ９０−１２）の”高速学習型ニュー
ロＷＳＩ”がある。このハードウェアはデジタルニュー
ロンをバス型のネットワークで接続しニューロン間を時
分割に通信することによりバックプロパゲーション（Ｂ
Ｐ）学習を高速に実行でするものである。上記ハードウ
ェアの基本構成を図２に示す。本ハードウェアは一つの
制御部と複数の演算部（ニューロン）より成るＳＩＭＤ
型の並列計算機の構成となっている。制御部は入出力メ
モリに予め設定された入力値、教師データとコントロー
ルストレージ（ＣＳ）上に同じく予め設定されたマイク
ロプログラムにもとずき、ＢＰの学習を実行する。各演
算部のニューロン出力値などの演算結果はＣＳ上のマイ
クロプログラムから生成し、命令バスを経由して送られ
て来るコードより、時分割に入力バス−出力バス経由で
他の演算部（ニューロン）に同時に転送され同時に演算
を実行することからＢＰの学習法を高速に行なうことが
できる。
【０００３】
【発明が解決しようとする課題】今後ニューラルネット
ワークは一つのアルゴリズムを実行し、ある問題を解決
する手法から、複数のアルゴリズムの実行経過および結
果から問題を解決する手法へと発展していくと考えられ
る。例えばニューラルネットワークを用いて文字認識を
行なう場合、文字の候補を絞り込むアルゴリズムと絞り
込んだ文字候補の中から最終的に文字を認識するアルゴ
リズムを併用する手法がこれに該当する。この様な複数
のニューラルネットワークアルゴリズムを実行する場
合、従来技術のニューロコンピュータでは制御部が１つ
であることから一つ一つのアルゴリズムを順次実行する
必要があり実行速度が低下するという問題が発生する。
ワークは一つのアルゴリズムを実行し、ある問題を解決
する手法から、複数のアルゴリズムの実行経過および結
果から問題を解決する手法へと発展していくと考えられ
る。例えばニューラルネットワークを用いて文字認識を
行なう場合、文字の候補を絞り込むアルゴリズムと絞り
込んだ文字候補の中から最終的に文字を認識するアルゴ
リズムを併用する手法がこれに該当する。この様な複数
のニューラルネットワークアルゴリズムを実行する場
合、従来技術のニューロコンピュータでは制御部が１つ
であることから一つ一つのアルゴリズムを順次実行する
必要があり実行速度が低下するという問題が発生する。
【０００４】本発明の目的はニューラルネットワークに
おいて複数のアルゴリズムを同時に実行する高速なニュ
ーロコンピュータシステムを実現することにある。
おいて複数のアルゴリズムを同時に実行する高速なニュ
ーロコンピュータシステムを実現することにある。
【０００５】
【課題を解決するための手段】上記目的は下記に示す２
つの手段により達成することが可能である。
つの手段により達成することが可能である。
【０００６】（１）ニューロコンピュータ内に他のニュ
ーロコンピュータと情報の入出力を行なうためのバッフ
ァを設け、各ニューロコンピュータ間でバッファの情報
をデータ転送する機能を備える。
ーロコンピュータと情報の入出力を行なうためのバッフ
ァを設け、各ニューロコンピュータ間でバッファの情報
をデータ転送する機能を備える。
【０００７】（２）ニューロコンピュータ内のバッファ
アドレスを他ニューロコンピュータの演算部内データ記
憶部アドレスに割り付け、演算部間データ転送命令を用
いてバッファ−演算部間のデータ転送を行なう。
アドレスを他ニューロコンピュータの演算部内データ記
憶部アドレスに割り付け、演算部間データ転送命令を用
いてバッファ−演算部間のデータ転送を行なう。
【０００８】
【作用】上記（１）（２）の手段によれば下記に示す動
作が可能となる。ニューロコンピュータが自己装置内の
情報を他ニューロコンピュータへ転送する場合、まず演
算部間データ転送命令を用い演算部内データ記憶部デー
タをバッファへ転送する。次にバッファへ転送されたデ
ータは他ニューロコンピュータのバッファへ転送する。
なお、他ニューロコンピュータからのデータ転送は上記
と逆の動作にて行なう。
作が可能となる。ニューロコンピュータが自己装置内の
情報を他ニューロコンピュータへ転送する場合、まず演
算部間データ転送命令を用い演算部内データ記憶部デー
タをバッファへ転送する。次にバッファへ転送されたデ
ータは他ニューロコンピュータのバッファへ転送する。
なお、他ニューロコンピュータからのデータ転送は上記
と逆の動作にて行なう。
【０００９】以上により、複数のニューラルネットアル
ゴリズムを複数ニューロコンピュータで分担して実行
し、この実行結果および実行経過の情報をニューロコン
ピュータ間で通信することにより高速に処理することが
可能となる。
ゴリズムを複数ニューロコンピュータで分担して実行
し、この実行結果および実行経過の情報をニューロコン
ピュータ間で通信することにより高速に処理することが
可能となる。
【００１０】
【実施例】以下、本発明の一実施例を図面を引用して説
明する。図１は本発明を実施するニューロコンピュータ
の構成図である。ニューロコンピュータ２０ａは各演算
部用の命令を発生し全体を制御する制御部１０ａ、ニュ
ーラルネットワークアルゴリズムの計算を行なう演算部
１〜４（１１ａ、１２ａ、１３ａ、１４ａ）各演算部に
命令を伝える命令バス１５ａ、各演算部にデータを伝え
る入力データバス１７ａ、各演算部からのデータを伝え
る出力データバス１６ａ、およびニューロコンピュータ
２０ｂとの間で通信を行うためのバッファ１８ａより構
成される。なお、他ニューロコンピュータ２０ｂは２０
ａと同じ構成となっており２つのニューロコンピュータ
は通信バス１９で接続された構成となっている。
明する。図１は本発明を実施するニューロコンピュータ
の構成図である。ニューロコンピュータ２０ａは各演算
部用の命令を発生し全体を制御する制御部１０ａ、ニュ
ーラルネットワークアルゴリズムの計算を行なう演算部
１〜４（１１ａ、１２ａ、１３ａ、１４ａ）各演算部に
命令を伝える命令バス１５ａ、各演算部にデータを伝え
る入力データバス１７ａ、各演算部からのデータを伝え
る出力データバス１６ａ、およびニューロコンピュータ
２０ｂとの間で通信を行うためのバッファ１８ａより構
成される。なお、他ニューロコンピュータ２０ｂは２０
ａと同じ構成となっており２つのニューロコンピュータ
は通信バス１９で接続された構成となっている。
【００１１】また図３はバッファの内部機能ブロックを
示したものであり、バッファ１８ａの内部構成として
は、入力データバス１７ａからの演算部データを記憶す
る送信メモリ３５ａ、他ニューロコンピュータから送ら
れた演算部データを記憶する受信メモリ３６ａ、命令バ
ス１５ａからの送信メモリ／受信メモリの選択命令を判
別する命令デコード回路３１ａ、送信メモリのデータを
読みだし他ニューロコンピュータへ転送するとともに他
ニューロコンピュータからのデータを受信メモリへ転送
する送受信制御回路３２ａ、入力データバス１７ａを介
して送信メモリへ書き込まれる動作と送信メモリの内容
を読みだし通信バス１９を介して他ニューロコンピュー
タのバッファへ転送する動作の競合を制御する送信メモ
リ競合回避回路３３ａおよび出力バス１６ａを介して受
信メモリの内容を読みだす動作と通信バス１９を介して
他ニューロコンピュータからのデータを受信メモリへ書
き込む動作の競合を制御する受信メモリ競合回避回路３
４ａより構成される。なお、バッファ１８ｂは上記バッ
ファ１８ａと同様の構成となっており、通信バスにより
送信メモリと他ニューロコンピュータの受信メモリが互
いに接続された構成となっている。また、バッファのア
ドレスは各ニューロコンピュータ内で図４に示す様に演
算部データ記憶部アドレスに割り付けられており通信バ
スを介して互いのバッファの内容を転送し合うことによ
り他ニューロコンピュータの演算部データ記憶内容を読
みだすことが可能となっている。
示したものであり、バッファ１８ａの内部構成として
は、入力データバス１７ａからの演算部データを記憶す
る送信メモリ３５ａ、他ニューロコンピュータから送ら
れた演算部データを記憶する受信メモリ３６ａ、命令バ
ス１５ａからの送信メモリ／受信メモリの選択命令を判
別する命令デコード回路３１ａ、送信メモリのデータを
読みだし他ニューロコンピュータへ転送するとともに他
ニューロコンピュータからのデータを受信メモリへ転送
する送受信制御回路３２ａ、入力データバス１７ａを介
して送信メモリへ書き込まれる動作と送信メモリの内容
を読みだし通信バス１９を介して他ニューロコンピュー
タのバッファへ転送する動作の競合を制御する送信メモ
リ競合回避回路３３ａおよび出力バス１６ａを介して受
信メモリの内容を読みだす動作と通信バス１９を介して
他ニューロコンピュータからのデータを受信メモリへ書
き込む動作の競合を制御する受信メモリ競合回避回路３
４ａより構成される。なお、バッファ１８ｂは上記バッ
ファ１８ａと同様の構成となっており、通信バスにより
送信メモリと他ニューロコンピュータの受信メモリが互
いに接続された構成となっている。また、バッファのア
ドレスは各ニューロコンピュータ内で図４に示す様に演
算部データ記憶部アドレスに割り付けられており通信バ
スを介して互いのバッファの内容を転送し合うことによ
り他ニューロコンピュータの演算部データ記憶内容を読
みだすことが可能となっている。
【００１２】上記した構成を採用すると、各ニューロコ
ンピュータが演算部データ転送命令を用い自己内のバッ
ファ経由で他ニューロコンピュータへ演算部データを転
送することにより、他ニューロコンピュータの演算部デ
ータの内容を自己内のバッファから読みだすことが可能
となり、したがって違ったアルゴリズムを組み合わせた
ニューラルネットモデルを実行する場合、各ニューロコ
ンピュータで各アルゴリズムを実行し通信し合うことで
実現できる。 以上、本発明を一実施例に基き説明した
が、本発明はこの一実施例に限定されることはなく、そ
の要旨を逸脱しない範囲において種々の変更が可能であ
ることはいうまでもない。例えば下記による方法により
実現してもよい。
ンピュータが演算部データ転送命令を用い自己内のバッ
ファ経由で他ニューロコンピュータへ演算部データを転
送することにより、他ニューロコンピュータの演算部デ
ータの内容を自己内のバッファから読みだすことが可能
となり、したがって違ったアルゴリズムを組み合わせた
ニューラルネットモデルを実行する場合、各ニューロコ
ンピュータで各アルゴリズムを実行し通信し合うことで
実現できる。 以上、本発明を一実施例に基き説明した
が、本発明はこの一実施例に限定されることはなく、そ
の要旨を逸脱しない範囲において種々の変更が可能であ
ることはいうまでもない。例えば下記による方法により
実現してもよい。
【００１３】上記実施例では２台のニューロコンピュー
タの通信に対しての構成を示したが２台以上の構成にて
も可能であり、たとえば装置接続方法は図５に示すバス
接続やリング接続にても可能である。
タの通信に対しての構成を示したが２台以上の構成にて
も可能であり、たとえば装置接続方法は図５に示すバス
接続やリング接続にても可能である。
【００１４】
【発明の効果】本願において開示された発明によれば、
違ったアルゴリズムを組み合わせたニューラルネットモ
デルを実行する場合、複数ニューロコンピュータでその
アルゴリズム処理を分担し、各ニューロコンピュータで
の処理結果および経過を相互受信することにより、並列
処理が可能となり、従来のニューロコンピュータに比べ
高速な処理が可能となる。
違ったアルゴリズムを組み合わせたニューラルネットモ
デルを実行する場合、複数ニューロコンピュータでその
アルゴリズム処理を分担し、各ニューロコンピュータで
の処理結果および経過を相互受信することにより、並列
処理が可能となり、従来のニューロコンピュータに比べ
高速な処理が可能となる。
【図１】本発明を実現するハードウェアのブロック図で
ある。
ある。
【図２】従来のニューロコンピュータの構成図である。
【図３】本発明のハードウェア内バッファの機能ブロッ
ク図である。
ク図である。
【図４】本発明のニューロコンピュータ内演算部内メモ
リのアドレス割り付け例である。
リのアドレス割り付け例である。
【図５】本発明のニューロコンピュータの装置間接続例
である。
である。
１０ａ：ニューロコンピュータ制御部、１１ａ：演算部
１、１２ａ：演算部２、１３ａ：演算部３、１４ａ：演
算部４、１５ａ：命令バス、１６ａ：出力データバス、
１７ａ：入力データバス、１８ａ：ニューロコンピュー
タバッファ、１８ｂ：他ニューロコンピュータバッフ
ァ、１９：通信バス、２０ａ：ニューロコンピュータ、
２０ｂ：他ニューロコンピュータ、３１ａ：命令デコー
ド回路、３２ｂ：送受信制御回路、３３ａ：送信メモリ
競合回避回路、３４ａ：受信メモリ競合回避回路、３５
ａ：送信メモリ、３６ａ：受信メモリ。
１、１２ａ：演算部２、１３ａ：演算部３、１４ａ：演
算部４、１５ａ：命令バス、１６ａ：出力データバス、
１７ａ：入力データバス、１８ａ：ニューロコンピュー
タバッファ、１８ｂ：他ニューロコンピュータバッフ
ァ、１９：通信バス、２０ａ：ニューロコンピュータ、
２０ｂ：他ニューロコンピュータ、３１ａ：命令デコー
ド回路、３２ｂ：送受信制御回路、３３ａ：送信メモリ
競合回避回路、３４ａ：受信メモリ競合回避回路、３５
ａ：送信メモリ、３６ａ：受信メモリ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂口 隆宏 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 桑原 良博 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 茂木 啓次 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 宮下 浩 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 浅井 光男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (2)
- 【請求項１】制御部と複数の演算部が共有バスにて結合
した構成のニューロコンピュータにおいて、ニューロコ
ンピュータ内に他ニューロコンピュータとデータ転送を
行なうためのバッファを備えることを特徴とするニュー
ロコンピュータ。 - 【請求項２】ニューロコンピュータ内のバッファのアド
レスを他ニューロコンピュータの演算部内データ記憶部
アドレスに割り付け、このバッファと演算部間のデータ
転送命令によりニューロコンピュータ間のデータ転送を
行なうことを特徴とする請求項１のニューロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5114377A JPH06325011A (ja) | 1993-05-17 | 1993-05-17 | ニューロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5114377A JPH06325011A (ja) | 1993-05-17 | 1993-05-17 | ニューロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06325011A true JPH06325011A (ja) | 1994-11-25 |
Family
ID=14636168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5114377A Withdrawn JPH06325011A (ja) | 1993-05-17 | 1993-05-17 | ニューロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06325011A (ja) |
-
1993
- 1993-05-17 JP JP5114377A patent/JPH06325011A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873626A (en) | Parallel processing system with processor array having memory system included in system memory | |
| US5418970A (en) | Parallel processing system with processor array with processing elements addressing associated memories using host supplied address value and base register content | |
| US4887075A (en) | Local area network system with a multi-computer system coupled thereto and method for controlling the same | |
| JPH041840A (ja) | データ処理システム | |
| US20210034957A1 (en) | Neural network acceleration system and operating method thereof | |
| US20180113951A1 (en) | Graph traversal using automata processor | |
| US20200213217A1 (en) | SYSTEM AND METHOD FOR COMPUTATIONAL TRANSPORT NETWORK-ON-CHIP (NoC) | |
| US5398327A (en) | Central processing unit including two-valued/n-valued conversion unit | |
| CA1203917A (en) | Micro computer system | |
| EP0578749B1 (en) | Apparatus and method for fast i/o transfer | |
| US4286319A (en) | Expandable inter-computer communication system | |
| JPH06325011A (ja) | ニューロコンピュータ | |
| US5170483A (en) | System having constant number of total input and output shift registers stages for each processor to access different memory modules | |
| JPS60262253A (ja) | メモリデ−タ処理回路 | |
| GB2228813A (en) | Data array conversion | |
| US4177451A (en) | Data communication system | |
| US4807297A (en) | Neighbor image processing device | |
| JP2878160B2 (ja) | 競合調停装置 | |
| JPS63217462A (ja) | ２次元メッシュ・アレイの処理要素 | |
| Frazier | Ariel: A scalable multiprocessor for the simulation of neural networks | |
| JP2748404B2 (ja) | ２項データメモリ | |
| WO2002080095A2 (en) | Circuits for pre-charging global resources in all the free neurons of an artifical neural network | |
| JPH0635870A (ja) | 負荷分散システム | |
| JPS59189430A (ja) | 割込み制御方式 | |
| CN110889500A (zh) | 共享的数据存储模块、神经网络处理器和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |