JPH06319172A - 車両用データ伝送システム - Google Patents
車両用データ伝送システムInfo
- Publication number
- JPH06319172A JPH06319172A JP5113681A JP11368193A JPH06319172A JP H06319172 A JPH06319172 A JP H06319172A JP 5113681 A JP5113681 A JP 5113681A JP 11368193 A JP11368193 A JP 11368193A JP H06319172 A JPH06319172 A JP H06319172A
- Authority
- JP
- Japan
- Prior art keywords
- resynchronization
- synchronization
- continuous
- width
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Selective Calling Equipment (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 非同期シリアルデータ信号において同一論理
が連続した場合でも再同期を確実に行う。 【構成】 時刻ｔ０で同期が行われ、再同期幅の範囲内
でシリアルデータ信号の論理が変化すると再同期が行わ
れる（時刻ｔ１）。同一論理のビットが連続するとき
は、その連続するビット数が多い程再同期幅が広げられ
る。
が連続した場合でも再同期を確実に行う。 【構成】 時刻ｔ０で同期が行われ、再同期幅の範囲内
でシリアルデータ信号の論理が変化すると再同期が行わ
れる（時刻ｔ１）。同一論理のビットが連続するとき
は、その連続するビット数が多い程再同期幅が広げられ
る。
Description
【０００１】
【産業上の利用分野】本発明は、自動車等の車両に搭載
される複数の電子制御装置及びこれらの電子制御装置を
相互に接続する共通の通信線から成る車両用データ伝送
システムに関する。
される複数の電子制御装置及びこれらの電子制御装置を
相互に接続する共通の通信線から成る車両用データ伝送
システムに関する。
【０００２】
【従来の技術】複数の電子制御装置（以下「ＥＣＵ」と
いう）を共通の通信線（以下「ネットワークバス」とい
う）で接続し、非同期のシリアルデータ信号により相互
にデータの伝送を行うデータ伝送システムは従来より知
られている。
いう）を共通の通信線（以下「ネットワークバス」とい
う）で接続し、非同期のシリアルデータ信号により相互
にデータの伝送を行うデータ伝送システムは従来より知
られている。
【０００３】このようなシステムでは、シリアルデータ
信号の受信時に受信した信号のビットタイムと受信側Ｅ
ＣＵ内のビットタイムの位相を一致させることにより同
期を行うとともに、既に同期化されたデータ信号の受信
中に常に復調が正しく行われるように受信側ＥＣＵ内の
ビットタイムを一時的に伸縮し位相のずれを修正するこ
とにより再同期を行う必要がある。
信号の受信時に受信した信号のビットタイムと受信側Ｅ
ＣＵ内のビットタイムの位相を一致させることにより同
期を行うとともに、既に同期化されたデータ信号の受信
中に常に復調が正しく行われるように受信側ＥＣＵ内の
ビットタイムを一時的に伸縮し位相のずれを修正するこ
とにより再同期を行う必要がある。
【０００４】この再同期を行う場合には、ノイズの影響
を受けにくくするため図６（ａ），（ｂ）に示すよう
に、再同期幅の範囲内でシリアルデータ信号の論理が変
化したときのみ再同期可能としている（同図、ｔ１）。
を受けにくくするため図６（ａ），（ｂ）に示すよう
に、再同期幅の範囲内でシリアルデータ信号の論理が変
化したときのみ再同期可能としている（同図、ｔ１）。
【０００５】
【発明が解決しようとする課題】しかしながら、送信側
ＥＣＵと受信側ＥＣＵの基準クロック周波数には通常若
干の偏差があるため、従来のシステムでは同一論理が連
続した場合には、その偏差の影響が顕著となり、シリア
ル信号の論理の変化点が再同期範囲を外れ（同図
（ａ），（ｂ），ｔ３）、同期外れを起こす場合があっ
た。
ＥＣＵと受信側ＥＣＵの基準クロック周波数には通常若
干の偏差があるため、従来のシステムでは同一論理が連
続した場合には、その偏差の影響が顕著となり、シリア
ル信号の論理の変化点が再同期範囲を外れ（同図
（ａ），（ｂ），ｔ３）、同期外れを起こす場合があっ
た。
【０００６】このような問題を防止するため予め再同期
範囲を広く設定すると、ノイズ等によって誤った再同期
を行う可能性が高くなるという欠点がある。
範囲を広く設定すると、ノイズ等によって誤った再同期
を行う可能性が高くなるという欠点がある。
【０００７】本発明は上述の点に鑑みなされたものであ
り、シリアルデータ信号において同一論理が連続した場
合でも再同期を確実に行うことができる車両用データ伝
送システムを提供することを目的とする。
り、シリアルデータ信号において同一論理が連続した場
合でも再同期を確実に行うことができる車両用データ伝
送システムを提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明は、車両に搭載される複数の制御装置間をネット
ワークバスにて接続し、前記複数の制御装置間でデータ
信号の伝送を行う車両用データ伝送システムにおいて、
前記複数の制御装置はそれぞれ、前記ネットワークバス
上の前記データ信号の送受信を行う送受信手段と、前記
データ信号の再同期を行う再同期手段と、前記データ信
号中の同一論理が連続する期間を検出する連続同一論理
検出手段と、該連続同一論理検出手段の出力に応じて、
前記データ信号の再同期範囲を設定する再同期範囲設定
手段とを設けるようにしたものである。
本発明は、車両に搭載される複数の制御装置間をネット
ワークバスにて接続し、前記複数の制御装置間でデータ
信号の伝送を行う車両用データ伝送システムにおいて、
前記複数の制御装置はそれぞれ、前記ネットワークバス
上の前記データ信号の送受信を行う送受信手段と、前記
データ信号の再同期を行う再同期手段と、前記データ信
号中の同一論理が連続する期間を検出する連続同一論理
検出手段と、該連続同一論理検出手段の出力に応じて、
前記データ信号の再同期範囲を設定する再同期範囲設定
手段とを設けるようにしたものである。
【０００９】また、前記再同期範囲設定手段は、データ
信号中の同一論理の連続期間が長い程再同期範囲を広く
設定することが望ましい。
信号中の同一論理の連続期間が長い程再同期範囲を広く
設定することが望ましい。
【００１０】
【作用】データ信号中の同一論理が連続する期間が検出
され、その期間に応じて再同期範囲が設定される。
され、その期間に応じて再同期範囲が設定される。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１２】図１は本発明の一実施例に係る車両用制御
システムの全体構成図であり、電子制御装置（以下「Ｅ
ＣＵ」という）１〜５はネットワークバス６を介して相
互に接続されている。ＥＮＧ制御ＥＣＵ１は、車両の運
転者のアクセルペダル操作等に応じてエンジンの作動を
制御するＥＣＵ，ＭＩＳＳ制御ＥＣＵ２は車両の運転状
態に応じて自動変速機の制御を行うＥＣＵ，ＴＣＳ制御
ＥＣＵ３は、車両の駆動輪のスリップ状態を検出し、エ
ンジンの出力トルクの制御を行うＥＣＵ，サスペンショ
ン制御ＥＣＵ４は、車両の運転状態に応じてサスペンシ
ョン（アクティブ サスペンション）の制御を行うＥＣ
Ｕ，ブレーキ制御ＥＣＵ５は車輪のロック状態を検出し
てブレーキ制御を行うＥＣＵである。これらのＥＣＵ１
〜５は、制御パラメータやセンサによって検出される運
転パラメータを相互にモニタする必要があるため、ネッ
トワークバス６を介して接続され、相互に必要なデータ
の送受信を行う。
システムの全体構成図であり、電子制御装置（以下「Ｅ
ＣＵ」という）１〜５はネットワークバス６を介して相
互に接続されている。ＥＮＧ制御ＥＣＵ１は、車両の運
転者のアクセルペダル操作等に応じてエンジンの作動を
制御するＥＣＵ，ＭＩＳＳ制御ＥＣＵ２は車両の運転状
態に応じて自動変速機の制御を行うＥＣＵ，ＴＣＳ制御
ＥＣＵ３は、車両の駆動輪のスリップ状態を検出し、エ
ンジンの出力トルクの制御を行うＥＣＵ，サスペンショ
ン制御ＥＣＵ４は、車両の運転状態に応じてサスペンシ
ョン（アクティブ サスペンション）の制御を行うＥＣ
Ｕ，ブレーキ制御ＥＣＵ５は車輪のロック状態を検出し
てブレーキ制御を行うＥＣＵである。これらのＥＣＵ１
〜５は、制御パラメータやセンサによって検出される運
転パラメータを相互にモニタする必要があるため、ネッ
トワークバス６を介して接続され、相互に必要なデータ
の送受信を行う。
【００１３】図２はＥＮＧ制御ＥＣＵ１の構成を示すブ
ロック図であり、中央処理装置（以下「ＣＰＵ」とい
う）１０１は入出力インターフェイス１０４を介して複
数のセンサ１１及び燃料噴射弁等のアクチュエータ１２
に接続されている。ＣＰＵ１０１は、バスライン１０７
を介してＲＡＭ（Random Access Memory）１０２、ＲＯ
Ｍ（Read Only Memory）１０３及び通信制御ＩＣ（Inte
grated Circuit）１０５に接続されている。通信制御Ｉ
Ｃ１０５はバスインターフェイス１０６を介してネット
ワークバス６に接続されている。
ロック図であり、中央処理装置（以下「ＣＰＵ」とい
う）１０１は入出力インターフェイス１０４を介して複
数のセンサ１１及び燃料噴射弁等のアクチュエータ１２
に接続されている。ＣＰＵ１０１は、バスライン１０７
を介してＲＡＭ（Random Access Memory）１０２、ＲＯ
Ｍ（Read Only Memory）１０３及び通信制御ＩＣ（Inte
grated Circuit）１０５に接続されている。通信制御Ｉ
Ｃ１０５はバスインターフェイス１０６を介してネット
ワークバス６に接続されている。
【００１４】ＣＰＵ１０１は、ＲＯＭ１０３に格納され
たプログラムに従って、センサ１１の検出値に基づいて
制御パラメータを決定し、アクチュエータ１２を駆動す
る。ＲＡＭ１０２は、演算中のデータの一時的な記憶等
に使用される。また通信制御ＩＣは、ネットワークバス
へのメッセージの送信及びネットワークバスからのメッ
セージの受信の制御を行う。
たプログラムに従って、センサ１１の検出値に基づいて
制御パラメータを決定し、アクチュエータ１２を駆動す
る。ＲＡＭ１０２は、演算中のデータの一時的な記憶等
に使用される。また通信制御ＩＣは、ネットワークバス
へのメッセージの送信及びネットワークバスからのメッ
セージの受信の制御を行う。
【００１５】図３は、バスインターフェイス１０６及び
ネットワークバス６の具体的な構成を示す図であり、ネ
ットワークバス６は終端抵抗６ａで終端されたツイスト
ペア線６ｂ，６ｃから成る。
ネットワークバス６の具体的な構成を示す図であり、ネ
ットワークバス６は終端抵抗６ａで終端されたツイスト
ペア線６ｂ，６ｃから成る。
【００１６】通信制御ＩＣ１０５の第１送信端子は抵抗
１１５を介してトランジスタ１１９のベースに接続され
ている。トランジスタ１１９のエミッタは電源ラインＶ
ＳＵＰに接続され、コレクタは抵抗１１６を介してコン
パレータ１１１の反転入力及び一方のツイストペア線６
ｂに接続されている。
１１５を介してトランジスタ１１９のベースに接続され
ている。トランジスタ１１９のエミッタは電源ラインＶ
ＳＵＰに接続され、コレクタは抵抗１１６を介してコン
パレータ１１１の反転入力及び一方のツイストペア線６
ｂに接続されている。
【００１７】通信制御ＩＣ１０５の第２送信端子は抵抗
１１７を介してトランジスタ１２０のベースに接続され
ている。トランジスタ１２０のエミッタはアースに接続
され、コレクタは抵抗１１８を介してコンパレータ１１
１の非反転入力及び他方のツイストペア線６ｃに接続さ
れている。
１１７を介してトランジスタ１２０のベースに接続され
ている。トランジスタ１２０のエミッタはアースに接続
され、コレクタは抵抗１１８を介してコンパレータ１１
１の非反転入力及び他方のツイストペア線６ｃに接続さ
れている。
【００１８】コンパレータ１１１の非反転入力は抵抗１
１２を介して電源ラインＶＳＵＰに接続されるととも
に、抵抗１１３を介してコンパレータ１１１の反転入力
にも接続されている。コンパレータ１１１の反転入力は
抵抗１１４を介してアースに接続され、コンパレータ１
１１の出力は通信制御ＩＣ１０５の受信端子に接続され
ている。
１２を介して電源ラインＶＳＵＰに接続されるととも
に、抵抗１１３を介してコンパレータ１１１の反転入力
にも接続されている。コンパレータ１１１の反転入力は
抵抗１１４を介してアースに接続され、コンパレータ１
１１の出力は通信制御ＩＣ１０５の受信端子に接続され
ている。
【００１９】図３の回路において、抵抗１１６及び１１
８は３０Ω程度、抵抗１１２及び１１４は２ｋΩ程度、
抵抗１１３は２００Ω程度、終端抵抗６ａは１００Ω程
度である。
８は３０Ω程度、抵抗１１２及び１１４は２ｋΩ程度、
抵抗１１３は２００Ω程度、終端抵抗６ａは１００Ω程
度である。
【００２０】通信制御ＩＣの第１及び第２送信端子に
は、位相が互いに逆相のパルス信号を出力され、第１送
信端子が低レベル（ロー）で第２送信端子が高レベル
（ハイ）のとき、トランジスタ１１９及び１２０がとも
にオンし、一方のツイストペア線６ｂがハイ、他方のツ
イストペア線６ｃがローとなる。第１送信端子がハイで
第２送信端子がローのときには、トランジスタ１１９及
び１２０がともにオフし、一方のツイストペア線６ｂが
ロー、他方のツイストペア線６ｃがハイとなる。このよ
うにして、ネットワークバス６上に信号が送出される。
は、位相が互いに逆相のパルス信号を出力され、第１送
信端子が低レベル（ロー）で第２送信端子が高レベル
（ハイ）のとき、トランジスタ１１９及び１２０がとも
にオンし、一方のツイストペア線６ｂがハイ、他方のツ
イストペア線６ｃがローとなる。第１送信端子がハイで
第２送信端子がローのときには、トランジスタ１１９及
び１２０がともにオフし、一方のツイストペア線６ｂが
ロー、他方のツイストペア線６ｃがハイとなる。このよ
うにして、ネットワークバス６上に信号が送出される。
【００２１】一方のツイストペア線６ｂのハイ／ローに
対応して、コンパレータ１１１の出力はロー／ハイに変
化し、ネットワークバス６上の信号が受信される。
対応して、コンパレータ１１１の出力はロー／ハイに変
化し、ネットワークバス６上の信号が受信される。
【００２２】ＥＣＵ２〜５も基本的にはＥＣＵ１と同様
に構成されている。したがって、一のＥＣＵが一方のツ
イストペア線６ｂがローとなる（６ｃがハイとなる）信
号を送出しても、他のＥＣＵがハイとなる信号を送出す
ると、ツイストペア線６ｂ上の信号はハイとなるので、
本実施例ではツイストペア線６ｂがハイとなる（６ｃが
ローとなる）状態がドミナント（優位）であり、逆の状
態がレセシブ（劣位）である。
に構成されている。したがって、一のＥＣＵが一方のツ
イストペア線６ｂがローとなる（６ｃがハイとなる）信
号を送出しても、他のＥＣＵがハイとなる信号を送出す
ると、ツイストペア線６ｂ上の信号はハイとなるので、
本実施例ではツイストペア線６ｂがハイとなる（６ｃが
ローとなる）状態がドミナント（優位）であり、逆の状
態がレセシブ（劣位）である。
【００２３】次に、各ＥＣＵ間のデータ伝送の方式につ
いて説明する。本実施例ではトークンパッシング方式を
採用している。この方式は調停可能なＣＳＭＡ／ＣＤ
（Carrier Sense Multiple Access／Collision Detecti
on）方式に比べ、バス上における電気的な遅延に対して
有利であり、また最大のメッセージ遅延時間が簡単に求
められるため、ネットワークシステムの設計が容易であ
る点を考慮したものである。
いて説明する。本実施例ではトークンパッシング方式を
採用している。この方式は調停可能なＣＳＭＡ／ＣＤ
（Carrier Sense Multiple Access／Collision Detecti
on）方式に比べ、バス上における電気的な遅延に対して
有利であり、また最大のメッセージ遅延時間が簡単に求
められるため、ネットワークシステムの設計が容易であ
る点を考慮したものである。
【００２４】次に図４を参照して本実施例における１ビ
ットタイムの構成を説明する。
ットタイムの構成を説明する。
【００２５】同図（ａ）は基準となるタイミングクロッ
ク、同図（ｂ）は入力される非同期シリアル信号を示
し、同図（ｃ）に示すように本実施例では１ビットを４
つのセグメントＳＥＧ１〜ＳＥＧ４に分割している。
ク、同図（ｂ）は入力される非同期シリアル信号を示
し、同図（ｃ）に示すように本実施例では１ビットを４
つのセグメントＳＥＧ１〜ＳＥＧ４に分割している。
【００２６】セグメントＳＥＧ１は、シリアル信号のエ
ッジ（論理変化点）が存在すべき区間、セグメントＳＥ
Ｇ２は、再同期のための第１の区間、セグメントＳＥＧ
３は、サンプリングを行う区間、セグメントＳＥＧ４
は、再同期のための第２の区間であり、セグメントＳＥ
Ｇ１の長さは１クロックタイム（タイミングクロックの
１周期）とし、セグメントＳＥＧ２〜ＳＥＧ４は１クロ
ックタイム以上とする。従って、セグメントＳＥＧ４，
ＳＥＧ１及びＳＥＧ２によって再同期幅が決定される。
ッジ（論理変化点）が存在すべき区間、セグメントＳＥ
Ｇ２は、再同期のための第１の区間、セグメントＳＥＧ
３は、サンプリングを行う区間、セグメントＳＥＧ４
は、再同期のための第２の区間であり、セグメントＳＥ
Ｇ１の長さは１クロックタイム（タイミングクロックの
１周期）とし、セグメントＳＥＧ２〜ＳＥＧ４は１クロ
ックタイム以上とする。従って、セグメントＳＥＧ４，
ＳＥＧ１及びＳＥＧ２によって再同期幅が決定される。
【００２７】図５は本実施例における同期／再同期処理
の手順を示すフローチャートであり、この処理はメッセ
ージの受信開始時（具体的にはメッセージの開始を示す
１ビットのドミナントビットを検出したとき）に開始さ
れる。
の手順を示すフローチャートであり、この処理はメッセ
ージの受信開始時（具体的にはメッセージの開始を示す
１ビットのドミナントビットを検出したとき）に開始さ
れる。
【００２８】先ずステップＳ１では、同一論理ビットの
連続回数を計測する同論理連続ビットカウンタをリセッ
トし、次に再同期幅を初期値に設定するとともに（ステ
ップＳ２）、ビットセグメントカウンタをリセットする
（ステップＳ３）。ビットセグメントカウンタのリセッ
トにより同期が行われる（図６（ａ），（ｃ）、時刻ｔ
０参照）。続くステップＳ４では、エッジが入力したか
否かを判別する。
連続回数を計測する同論理連続ビットカウンタをリセッ
トし、次に再同期幅を初期値に設定するとともに（ステ
ップＳ２）、ビットセグメントカウンタをリセットする
（ステップＳ３）。ビットセグメントカウンタのリセッ
トにより同期が行われる（図６（ａ），（ｃ）、時刻ｔ
０参照）。続くステップＳ４では、エッジが入力したか
否かを判別する。
【００２９】最初はエッジ入力はないので、ステップＳ
６に進み、ビットセグメントカウンタの値が最終値か否
かを判別する。ここで最終値とは、１ビットタイムに対
応するカウント値である。最初はこの答も否定（ＮＯ）
であるので、ビットセグメントカウンタをインクリメン
トし（ステップＳ７）、前記ステップＳ４にもどる。
６に進み、ビットセグメントカウンタの値が最終値か否
かを判別する。ここで最終値とは、１ビットタイムに対
応するカウント値である。最初はこの答も否定（ＮＯ）
であるので、ビットセグメントカウンタをインクリメン
トし（ステップＳ７）、前記ステップＳ４にもどる。
【００３０】ステップＳ４，Ｓ６，Ｓ７を実行中にエッ
ジが入力されたとき（図６（ａ），（ｃ）、時刻ｔ１参
照）には、ステップＳ４からＳ５に進み、ビットセグメ
ントカウンタの値が再同期幅の範囲内（図４、ＳＥＧ
４，ＳＥＧ１，ＳＥＧ２の範囲内）か否かを判別する。
その結果再同期幅の範囲内であれば、前記ステップＳ
１，Ｓ２を経由してステップＳ３にもどり、ビットセグ
メントカウンタをリセットすることにより再同期が行わ
れる。再同期幅の範囲内でなければ、ステップＳ６にも
どる。
ジが入力されたとき（図６（ａ），（ｃ）、時刻ｔ１参
照）には、ステップＳ４からＳ５に進み、ビットセグメ
ントカウンタの値が再同期幅の範囲内（図４、ＳＥＧ
４，ＳＥＧ１，ＳＥＧ２の範囲内）か否かを判別する。
その結果再同期幅の範囲内であれば、前記ステップＳ
１，Ｓ２を経由してステップＳ３にもどり、ビットセグ
メントカウンタをリセットすることにより再同期が行わ
れる。再同期幅の範囲内でなければ、ステップＳ６にも
どる。
【００３１】ステップＳ４，Ｓ６，Ｓ７の実行中にステ
ップＳ６の答が肯定（ＹＥＳ）、即ちビットセグメント
カウンタの値が最終値となると、ステップＳ８に進み、
論理「０」のビットの連続回数ＮＳをカウントし、ＮＳ
値が所定値ＮＳ０以上であればメッセージの終了と判定
し本処理を終了する。
ップＳ６の答が肯定（ＹＥＳ）、即ちビットセグメント
カウンタの値が最終値となると、ステップＳ８に進み、
論理「０」のビットの連続回数ＮＳをカウントし、ＮＳ
値が所定値ＮＳ０以上であればメッセージの終了と判定
し本処理を終了する。
【００３２】ＮＳ＜ＮＳ０が成立するときには、同論理
連続ビットカウンタをインクリメントし（ステップＳ１
０）、この同論理連続ビットカウンタの値に応じて再同
期幅の再設定を行って（ステップＳ１１）、ステップＳ
３にもどる。
連続ビットカウンタをインクリメントし（ステップＳ１
０）、この同論理連続ビットカウンタの値に応じて再同
期幅の再設定を行って（ステップＳ１１）、ステップＳ
３にもどる。
【００３３】ここで再同期幅は、例えば連続ビットカウ
ンタの値に比例して再同期幅が広くなるように設定す
る。なおこのときセグメントＳＥＧ２及びＳＥＧ４の幅
を広げ、セグメントＳＥＧ１は１クロックタイムに維持
する。このように設定することにより、図６（ｃ）に示
すように時刻ｔ１以後再同期幅が拡大され、時刻ｔ３に
入力信号の論理が変化したときその変化点が再同期幅の
範囲内となり、再同期が行われる。従って、同一論理が
連続した場合でも、同図（ｂ）に示す従来例のように同
期外れを起こすことなく、正確な信号の受信を行うこと
ができる。
ンタの値に比例して再同期幅が広くなるように設定す
る。なおこのときセグメントＳＥＧ２及びＳＥＧ４の幅
を広げ、セグメントＳＥＧ１は１クロックタイムに維持
する。このように設定することにより、図６（ｃ）に示
すように時刻ｔ１以後再同期幅が拡大され、時刻ｔ３に
入力信号の論理が変化したときその変化点が再同期幅の
範囲内となり、再同期が行われる。従って、同一論理が
連続した場合でも、同図（ｂ）に示す従来例のように同
期外れを起こすことなく、正確な信号の受信を行うこと
ができる。
【００３４】また、論理変化が頻繁に発生する場合に
は、再同期幅は略初期値（図５、ステップＳ２で設定さ
れる）に維持されるので、ノイズ等によって同期外れを
起こす可能性は低く抑えることができる。
は、再同期幅は略初期値（図５、ステップＳ２で設定さ
れる）に維持されるので、ノイズ等によって同期外れを
起こす可能性は低く抑えることができる。
【００３５】なお、再同期幅の設定手法は上述したもの
に限るものではなく、例えば連続ビットカウンタの値が
３となるまで初期値に維持し、４以上となったときその
値に比例して再同期幅を広げるといった設定手法として
もよい。
に限るものではなく、例えば連続ビットカウンタの値が
３となるまで初期値に維持し、４以上となったときその
値に比例して再同期幅を広げるといった設定手法として
もよい。
【００３６】また、上述した再同期幅の設定手法は、ト
ークンパッシング方式に限らず、ＣＳＭＡ／ＣＤ方式に
も適用可能である。
ークンパッシング方式に限らず、ＣＳＭＡ／ＣＤ方式に
も適用可能である。
【００３７】
【発明の効果】以上詳述したように本発明によれば、デ
ータ信号中の同一論理が連続する期間が検出され、その
期間に応じて再同期幅が設定されるので、同一論理が連
続するような場合でも再同期を確実に行うことができ
る。
ータ信号中の同一論理が連続する期間が検出され、その
期間に応じて再同期幅が設定されるので、同一論理が連
続するような場合でも再同期を確実に行うことができ
る。
【図１】本発明の一実施例に係る車両用制御システムの
全体構成図である。
全体構成図である。
【図２】図１のシステムを構成する電子制御装置の構成
を示すブロック図である。
を示すブロック図である。
【図３】図２のバスインターフェイスの具体的な構成を
示す図である。
示す図である。
【図４】１ビットタイムの構成を説明するための図であ
る。
る。
【図５】同期／再同期処理の手順を示すフローチャート
である。
である。
【図６】再同期幅の設定手法を説明するための図であ
る。
る。
１ エンジン制御電子制御装置 ６ ネットワークバス １０１ 中央処理装置（ＣＰＵ） １０５ 通信制御ＩＣ １０６ バスインターフェイス
Claims (2)
- 【請求項１】 車両に搭載される複数の制御装置間をネ
ットワークバスにて接続し、前記複数の制御装置間でデ
ータ信号の伝送を行う車両用データ伝送システムにおい
て、前記複数の制御装置はそれぞれ、前記ネットワーク
バス上の前記データ信号の送受信を行う送受信手段と、
前記データ信号の再同期を行う再同期手段と、前記デー
タ信号中の同一論理が連続する期間を検出する連続同一
論理検出手段と、該連続同一論理検出手段の出力に応じ
て、前記データ信号の再同期範囲を設定する再同期範囲
設定手段とを設けたことを特徴とする車両用データ伝送
システム。 - 【請求項２】 前記再同期範囲設定手段は、データ信号
中の同一論理の連続期間が長い程再同期範囲を広く設定
することを特徴とする車両用データ伝送システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5113681A JP2775662B2 (ja) | 1993-04-16 | 1993-04-16 | 車両用データ伝送システム |
| US08/213,223 US5454001A (en) | 1993-04-16 | 1994-03-14 | Data transmission system for automotive vehicles |
| CA002119073A CA2119073C (en) | 1993-04-16 | 1994-03-15 | Data transmission system for automotive vehicles |
| EP94104345A EP0620665B1 (en) | 1993-04-16 | 1994-03-19 | Data transmission system for automotive vehicle |
| DE69426368T DE69426368T2 (de) | 1993-04-16 | 1994-03-19 | Datenübertragungssystem für ein Kraftfahrzeug |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5113681A JP2775662B2 (ja) | 1993-04-16 | 1993-04-16 | 車両用データ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06319172A true JPH06319172A (ja) | 1994-11-15 |
| JP2775662B2 JP2775662B2 (ja) | 1998-07-16 |
Family
ID=14618483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5113681A Expired - Fee Related JP2775662B2 (ja) | 1993-04-16 | 1993-04-16 | 車両用データ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775662B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012132217A1 (ja) * | 2011-03-31 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | Ｃａｎ通信システム、ｃａｎ送信装置、ｃａｎ受信装置、およびｃａｎ通信方法 |
| EP3396900A4 (en) * | 2015-12-25 | 2018-10-31 | Panasonic Intellectual Property Management Co., Ltd. | Fraudulent message detection device, electronic control apparatus equipped with fraudulent message detection device, fraudulent message detection method, and fraudulent message detection program |
-
1993
- 1993-04-16 JP JP5113681A patent/JP2775662B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012132217A1 (ja) * | 2011-03-31 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | Ｃａｎ通信システム、ｃａｎ送信装置、ｃａｎ受信装置、およびｃａｎ通信方法 |
| EP3396900A4 (en) * | 2015-12-25 | 2018-10-31 | Panasonic Intellectual Property Management Co., Ltd. | Fraudulent message detection device, electronic control apparatus equipped with fraudulent message detection device, fraudulent message detection method, and fraudulent message detection program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2775662B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1022878B1 (en) | Data transmission system | |
| US6959014B2 (en) | Method and apparatus for operating a communication bus | |
| US4755990A (en) | Collision avoidance in a multinode data communication network | |
| CA2119073C (en) | Data transmission system for automotive vehicles | |
| JP2839054B2 (ja) | 通信装置 | |
| EP0952708A2 (en) | Token passing network system | |
| JP2770282B2 (ja) | 車両用データ伝送システム | |
| JP3293824B2 (ja) | 複数加入者を有する１つのバスシステムにおける情報伝送方法及び装置 | |
| JP2775662B2 (ja) | 車両用データ伝送システム | |
| EP1515874A1 (en) | Circuit for detecting ground offset of parts of a network | |
| JP2775659B2 (ja) | データ伝送方法 | |
| US20050066749A1 (en) | Rotation detecting device | |
| JP2770281B2 (ja) | データ伝送方法 | |
| JP2947496B2 (ja) | 車両用データ伝送システム | |
| JP2857655B2 (ja) | 車両用データ伝送システム | |
| JP2784709B2 (ja) | 車両用データ伝送システム | |
| JP2770287B2 (ja) | 車両用データ伝送システム | |
| JP2965817B2 (ja) | 車両用データ伝送システム | |
| JP2580146B2 (ja) | 車両用通信制御装置 | |
| JP2001168891A (ja) | 車両多重伝送装置 | |
| EP0615366A1 (en) | Method and system for accessing a communication medium for asynchronous transmission | |
| JPH0810864B2 (ja) | 衝突検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |