JPH06319127A

JPH06319127A - 映像信号符号化装置

Info

Publication number: JPH06319127A
Application number: JP10552393A
Authority: JP
Inventors: Kenji Tsunashima; 健次綱島; Soji Kurahashi; 聡司倉橋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-05-06
Filing date: 1993-05-06
Publication date: 1994-11-15

Abstract

(57)【要約】【目的】サブバンド符号化を用いた映像信号符号化装置
において、画質劣化を引き起こすことなく、１フレーム
以下の短い時間間隔内でも正確に符号量制御を行える映
像信号符号化装置を得る。【構成】サブバンド信号を小ブロックに分割し、分割し
た各小ブロックの分散を算出し、ブロック毎の分散を基
づき、全ブロックの合計符号量が目標値になり、かつ各
ブロックの歪が一定値以下になるようブロック毎の割当
符号量を決定し、複数個用意した量子化器の内、前記割
当符号量に最も近い符号量の量子化器をブロック毎に選
択して量子化を行うようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル化された映
像信号を高能率符号化し、一定の伝送レートで、記録、
伝送を行なう映像信号符号化装置に関する。

【０００２】

【従来の技術】映像信号をディジタル化して、記録、伝
送を行なうにあたっては、記録あるいは伝送されるディ
ジタルデータ量が膨大になるため一般に高能率符号化が
用いれる。映像信号の高能率符号化手法には、様々な方
法が提案されているが、近年、サブバンド分割を用いた
方法が活発に検討されている。また、サブバンド分割後
の各データの量子化にあたっては、ベクトル量子化を行
なうものが多く提案されている。このように、サブバン
ド分割とベクトル量子化を組み合わせた符号化手法とし
て、例えば、野村充他、“帯域分割と多段ＶＱを用い
た超高精細画像の階層符号化アルゴリズム”、１９９１
年電子情報通信学会秋季大会 D-137に示された構成のも
のがある。すなわち、図１５は従来の多段量子化器の構
成を示すブロック図である。図において、１０１、１０
２、１０３は帯域信号量子化器、１０４は４帯域合成フ
ィルタ、１０５は残差量子化器、１０６、１０７、１０
８、１０９、１１０はサブバンド信号入力端子、１１１
は出力端子である。

【０００３】次に図１５の動作を説明する。入力映像映
像信号は、まず、サブバンド分割されたのち、入力端子
１０６、１０７、１０８、１０９、１１０に与えられ
る。図１６は従来のサブバンド分割を示すスペクトル図
であり、図において、縦軸は垂直方向空間周波数、横軸
は水平方向空間周波数に対応するものとする。このよう
な２次元サブバンド分割はＱＭＦ（Quadrature Mirror
Filter）などを図１７に示すブロック図の構成に用いて
水平、垂直両方向に二つの帯域に分割する操作によって
実現するのが一般的である。図１７において、５６１は
垂直方向に対する低域通過フィルタ、５６２は垂直方向
の空間周波数に対する高域通過フィルタ、５６３および
５６５は水平方向の空間周波数に対する低域通過フィル
タ、５６４および５６６は水平方向の空間周波数成分に
対する高域通過フィルタ、５６７および５６８は垂直方
向にサンプリング点を１／２に間引くデシメータ、５６
９、５７０、５７１、５７２は水平方向にサンプリング
点を１／２に間引くデシメータである。入力映像信号
は、まず、垂直方向低域通過フィルタ５６１および垂直
方向高域通過フィルタ５６２によって垂直方向の空間周
波数軸上で二つのサブバンドに分割される。垂直方向低
域通過フィルタ５６１および垂直方向高域通過フィルタ
５６２の出力はそれぞれ垂直方向のデシメータ５６７、
５６８によって１／２のライン数に間引かれた後、水平
方向低域通過フィルタ５６３、５６５および垂直方向高
域フィルタ５６４、５６６によって水平方向の空間周波
数軸上で二つのサブバンドに分割される。水平方向の低
域通過フィルタ５６３、５６５および水平方向の高域通
過フィルタの出力は、何れも水平方向のデシメータ５６
９、５７０、５７１、５７２によって水平方向に間引か
れ、１／２のサンプリング点数となる。ここで、用いら
れるフィルタは、分割された各サブバンドからもとの信
号が再構築できるようＱＭＦを用いるのが一般的であ
る。以上の操作によって、入力信号は、図１８に示す四
つのサブバンドに分割されることになる。分割された四
つのサブバンドの内、水平、垂直方向ともに低域成分に
相当するサブバンドをさらに同様に分割する。この様な
操作を５段階従属接続して行なうことによって図に示す
ように１６個のサブバンドを形成する。

【０００４】量子化にあたっては、低域側（ＬＬ１側）
から高域側（ＨＨ５側）へ順次信号を再構成しながら多
段階に行われる。この時、図１５に示す多段ベクトル量
子化が用いられる。図１５の量子化器は以下のように用
いられる。まず、初段（ＬＬ１）について、８ビットＰ
ＣＭで符号化する。次に、ＨＬ１、ＨＨ１、ＬＨ１をベ
クトル量子化器１０１、１０２、１０３によって量子化
する。量子化器１０１、１０２、１０３からは、伝送の
ためのインデックス信号とともに、量子化出力、すなわ
ち量子化代表点が出力されるものとする。量子化器１０
１、１０２、１０３出力と量子化されたＬＬ１成分を用
いて上のレベルの低域成分を４帯域合成フィルタ１０４
を用いて再構成する。さらに、再構成されたサブバンド
信号と対応するもとのサブバンド信号（量子化されない
サブバンド信号）との差分を求め、この差分信号を残差
量子化器１０５でベクトル量子化する。残差量子化器１
０４の出力は４帯域合成フィルタ１０４の出力と加え合
わされた後、出力端子から出力され、次段の４帯域合成
フィルタに与えられる。次段の多段ベクトル量子化で
は、高域信号ＨＬ２、ＬＨ２、ＨＨ２が、帯域信号量子
化器１０１、１０２、１０３でベクトル量子化される。
４帯域合成フィルタ１０４では、帯域信号量子化器１０
１、１０２、１０３の出力と前段の出力信号から、サブ
バンド合成を行い、ＬＬ３に相当する信号を再構成す
る。また、残差量子化器１０５では、４帯域合成フィル
タ１０４の出力とＬＬ３成分相当の量子化しないもとの
信号との差分を量子化する。残差量子化器１０５の出力
は４帯域合成フィルタ１０４の出力と加え合わされて、
この段の出力として次段に送られる。同様の処理をサブ
バンド分割の段数分だけ繰り返すことにより、すべての
サブバンドについての量子化を行い、帯域信号量子化器
１０１、１０２、１０３と残差量子化器１０５の出力イ
ンデックスを伝送する。

【０００５】量子化の際には、４×４のブロック単位で
信号エネルギーを計算し、その大きさに基づいてブロッ
ク毎にビット配分を行なう。本従来例では、ビットレー
トＲと歪Ｄとの間に分散σ² をパラメータとして、次式
の関係が成立すると仮定している。

【０００６】

【数１】

【０００７】ここで、歪Ｄが一画面全体で一定になるよ
うビットレートを決定する。すなわち、予め要求される
画質に応じて歪Ｄの値を定めておき、上式によってブロ
ック毎に割当ビットレートを決定する。

【０００８】帯域信号量子化器１０１、１０２、１０３
と残差量子化器は５つの量子化器（４×４次元８ビッ
ト、２×２次元６ビット、２×２次元１０ビット、４ビ
ットスカラーおよび量子化無し（ブロック内のすべての
データを零とする。））から構成されており、上記方法
により決定したブロックのビット割当に応じて適切な量
子化器が選択される。

【０００９】

【発明が解決しようとする課題】上述の例のようにサブ
バンド分割を行なった後、各サブバンドデータを複数の
小ブロックに分割し、各小ブロックの分散に応じて適切
な量子化器を選択するため良好な画像データ圧縮が期待
できるが、符号量制御という観点からの考察がなされて
おらず、たとえばディジタルＶＴＲなどフレーム単位以
下の短時間内で発生データ量を一定に保つことが要求さ
れる用途への適用は困難であるという問題点があった。

【００１０】本発明は、上記のような問題点を解消する
ためになされたもので、１フレーム以下の短い期間を単
位としても、画質劣化を引き起こすことなく所定の値に
データ発生量を制御することの出来る映像信号符号化装
置を提供することを目的とする。

【００１１】

【課題を解決するための手段】請求項１の発明に係る映
像信号符号化装置は、入力映像信号を複数のサブバンド
に分割するサブバンド分割手段と、各サブバンドを複数
の小ブロックに分割するブロック化手段と、小ブロック
を量子化する複数の量子化器を設け、小ブロック毎に求
めた分散と、あらかじめ定められたビットレートから各
ブロックに割り当てられるビットレートを決定し、決定
された各ブロックのビットレートに基づき上記複数の量
子化器を選択するビット割当決定および量子化器選択手
段を設けたものである。

【００１２】請求項２の発明に係る映像信号符号化装置
は、請求項１の構成に加えて、出力ビットストリームの
ビット数を計数する第一の計数手段と各ブロックへの割
当ビット数を計数する第二の計数手段とを設け、第一の
計数手段と第二の計数手段の両方の値と割当ビットレー
トとに基づいて、量子化器を選択するよう構成したもの
である

【００１３】請求項３の発明に係る映像信号符号化装置
は、請求項１の構成に加えて、サブバンドの低域成分の
みを復号する復号手段と当該復号手段出力とそれに対応
する符号化前の信号の差を誤差信号として求める誤差信
号算出手段を設け、サブバンドの低域を独立に一定ビッ
トレートで符号化するとともに、サブバンド高域と前記
誤差信号をまとめて一定レートで符号化するよう構成し
たものである。

【００１４】請求項４の発明に係る映像信号符号化装置
は、請求項２の構成に加えて、サブバンドの低域成分の
みを復号する復号手段と当該復号手段出力とそれに対応
する符号化前の信号の差を誤差信号として求める誤差信
号算出手段を設け、サブバンドの低域を独立に一定ビッ
トレートで符号化するとともに、サブバンド高域と前記
誤差信号をまとめて一定レートで符号化するよう構成し
たものである。

【００１５】請求項５の発明に係る映像信号符号化装置
は、請求項１の構成に加えて、サブバンドの低域成分の
みを直交変換符号化する直交変換符号化手段と、直交変
換符号化手段の出力を復号する直交変換復号手段と、当
該直交変換復号手段出力に対応するもとの低域サブバン
ドの符号化前の信号の差を誤差信号として求める誤差信
号算出手段を設けるとともに、あらかじめ定めたビット
レートから直交変換符号化に用いられたビットレートを
減算し、減算して得られたビットレートで高域サブバン
ドと前記誤差信号を符号化するよう構成したものであ
る。

【００１６】請求項６の発明に係る映像信号符号化装置
は、請求項２の構成に加えて、サブバンドの低域成分の
みを直交変換符号化する直交変換符号化手段と、直交変
換符号化手段の出力を復号する直交変換復号手段と、当
該直交変換復号手段出力に対応するもとの低域サブバン
ドの符号化前の信号の差を誤差信号として求める誤差信
号算出手段を設けるとともに、あらかじめ定めたビット
レートから直交変換符号化に用いられたビットレートを
減算し、減算して得られたビットレートで高域サブバン
ドと前記誤差信号を符号化するよう構成したものであ
る。

【００１７】

【作用】請求項１の発明では、各サブバンドをブロック
に分割し、ブロック毎に分散を求め、各ブロックの分散
と目標とするビットレートの両方に応じたビット配分が
行われるように、複数の量子化器を切り換えるので、符
号量が制御されるとともに、符号量制御に起因する画質
劣化を最小限に押えることができる。

【００１８】請求項２の発明では、実際の符号量を計数
し、割当符号量の合計と比較し、比較結果と目標ビット
レートの両方に基づいて量子化器を選択するようにした
ので、さらに正確な符号量制御が行われる。

【００１９】請求項３の発明では、低域サブバンドを独
立に符号量制御して符号化し、復号した低域サブバンド
ともとのサブバンドの誤差信号を求め、高域サブバンド
成分とともに符号量制御しながら符号化するよう構成し
たので、符号量を制御しながら、画質劣化を最小限に抑
えた階層符号化を実現できる。

【００２０】請求項４の発明では、請求項２に示した符
号量制御機構を用いながら低域サブバンドを符号化し、
復号した低域サブバンドともとのサブバンドの誤差信号
を求め、高域サブバンド成分とともに、請求項２に示し
た符号量制御機構を用いて符号量制御しながら符号化す
るよう構成したので、各階層では符号量を正確に符号量
を制御しながら、画質劣化を最小限に抑えた階層符号化
を実現できる。

【００２１】請求項５の発明では、低域サブバンドを直
交変換によって符号化するとともに、当該符号出力を逆
直交変換を用いながら復号し、当該復号信号と前記符号
化前の低域サブバンドとの差を求め、この差成分を低域
サブバンド誤差成分として、他のサブバンド成分ととも
に符号量制御しながら符号化するようにしたので、ＪＰ
ＥＧなど標準仕様の回路素子を利用でき、コストを抑え
ながら符号量制御された符号化を行うことが可能とな
る。

【００２２】請求項６の発明では、低域サブバンドを直
交変換によって符号化するとともに、当該符号出力を逆
直交変換を用いながら復号し、当該復号信号と前記符号
化前の低域サブバンドとの差を求め、この差成分を低域
サブバンド誤差成分として、他のサブバンド成分ととも
に請求項２に対応した符号量制御しながら符号化するよ
うにしたので、ＪＰＥＧなど標準仕様の回路素子を利用
でき、コストを抑えながら正確に符号量制御された符号
化を行うことが可能となる。

【００２３】

【実施例】

実施例１．図１は請求項１の発明の一実施例による映像
信号符号化装置を示すブロック図である。図において、
１、２は２次元サブバンド分割回路、３はビット割当決
定回路、４、５、６、７、８、９、１０はメモリ回路、
１１、１２、１３、１４、１５、１６、１７は帯域信号
量子化器、１８は、ディジタル映像信号入力端子、１９
はビットストリーム形成回路、２０は符号化出力端子、
４０１、４０２、４０３、４０５、４０６、４０７はブ
ロック化回路である。

【００２４】次に、その動作を説明する。入力端子１８
に与えられたディジタル信号は、２次元サブバンド分割
回路１、２で７つのサブバンドＬＬ１、ＬＨ１、ＨＬ
１、ＨＨ１、ＬＨ２、ＨＬ２、ＨＨ２に分割される。２
次元サブバンド分割回路１、２は図１７のように構成さ
れており、水平、垂直両方向に関して２つのサブバンド
に分割する。すべてのサブバンド出力は、ブロック化回
路４０１、４０２、４０３、４０４、４０５、４０６、
４０７で垂直方向４画素、水平方向４画素からなる小ブ
ロックに区切られた後、ビット割当決定回路３とメモリ
回路４、５、６、７、８、９、１０に与えられる。メモ
リ回路４、５、６、７、８、９、１０から読み出された
データは帯域信号量子化器１１、１２、１３、１４、１
５、１６、１７で量子化される。帯域量子化器１１、１
２、１３、１４、１５、１６、１７の各出力は、ビット
ストリーム形成回路１９においてひとつのビットストリ
ームにまとめられ、出力端子２０から伝送路に送り出さ
れる。

【００２５】各帯域量子化器１１、１２、１３、１４、
１５、１６、１７は例えば図２のように構成される。図
２において、３１はゼロ量子化回路、３２は４×４画素
８ビットベクトル量子化器、３３は２×２画素６ビット
量子化器、３４は２×２画素１０ビットベクトル量子化
器、３５は、ゼロ量子化器３１、４×４画素８ビットベ
クトル量子化器３２、２×２画素６ビットベクトル量子
化器３３、２×２画素１０ビットベクトル量子化器３４
の出力のうちひとつを切換信号入力端子３７から与えら
れる量子化器切換信号に応じて選択して出力端子３８か
ら出力する量子化器切換回路である。ここで、４×４画
素８ビットベクトル量子化器３２は、水平方向４画素、
垂直方向４画素をひとつのブロックとして、８ビットの
量子化インデックスに置き換えるベクトル量子化器、２
×２画素６ビットベクトル量子化器３３は水平方向２画
素、垂直方向２画素をひとつのブロックとして、６ビッ
トの量子化インデックスに置き換えるベクトル量子化
器、２×２画素１０ビットベクトル量子化器３４は水平
方向２画素、垂直方向２画素をひとつのブロックとし
て、１０ビットの量子化インデックスに置き換えるベク
トル量子化器である。また、ゼロ量子化器３１は水平方
向４画素、垂直方向４画素からなるブロック内の画素値
をすべて零であることを示すあらかじめ定めたコードを
出力する。なお、ベクトル量子化器３２、３３、３４が
選択された場合、その出力ビット系列に選択されたベク
トル量子化器を識別するあらかじめ定めたコードが付加
されて、それぞれのベクトル量子化器から出力されるよ
う構成されているものとする。以上の帯域信号量子化器
の構成において、量子化器識別のためのコードを除いた
ビットレートは、ゼロ量子化器３１では０ビット／画
素、ベクトル量子化器３２では０．５ビット／画素、ベ
クトル量子化器３３では１．５ビット／画素、ベクトル
量子化器３４では２．５ビット／画素となっている。な
お、量子化器切換動作はブロック化回路４０１〜４０７
で形成される４×４画素の小ブロック単位で行われるも
のとする。

【００２６】一方、ビット割当決定回路３は例えば、図
３のような構成で実現できる。図３において、５０、５
１、５１、５３、５４、５５、５６は分散算出回路、５
７、５８、５９、６０、６１、６２、６３はＲＯＭ、６
４はパラメータメモリ回路、６５、６６、６７は比較選
択回路、６８、６９、７０および７５は減算回路、７
１、７２、７３は総和算出回路、７４はしきい値パラメ
ータ算出回路、７６は量子化器選択信号発生回路、７
７、７８、７９はしきい値設定端子、８０、８１、８
２、８３、８４、８５、８６はサブバンド信号入力端
子、４０８、４０９、４１０、４１１、４１２、４１
３、４１４は量子化器選択信号出力端子、８８は目標ビ
ットレート設定端子である。

【００２７】本ビット割当決定回路３は、下記のような
考えに基づいて動作する。まず、従来例と同様４×４画
素の小ブロックに区切った際に各ブロックの歪Ｄとビッ
トレートＲとのあいだに各ブロックの分散σ² をパラメ
ータとして、次式の近似が成り立つと仮定する。

【００２８】

【数２】

【００２９】ここで、１フレームごとに歪パラメータＤ
p を定め、サブバンドｉの全てのブロックにおいて歪が
Ｗi Ｄp 以下になるようにする場合を考える。ここで、
Ｗiはサブバンドごとにその大きさおよび視覚的な重要
度に応じてあらかじめ定めたウエイティングパラメータ
でとする。この場合には、サブバンドｉのｊ番目のブロ
ックに割り当てられるビットレートＲijを次式によって
決定すれば良い。

【００３０】

【数３】

【００３１】つぎに、１フレーム単位でトータルの目標
ビットレートをＡt に設定する場合を考える。この場合
には、次の方程式によって歪パラメータＤを決定した
後、式３によって各ブロックのビットレートを定めれば
良い。

【００３２】

【数４】

【００３３】ここで、Ｎb は１フレーム当たりのブロッ
ク数である。しかしながら、このようにして、ビットレ
ート制約のもとで、各ブロックに割当得るビットレート
を決定すると、分散が小さいブロックでは、割り当てら
れるビットレートが負の値に算出される場合がある。こ
のような場合は、図２に示す帯域信号量子化器内でゼロ
量子化器３１を選択すれば実用上問題はないが、合計の
ビットレートが目標値を上回ってしまう。そこで、図３
に示すビット割当決定回路３では、次のような処理を導
入した。まず、各サブバンドのブロック毎に分散を分
散算出回路５０、５１、５２、５３、５４、５５、５６
で算出し、ＲＯＭ５７、５８、５９、６０、６１、６
２、６３で算式に代入して得た値（以下、この値を分
散対数パラメータと称する）に変換した後、パラメータ
メモリ回路６４に記憶される。パラメータメモリ回路６
４のデータは二度読み出される。一度目は、パラメータ
メモリ回路６４の出力は減算回路６８、６９、７０に入
力される。比較選択回路６５、６６、６７では、入力さ
れるデータすなわち減算回路６８、６９、７０の出力が
正である場合にのみデータを総和算出回路７１、７２、
７３に送る。したがって、総和算出回路９１には、分散
対数パラメータがＴｈ０より大きい場合について、分散
対数パラメータとしきい値Ｔｈ０との差の総和が得られ
る。しきい値Ｔｈ０はある歪パラメータＤp に対する1/
2ｌｏｇ₂Ｄp の値に相当しているので、相当する歪パラ
メータでビット割当を行う際のブロック毎のビット割当
が減算回路６８に出力されることになる。したがって、
総和算出回路９１にはＴｈ０にたいするビット割当の総
和が求められる。同様に、総和算出回路７２にはＴｈ１
に対するビット割当の総和、総和算出回路７３にはＴｈ
２に対するビット割当の総和が求められることになる。

【００３４】しきい値パラメータ算出回路７４には、総
和算出回路７１、７２、７３の出力、パラメータＴｈ
０、Ｔｈ１、Ｔｈ２および目標ビットレートＴｂが与え
られ、次のような処理が行われる。例えば、総和算出回
路７１の出力に対するビットレートがＢｒ０で総和算出
回路９２の出力に対するビットレートがＢｒ１となって
おり、Ｂｒ０＜Ｔｂ＜Ｂｒ１の関係が成立していると仮
定する。このとき、目標ビットレートＴｂとなるしきい
値Ｔｈｔを、例えば線形補間により、次式で決定する。

【００３５】

【数５】

【００３６】しきい値パラメータ決定回路７４では、上
記のような演算を行い、目標ビットレートを達成するし
きい値Ｔｈｔを決定し、減算回路７５に出力する。減算
回路７５では、パラメータメモリ回路６４から、二度目
に読み出された対応するブロックのパラメータから、し
きい値パラメータ決定回路７４の出力を減算することに
より、各ブロックの目標ビットレートを定め、量子化器
選択信号発生回路７６に与えられる。量子化器選択信号
発生回路７６では、割当ビットレートに最も近いビット
レートを与える量子化器を選択し、複数の帯域量子化器
それぞれに対して出力端子４０８、４０９、４１０、４
１１、４１２、４１３、４１４を介して対応する選択信
号を出力する。

【００３７】なお、上記実施例では２次元サブバンド分
割の回数を２回の場合を示したが、さらにサブバンド分
割の回数を増やしても同様の動作を行うことが可能であ
る。

【００３８】また、ブロック分割する際のブロックの大
きさは、水平、垂直とも２画素としたが、これに限定す
る必要はなく、任意の整数画素数をとることが可能であ
る。

【００３９】さらに、量子化も上記ベクトル量子化器以
外の次元のベクトル量子化器やスカラ量子化器を用いて
も良い。

【００４０】実施例２．図４は請求項２の発明の一実施
例による映像信号符号化装置を示すブロック図である。
図において、、図１と同一符号はそれぞれ同一、または
相当部分を示しており、９０は図３に示すビット割当決
定回路に一部回路を追加して、図５に示す構成としたビ
ット割当決定回路、９１はビットストリーム形成回路１
９の出力のビット数を計数するためのビットカウンタ回
路である。また、図５は、図４に示すブロック図中のビ
ット割当決定回路９０の構成を示すもので、図３と同一
符号はそれぞれ同一、または相当部分を示しており、９
２は減算回路７５の出力である各ブロックに割り当てら
れるビット数を計数するビットカウンタ回路、９３は、
減算回路７５の出力と、符号化ビット数入力端子９４か
らの入力信号と、ビットカウンタ回路９２の出力とを総
合して、ブロック毎の量子化器選択を行う量子化器選択
信号発生回路である。

【００４１】次に、実施例２の動作を説明する。図４の
構成は、図１の構成と基本的に同様の動作を行うが、ビ
ットストリーム形成回路１９の出力のビット数、すなわ
ち、符号化出力のビット数を符号化される毎にビットカ
ウンタ回路９１で計数し、ある時点までに符号化された
ビット数をビット割当決定回路９０に与えるように構成
されている。ビット割当決定回路９０も、図３に示した
ものと同様のものであるが、ビットカウンタ９２である
時点までに減算回路７５、すなわち、各ブロックに割り
当てられたビット数を計数しており、その出力を量子化
器選択信号発生回路９３に与えている。量子化器選択信
号発生回路９３には、減算回路７５の出力とビットカウ
ンタ９２の出力とともに、図４に示すビットカウンタ９
１の出力が入力端子９４を介して与えられている。ここ
で、ビットカウンタ９１、９２は例えば、フレーム毎に
リセットされるものとする。量子化器選択回路９３で
は、ある時点までに実際に符号化されたビット数、すな
わち、入力端子９４に与えらた値が、ビットカウンタ９
２の出力値、すなわち、割り当てられたビット数よりも
多い場合には次の量子化器選択動作において、減算回路
７５の出力である割当ビット数よりも少ないビットレー
トとなる量子化器が選択されるよう信号を出力し、逆に
入力端子９４に与えられる値がビットカウンタ９２より
小さい場合には割当ビットレートより大きいビットレー
トとなる量子化器が選択されるよう信号を出力するよう
に構成されているものとする。このように実際に符号化
されたビット数を常に計数し、計算によって求めた割当
ビットレートと比較し、比較結果に依存して、量子化器
の選択を制御することにより、ある時間間隔、例えば１
フレーム期間で発生するデータ量を正確に制御すること
が可能となる。

【００４２】実施例３．図６は請求項３の発明の一実施
例による映像信号符号化装置を示すブロック図である。
図において、図１と同一符号はそれぞれ同一、または相
当部分を示しており、９５は減算回路、９６はデコーダ
回路、９７は減算回路９５の出力を記憶するメモリ回
路、９８は帯域信号量子化器、９９は第一のビット割当
決定回路、２００は第二のビット割当決定回路、２０２
は第一のビットストリーム形成回路、２０１は第二のビ
ットストリーム形成回路、４１７はブロック化回路、４
１８は遅延回路である。図６において、ビット割当決定
回路９９、２００はサブバンド信号入力端子と量子化器
切換信号出力端子の数が４つに減っていることを除い
て、図３に示すブロック図と全く同様のものを用いるも
のとする。

【００４３】次に、実施例３の動作を説明する。入力信
号は図１の場合と同様に二次元サブバンド分割が２回施
され、計７つのバンドに分割される。２次元サブバンド
分割回路１の出力のうち、垂直、水平ともに低域に相当
する成分は、２段目の２次元サブバンド分割回路２でさ
らに２次元サブバンド分割され、図１の場合と同様、ブ
ロック化回路４０１、４０２、４０３、４０４、４０
５、４０６、４０７でブロック化された後、メモリ７、
８、９、１０に蓄えられるとともに、ビット割当決定回
路９９に入力される。ビット割当決定回路９９では、あ
らかじめ水平低域かつ垂直低域成分サブバンドに対して
設定したビットレートに符号量を制御するよう帯域信号
量子化器１４、１５、１６、１７に対して量子化が行わ
れるタイミングを合わせて量子化器選択信号を出力す
る。帯域信号量子化器１４、１５、１６、１７の出力は
ビットストリーム形成回路２０２で出力信号としてまと
められ、低域成分のビットストリームとして伝送され
る。帯域信号量子化器１４、１５、１６、１７の出力は
同時にデコーダ回路９６で復号され、減算回路９５に出
力される。デコーダ回路９６は例えば、図７のように構
成されている。図７において、２１０、２１１、２１
２、２１３はベクトル量子化デコーダ回路、２１４はサ
ブバンド合成回路である。また、図７中のベクトル量子
化器は、図２に示す帯域量子化器に対応して、図８のよ
うに構成される。図８において、２２０はビットストリ
ーム分離回路、２２１はゼロデータ発生回路、２２３は
ＶＱデコーダ１、２２４はＶＱデコーダ２、２２５はＶ
Ｑデコーダ３、２２６は出力信号選択回路である。図９
の入力端子２１５、２１６、２１７、２１８には、図６
の帯域信号量子化器１４、１５、１６、１７の出力が与
えられ、ベクトル量子化デコーダ２１０、２１１、２１
２、２１３で復号され、量子化された帯域信号（サブバ
ンド信号）を得る。ベクトル量子化デコーダ２１０、２
１１、２１２、２１３はいずれも、図２に示した帯域信
号量子化器の構成に対応して、三つのＶＱデコーダ回路
を有している。たとえば、ＶＱデコーダ回路ａ２２３は
４×４画素８ビットＶＱの復号を行い、ＶＱデコーダ回
路ｂ２２４は２×２画素６ビットＶＱに、またＶＱデコ
ーダ回路ｃ２２５は２×２画素１０ビットＶＱに対応し
た復号を行うものとする。また、ゼロデータ発生回路２
２１では４×４画素ブロックに対応して、ゼロの値の画
素値を出力するものとする。ビットストリーム分離回路
２２０では、入力されたビットストリームを量子化イン
デックスと量子化器選択信号とに分離し、量子化インデ
ックスはＶＱデコーダａ２２３とＶＱデコーダｂ２２４
およびＶＱデコーダｃ２２５に与えられ、一方量子化器
選択信号は出力信号選択回路２２６に与えられる。出力
信号選択回路２２６では量子化器選択信号に基づいてゼ
ロデータ発生回路２２１、ＶＱデコーダ回路ａ２２３、
ＶＱデコーダ回路ｂ２２４、ＶＱデコーダ回路ｃ２２５
の出力から対応する出力を選択する。すなわち、図２に
示すベクトル量子化器３２、３３、３４のいずれかが選
択された場合には対応するＶＱデコーダ回路の出力が、
また、ゼロ量子化器３１が選択された場合には、ゼロデ
ータ発生回路２２１の出力が選択されるものとする。図
８のように構成されたベクトル量子化デコーダ２１０、
２１１、２１２、２１３の出力はサブバンド合成回路２
１４で、２次元サブバンド分割回路２に対する逆の操
作、すなわち、サブバンド合成が行われ、２次元サブバ
ンド分割回路１の垂直低域、水平低域のサブバンドに相
当する復号出力が得られる。

【００４４】デコーダ回路９６の出力は減算回路９５に
入力される。減算回路９５では２次元サブバンド分割回
路１の垂直低域かつ水平低域に対応するサブバンド成分
をブロック化し、当該成分の上記符号化、復号操作にと
もなう時間遅れを遅延回路４０８で補正したものから、
デコーダ９６の出力を減算して、メモリ回路９７に供給
される。ここで、減算回路９５からは垂直低域かつ水平
低域に相当するサブバンドの符号化にともなう量子化誤
差が得られる。

【００４５】減算回路９５の出力は、２次元サブバンド
分割回路１の他のサブバンドとともに、２次元サブバン
ド分割回路２の出力サブバンドと同様の処理で符号化さ
れる。すなわち、２次元サブバンド分割回路１の３つの
高域サブバンド成分と上記低域量子化誤差信号は、ビッ
ト割当決定回路２００で選択された量子化器によって、
与えられた目標ビットレートとなるよう符号化が行われ
る。これらの符号化はメモリ回路４、５、６、９７およ
び帯域信号量子化器１１、１２、１３、９８によってな
され、量子化器出力はビットストリーム形成回路２０１
で伝送用のビットストリームへ変換される。

【００４６】このような構成によれば、入力映像信号の
低域部分のみを独立に一定レートのビットストリームに
符号化することができるので、階層性を持たせた符号化
を実現することができる。また、低域成分を一定レート
で符号化した際に発生する歪を補正するため誤差信号を
他の高域サブバンド成分と同様に符号化、伝送するの
で、もとの映像信号を高域も含めて復号する場合にも低
域成分のみの符号化によって生じた歪による画質劣化を
抑制することが可能である。

【００４７】実施例４．図９は請求項４の発明の一実施
例による映像信号符号化装置を示すブロック図である。
図において、図１および図６と同一符号はそれぞれ同
一、または相当部分を示しており、２３０は第一のビッ
ト割当決定回路、２３１は第二のビット割当決定回路、
２３３は第一のビットカウンタ回路、２３２は第二のビ
ットカウンタ回路である。なお、ビット割当決定回路２
３０および２３１は同等の構成であり、図４に示す構成
で、帯域信号の入力数および帯域信号量子化器切換信号
出力数を４つに限定したものを用いる。

【００４８】図９の動作は、基本的には図６と同等であ
り、２次元サブバンド分割回路１の垂直低域かつ水平低
域の成分をまず、独立にあらかじめ定めたビットレート
で符号化し、その後、前記低域成分の誤差と高域成分と
をあらかじめ定めたビットレートで符号化するように構
成されている。ただし、実施例２では、実施例１の構成
に加えて、符号化されたビット数を計数し、算出された
割当ビット数の合計と比較することにより、ビットレー
トを制御する機構を取り入れたように、ビットカウンタ
回路２３３で前記低域成分の符号化されたビット数を計
数して、ビット割当決定回路２３０に与え、また、ビッ
トカウンタ２３２で前記誤差信号と高域信号の符号化ビ
ット数を計数して、ビット割当回路２３１に与えること
により、それぞれの符号量を正確に制御することを可能
としている。すなわち、前記低域信号の符号化出力であ
るビットストリーム形成回路２０２の出力をビットカウ
ンタ回路２３３で計数し、ビット割当決定回路２３０に
引き渡す。ビット割当決定回路２３０は、図５に示す構
成をとっており、量子化器選択信号発生回路９３では、
割当ビット量を計数するビットカウンタ回路９２の出力
と、図９のビットカウンタ回路２３３の出力とを比較
し、実施例２で説明した方法で量子化器選択信号を発生
する。前記誤差信号および高域信号についても同様に、
ビットカウンタ回路２３２で符号量を計数し、ビット割
当決定回路２３１に供給し、ビット割当および符号量制
御を実行する。

【００４９】実施例５．図１０は請求項４の発明の一実
施例による映像信号符号化装置を示すブロック図であ
る。図において、図１および図６と同一符号はそれぞれ
同一、または相当部分を示しており、２４０はＤＣＴエ
ンコーダ回路、２４１はＤＣＴデコーダ回路、２４２は
ＤＣＴエンコーダ２４０の符号化出力を計数するための
ビットカウンタ回路、２４３は目標ビットレート設定回
路、２４４はビット割当決定回路、２４５はビットスト
リーム形成回路である。

【００５０】次に、実施例５の動作を説明する。入力映
像信号は、実施例１と同様、二次元サブバンド分割によ
り、４つのサブバンドに分割される。このうち、垂直方
向低域かつ水平方向低域のサブバンド（以下、空間低域
サブバンドと称する）については、ＤＣＴエンコーダ２
４０でＤＣＴ（離散コサイン変換）をベースとした符号
化がなされる。ＤＣＴエンコーダ２４０には、一般にＪ
ＰＥＧとして知られているアルゴリズムを用いることが
でき、例えば、図１１に示す構成で実現できる。図１１
で２４６は２次元ＤＣＴのためのブロックを形成するブ
ロック化回路、２４７はＤＣＴ回路、２４８は量子化
器、２４９はジグザグ走査回路、２５０は可変長符号
器、２５１はバッファ回路である。ラスタースキャン順
序で入力端子２５２から入力された信号は、２４６で例
えば８×８画素の大きさの２次元ブロックに変換され、
ＤＣＴ回路２７４でＤＣＴ係数に変換される。ＤＣＴ回
路２４７から出力されるＤＣＴ係数は、量子化器で量子
化された後、図１３に示すような順序で一次元に並び換
えられる。ジグザグ走査回路２４９の出力は、可変長符
号化回路２５０でハフマン符号等に置き換えられた後、
バッファ回路２５１に蓄えられる。バッファ回路２５１
からは、適切なクロックに従って符号化データが読みだ
される。

【００５１】ＤＣＴエンコーダ回路２４０から出力はＤ
ＣＴデコーダ回路２４１とビットストリーム形成回路２
４５に供給される。ＤＣＴデコーダ回路２４１は例え
ば、図１２のような構成で実現できる。図１２におい
て、２５９はバッファ回路、２５８は可変長復号器、２
５７はジグザグ走査並び換え回路、２５６は逆量子化回
路、２５５は逆ＤＣＴ回路、２５４は画素並び換え回路
である。図１２では入力端子２６１から符号化されたデ
ータが入力され、バッファ回路２５９で一旦蓄えられ
る。バッファ回路２５９に蓄えられたデータは適当なク
ロックで読みだされ、可変長復号器２５８で復号され
る。可変長復号器２５８の出力はジグザグ走査並び換え
回路で２次元画素の８×８の画素構造に並び換えらた
後、逆量子化、逆ＤＣＴが施される。逆ＤＣＴ回路２５
５の出力は、画素並び換え回路２５４で８×８のブロッ
ク構造からラスタースキャン順序に並び換えられる。

【００５２】ＤＣＴデコーダ回路２４１の出力は減算回
路９５に与えられる。減算回路９５では、２次元サブバ
ンド分割回路１の空間低域サブバンド出力をＤＣＴエン
コードおよびデコードに要する時間だけ遅延回路４１８
で遅らせた信号からＤＣＴデコーダ回路２４１の出力を
減算して空間低域サブバンド誤差信号を算出し、ブロッ
ク化した後、メモリ回路９７およびビット割当決定回路
２４４に与える。

【００５３】また、ＤＣＴエンコーダ回路２４０の出力
はビットカウンタ回路２４２で計数される。ビットカウ
ンタ回路２４２は、例えば、フレームの最初からの合計
符号量を示すものとする。ビットカウンタ回路２４２の
出力は目標ビットレート設定回路２４３に与えられる。
目標ビットレート設定回路２４３では、あらかじめ定め
た符号化ビットレートから、ＤＣＴエンコーダ２４０で
既に使用済みのビットレートを差し引いて、前記空間低
域サブバンド誤差信号と高域サブバンド信号の符号化に
使用し得るビットレートを算出して、ビット割当決定回
路２４４に与える。ビット割当決定回路は図３に示す基
本構成を持っており、目標ビットレート設定回路２４３
の出力信号が、目標ビットレート設定端子８８に加わる
ことを除けば、実施例１で説明した通りの動作を行う。
メモリ回路４、５、６、７に蓄えられた高域サブバンド
信号およびメモリ回路９７に蓄えられた空間低域サブバ
ンド誤差信号はそれぞれ帯域信号量子化器１１、１２、
１３、９８で、ビット割当決定回路２４４からの量子化
器選択信号に従って、量子化が行われる。ビットストリ
ーム形成回路２４５ではＤＣＴエンコーダ回路２４０の
出力と帯域信号量子化器１１、１２、１３、９８の出力
を寄せ集め、伝送すべきビットストリームを形成する。

【００５４】実施例６．図１４は請求項６の発明の一実
施例による映像信号符号化装置を示すブロック図であ
る。図において、図１０と同一符号はそれぞれ同一、ま
たは相当部分を示しており、２７０はビットカウンタ回
路、２７１はビット割当決定回路である。

【００５５】本実施例は、実施例５の構成にビットカウ
ンタ回路２７０を付加し、ビット割当決定回路２７１に
図５の構成のものを用いるようにしたことを除いては実
施例５と同等の構成となっている。ビットカウンタ回路
２１０では、出力ビットストリームを計数し、ビット割
当決定回路２７１に計数値を伝達している。ただし、ビ
ットカウンタ回路２７０ではＤＣＴエンコーダ２４０の
出力に対応するビットストリームは計数しないものとす
る。ビット割当決定回路２７１では、目標ビットレート
設定回路２４３から与えられる目標ビットレートに基づ
き、実施例２で説明した動作で、量子化器選択信号を決
定する。

【００５６】

【発明の効果】以上のように、本発明では、サブバンド
分割後の信号をブロックに区切り、各ブロックの分散に
基づきブロック毎のビット割当を決定するする際に、符
号化ビットレートが一定になるようビット割当が補正さ
れる構成のビット割当決定手段を導入したので、１フレ
ーム期間などの決められた期間で、画質劣化を引き起こ
すことなく発生符号量を制御できる。

【００５７】また、出力符号量を総計しながら符号化を
行い、ブロック毎に割り当てられた符号量の総計と、前
記出力符号量の総計を比較し、この比較結果に基づき、
量子化器の選択を行う機構を導入することにより、さら
に正確な符号量制御を実現できる。

【００５８】さらに、サブバンド分割して得た低域成分
のみを上記手法により、一定レートで符号化し、低域成
分の符号化の誤差とサブバンド高域とを別に一定レート
で符号化することにより、いわゆる階層符号化を実現で
きる。

【００５９】また、低域成分の符号化にＪＰＥＧ等のＤ
ＣＴエンコーダを用いることにより、標準化されたアル
ゴリズムに基づく集積回路を使用することが可能にな
り、コストの削減を図ることが可能になる。

【図面の簡単な説明】

【図１】請求項１の発明の一実施例による映像信号符号
化装置を示すブロック図である。

【図２】帯域信号量子化器の構成を示すブロック図であ
る。

【図３】本発明の実施例１におけるビット割当決定回路
のブロック図である。

【図４】請求項２の発明の一実施例による映像信号符号
化装置を示すブロック図である。

【図５】本発明の実施例２におけるビット割当決定回路
のブロック図である。

【図６】請求項３の発明の一実施例による映像信号符号
化装置を示すブロック図である。

【図７】デコーダ回路の構成を示すブロック図である。

【図８】ベクトル量子化デコーダ回路の構成を示すブロ
ック図である。

【図９】請求項４の発明の一実施例による映像信号符号
化装置を示すブロック図である。

【図１０】請求項５の発明の一実施例による映像信号符
号化装置を示すブロック図である。

【図１１】ＤＣＴによる符号化器の構成を示すブロック
図である。

【図１２】ＤＣＴによる符号化器で符号化されたデータ
の復号器の構成を示す図である。

【図１３】１ＤＣＴブロック内のデータをジグザグ走査
する際の走査順序を示す図である。

【図１４】請求項６の発明の一実施例による映像信号符
号化装置を示すブロック図である。

【図１５】従来の多段量子化器の構成を示すブロック図
である。

【図１６】従来のサブバンド分割の状態を示すスペクト
ル図である。

【図１７】２次元サブバンド分割回路の構成を示すブロ
ック図である。

【図１８】２次元サブバンド分割時の分割状態を示すス
ペクトル図である。

【符号の説明】

１、２２次元サブバンド分割回路４乃至１０、９７メモリ回路４０１乃至４０７ブロック化回路１１乃至１７帯域信号量子化器５０乃至５６分散算出回路５７乃至６３ＲＯＭ６８、６９、７０、７５、９５減算回路６４パラメータメモリ回路６５、６６、６７比較選択回路７１、７２、７３総和算出回路７４しきい値パラメータ算出回路７６、９３量子化器選択信号発生回路９１、９２、２３２、２３３、２４２、２７０ビット
カウンタ回路９６デコーダ回路２４０ＤＣＴエンコーダ回路２４１ＤＣＴデコーダ回路１９、２０１、２０２、２４５ビットストリーム形成
回路

【手続補正書】

【提出日】平成５年８月２３日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１７

【補正方法】変更

【補正内容】

【図１７】

Claims

【特許請求の範囲】

【請求項１】ディジタル化された映像信号データを圧
縮、符号化する映像信号符号化装置において、入力映像
信号を複数の周波数帯域に分割するサブバンド分割手段
と、該サブバンド分割手段出力をサブバンド毎に複数の
小ブロックに分割するブロック化手段と、ブロック化さ
れたデータを記憶するブロックデータ記憶手段と、複数
の量子化器から構成された帯域器信号量子化手段と、ブ
ロック毎に分散を算出するブロック分散算出手段と、該
ブロック分散算出手段で得られたブロック毎の分散をあ
らかじめ定めた関係に従ってブロック毎の符号量割当を
決定するためのパラメータに変換する数値変換手段と、
前記分散から求めたパラメータを一時的に記憶するパラ
メータ記憶手段と、前記パラメータ記憶手段から読みだ
された値から、あらかじめ定めた定数を減ずる第一の減
算手段と、第一の減算手段の出力が負でないときのみ入
力値を出力に伝達するデータ比較選択手段と、前記比較
選択手段の出力の総和を算出する複数の総和算出手段
と、前記複数の総和算出手段の出力に基づき一定期間毎
に更新される定数であるしきい値パラメータを決定する
しきい値パラメータ算出手段と、前記パラメータ記憶手
段から読みだされるパラメータからしきい値パラメータ
算出手段の出力であるしきい値パラメータを減算してブ
ロック毎の割当ビットレートを算出する第二の減算手段
と、当該第二の減算手段の出力に基づき前記帯域信号量
子化器を構成する複数の量子化器のうちのひとつを選択
するための量子化器選択信号を出力する量子化器選択信
号発生手段と、複数の帯域信号量子化器の出力をひとつ
のビットストリームに合成するビットストリーム合成手
段を有することを特徴とする映像信号符号化装置。
【請求項２】請求項１に記載の映像信号符号化装置に
おいて、ビットストリーム形成回路の出力のビット数を
計数する第一のビット数計数手段と、第二の減算手段の
出力であるブロック毎の割当ビットレートに基づき合計
割当ビット数を計数する第二のビット数計数手段と、第
一のビット計数手段の出力と第二のビット数計数手段の
出力とブロック毎の割当ビットレートを総合して、量子
化器選択信号を決定する量子化器選択信号発生手段とを
有することを特徴とする映像信号符号化装置。
【請求項３】請求項１に記載の映像信号符号化装置に
おいて、帯域量子化器の出力信号の一部をデコードする
復号手段と、当該復号手段出力に対応する符号化前のも
との信号から、前記復号手段出力を減算して、誤差信号
を形成する誤差信号形成手段を設けたことを特徴とする
映像信号符号化装置。
【請求項４】請求項２に記載の映像信号符号化装置に
おいて、帯域量子化器の出力信号の一部をデコードする
復号手段と、当該復号手段出力に対応する符号化前のも
との信号から、前記復号手段出力を減算して、誤差信号
を形成する誤差信号形成手段を設けたことを特徴とする
映像信号符号化装置。
【請求項５】請求項１に記載の映像信号符号化装置に
おいて、サブバンドの一部を直交変換を用いて符号化す
る直交変換符号化手段と、前記直交変換符号化手段の出
力を復号する直交変換復号手段と、直交変換符号化され
るもとの信号から前記直交変換復号手段の出力を減算し
て、サブバンド誤差信号を形成する誤差信号形成手段を
設けたことを特徴とする映像信号符号化装置。
【請求項６】請求項２に記載の映像信号符号化装置に
おいて、サブバンドの一部を直交変換を用いて符号化す
る直交変換符号化手段と、前記直交変換符号化手段の出
力を復号する直交変換復号手段と、直交変換符号化され
るもとの信号から前記直交変換復号手段の出力を減算し
て、サブバンド誤差信号を形成する誤差信号形成手段を
設けたことを特徴とする映像信号符号化装置。