JPH06313893A - Ｉｃの実装構造および液晶ディスプレイ駆動用ｉｃの実装方法 - Google Patents
Ｉｃの実装構造および液晶ディスプレイ駆動用ｉｃの実装方法Info
- Publication number
- JPH06313893A JPH06313893A JP5124885A JP12488593A JPH06313893A JP H06313893 A JPH06313893 A JP H06313893A JP 5124885 A JP5124885 A JP 5124885A JP 12488593 A JP12488593 A JP 12488593A JP H06313893 A JPH06313893 A JP H06313893A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- side wiring
- wiring
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】 出力側配線と入力側配線とを有する基板１、
１０ａ上にベアチップ状態のＩＣ１２が直接に搭載され
る。その基板は、その出力側配線を含む第１の基板１
と、その入力側配線を含む第２の基板１０ａとから構成
される。その第１の基板１と第２の基板１０ａとは支持
部材１５により支持され、その出力側配線にＩＣ１２の
出力端子が接続されると共に入力側配線にＩＣ１２の入
力端子が接続される。 【効果】 基板上の配線の欠陥による損害を小さくでき
る。
１０ａ上にベアチップ状態のＩＣ１２が直接に搭載され
る。その基板は、その出力側配線を含む第１の基板１
と、その入力側配線を含む第２の基板１０ａとから構成
される。その第１の基板１と第２の基板１０ａとは支持
部材１５により支持され、その出力側配線にＩＣ１２の
出力端子が接続されると共に入力側配線にＩＣ１２の入
力端子が接続される。 【効果】 基板上の配線の欠陥による損害を小さくでき
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣの実装構造および
液晶ディスプレイ駆動用ＩＣの実装方法に関し、ＩＣを
ベアチップの状態で基板に実装する場合に適用される。
液晶ディスプレイ駆動用ＩＣの実装方法に関し、ＩＣを
ベアチップの状態で基板に実装する場合に適用される。
【０００２】
【従来の技術】液晶ディスプレイやラインセンサ等の基
板にＩＣを実装する場合、テープキャリヤパッケージを
介し実装することが行なわれているが、配線の狭ピッチ
化や実装コストの低減等のため、ＩＣチップを基板に直
接搭載することが実用化されてきている。
板にＩＣを実装する場合、テープキャリヤパッケージを
介し実装することが行なわれているが、配線の狭ピッチ
化や実装コストの低減等のため、ＩＣチップを基板に直
接搭載することが実用化されてきている。
【０００３】そこで、ベアチップ状態のＩＣの出力端子
と入力端子とを基板上の出力側配線と入力側配線とに接
続するため、ＩＣの入出力端子部に設けたマイクロバン
プを封止樹脂の収縮力により基板側配線に圧接するマイ
クロバンプボンディグ法や、ＩＣの入出力端子部を基板
側配線に導電性ペーストや導電性粒子を介し接続する方
法等が採用されている。
と入力端子とを基板上の出力側配線と入力側配線とに接
続するため、ＩＣの入出力端子部に設けたマイクロバン
プを封止樹脂の収縮力により基板側配線に圧接するマイ
クロバンプボンディグ法や、ＩＣの入出力端子部を基板
側配線に導電性ペーストや導電性粒子を介し接続する方
法等が採用されている。
【０００４】
【発明が解決しようとする課題】ＩＣチップを基板上に
直接搭載するためには、その基板に出力側配線と入力側
配線の両方を設ける必要がある。例えば図５に示すよう
に、マトリクス型液晶ディスプレイの基板１０１上にベ
アチップ状態の駆動用ＩＣ１０５を直接搭載するために
は、その基板１０１に、走査線１０２とデータ線１０３
とを駆動用ＩＣ１０５の出力端子に接続される出力側配
線として設けるだけでなく、その駆動用ＩＣ１０５の入
力端子に接続される入力側配線１０６も設ける必要があ
る。
直接搭載するためには、その基板に出力側配線と入力側
配線の両方を設ける必要がある。例えば図５に示すよう
に、マトリクス型液晶ディスプレイの基板１０１上にベ
アチップ状態の駆動用ＩＣ１０５を直接搭載するために
は、その基板１０１に、走査線１０２とデータ線１０３
とを駆動用ＩＣ１０５の出力端子に接続される出力側配
線として設けるだけでなく、その駆動用ＩＣ１０５の入
力端子に接続される入力側配線１０６も設ける必要があ
る。
【０００５】しかし、そのような入力側配線１０６に欠
陥があると、基板１０１全体が不良品となって損害が大
きくなり、特に入力側配線１０６を多層配線とする場合
は上下配線間の短絡により不良品が発生し易くなる。
陥があると、基板１０１全体が不良品となって損害が大
きくなり、特に入力側配線１０６を多層配線とする場合
は上下配線間の短絡により不良品が発生し易くなる。
【０００６】また、液晶ディスプレイにあっては、駆動
用ＩＣを基板上に実装するまでの工程が長く、その間に
おける配向膜のラビング処理等によって発生する静電気
により、アクティブマトリクス型ではスイッチング素子
が静電破壊したり、単純マトリクス型では線間放電によ
り断線するおそれが大きい。そこで、図５に示すよう
に、その走査線１０２とデータ線１０３とを全て表示領
域外に延長して短絡配線パターン１０４により互いに接
続することで、スイッチング素子の静電破壊や断線を防
止している。そして、駆動用ＩＣ１０５を基板１０１上
に搭載する前に、図において２点鎖線で示す切断線Ｌに
沿って基板１０１を切断することで短絡配線部を除去す
ることが行なわれている。
用ＩＣを基板上に実装するまでの工程が長く、その間に
おける配向膜のラビング処理等によって発生する静電気
により、アクティブマトリクス型ではスイッチング素子
が静電破壊したり、単純マトリクス型では線間放電によ
り断線するおそれが大きい。そこで、図５に示すよう
に、その走査線１０２とデータ線１０３とを全て表示領
域外に延長して短絡配線パターン１０４により互いに接
続することで、スイッチング素子の静電破壊や断線を防
止している。そして、駆動用ＩＣ１０５を基板１０１上
に搭載する前に、図において２点鎖線で示す切断線Ｌに
沿って基板１０１を切断することで短絡配線部を除去す
ることが行なわれている。
【０００７】しかし、例えば図６に示すように、データ
信号のサンプリング速度を等価的に２倍にするため、デ
ータ線１０３の両端位置において基板１０１上にベアチ
ップ状態の駆動用ＩＣ１０５を実装する場合、データ線
１０３の両端位置に入力側配線１０６を設ける必要があ
るので、短絡配線を設けても基板１０１の切断により除
去することはできない。この場合、短絡配線をエッチン
グにより切断することは考えられるが、工数が増加して
生産性が低下する。
信号のサンプリング速度を等価的に２倍にするため、デ
ータ線１０３の両端位置において基板１０１上にベアチ
ップ状態の駆動用ＩＣ１０５を実装する場合、データ線
１０３の両端位置に入力側配線１０６を設ける必要があ
るので、短絡配線を設けても基板１０１の切断により除
去することはできない。この場合、短絡配線をエッチン
グにより切断することは考えられるが、工数が増加して
生産性が低下する。
【０００８】なお、図７の（１）に示すように、基板１
０１に駆動用ＩＣをテープキャリヤ１２５を介し実装す
る場合は、入力側配線が不要なので、図７の（２）に示
すように設けた短絡配線パターン１０４を、テープキャ
リヤ１２５の実装前に、図７の（３）に示すように基板
１０１を切断して除去することはできるが、基板１０１
に駆動用ＩＣチップを直接に搭載することはできない。
０１に駆動用ＩＣをテープキャリヤ１２５を介し実装す
る場合は、入力側配線が不要なので、図７の（２）に示
すように設けた短絡配線パターン１０４を、テープキャ
リヤ１２５の実装前に、図７の（３）に示すように基板
１０１を切断して除去することはできるが、基板１０１
に駆動用ＩＣチップを直接に搭載することはできない。
【０００９】本発明は、上記従来技術の問題を解決する
ことのできるＩＣの実装構造および液晶ディスプレイ駆
動用ＩＣの実装方法を提供することを目的とする。
ことのできるＩＣの実装構造および液晶ディスプレイ駆
動用ＩＣの実装方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本件第１発明は、出力側
配線と入力側配線とを有する基板上にＩＣチップが直接
に搭載されるＩＣの実装構造において、その基板は、そ
の出力側配線を含む第１の基板と、その入力側配線を含
む第２の基板とから構成され、その第１の基板と第２の
基板とは支持部材により支持され、その出力側配線にＩ
Ｃの出力端子が接続されると共に入力側配線にＩＣの入
力端子が接続されることを特徴としている。
配線と入力側配線とを有する基板上にＩＣチップが直接
に搭載されるＩＣの実装構造において、その基板は、そ
の出力側配線を含む第１の基板と、その入力側配線を含
む第２の基板とから構成され、その第１の基板と第２の
基板とは支持部材により支持され、その出力側配線にＩ
Ｃの出力端子が接続されると共に入力側配線にＩＣの入
力端子が接続されることを特徴としている。
【００１１】本件第２発明の液晶ディスプレイ駆動用Ｉ
Ｃの実装方法は、マトリクス型液晶ディスプレイの基板
上の走査線とデータ線の少なくとも一方の両端位置に駆
動用ＩＣチップを直接に搭載するに際し、その基板を、
その走査線とデータ線とを全て互いに接続する短絡配線
を含む第１の基板と、入力側配線を含む第２の基板とか
ら構成し、その第１の基板を切断することで短絡配線部
を除去した後に両基板を支持部材に取り付け、しかる後
に、その第１の基板上の走査線とデータ線の少なくとも
一方の両端に駆動用ＩＣの出力端子を接続すると共に第
２の基板上の入力側配線に駆動用ＩＣの入力端子を接続
することを特徴とする。
Ｃの実装方法は、マトリクス型液晶ディスプレイの基板
上の走査線とデータ線の少なくとも一方の両端位置に駆
動用ＩＣチップを直接に搭載するに際し、その基板を、
その走査線とデータ線とを全て互いに接続する短絡配線
を含む第１の基板と、入力側配線を含む第２の基板とか
ら構成し、その第１の基板を切断することで短絡配線部
を除去した後に両基板を支持部材に取り付け、しかる後
に、その第１の基板上の走査線とデータ線の少なくとも
一方の両端に駆動用ＩＣの出力端子を接続すると共に第
２の基板上の入力側配線に駆動用ＩＣの入力端子を接続
することを特徴とする。
【００１２】
【作用】本件各発明の構成によれば、第１の基板と第２
の基板とは支持部材により支持されているので、両基板
に跨がってベアチップ状態のＩＣを実装することができ
る。また、出力側配線を含む第１の基板と入力側配線を
含む第２の基板とは別個のものであるので、出力側配線
の欠陥と入力側配線の欠陥とを個別に検査して良品同志
を組み合わせることができる。
の基板とは支持部材により支持されているので、両基板
に跨がってベアチップ状態のＩＣを実装することができ
る。また、出力側配線を含む第１の基板と入力側配線を
含む第２の基板とは別個のものであるので、出力側配線
の欠陥と入力側配線の欠陥とを個別に検査して良品同志
を組み合わせることができる。
【００１３】本件第２発明の構成によれば、第１の基板
は、駆動用ＩＣが実装されるまでは走査線とデータ線と
を全て互いに接続する短絡配線を含むので、液晶ディス
プレイの各画素のスイッチング素子の静電破壊や走査線
およびデータ線の断線を防止でき、しかも、その短絡配
線部は第１の基板を切断することで除去されるので生産
性が低下することはない。その短絡配線を除去された第
１の基板と第２の基板とを支持部材に取り付けた後に、
走査線とデータ線の少なくとも一方の両端において駆動
用ＩＣを実装するので、駆動用ＩＣの信号のサンプリン
グ速度を速くすることができる。
は、駆動用ＩＣが実装されるまでは走査線とデータ線と
を全て互いに接続する短絡配線を含むので、液晶ディス
プレイの各画素のスイッチング素子の静電破壊や走査線
およびデータ線の断線を防止でき、しかも、その短絡配
線部は第１の基板を切断することで除去されるので生産
性が低下することはない。その短絡配線を除去された第
１の基板と第２の基板とを支持部材に取り付けた後に、
走査線とデータ線の少なくとも一方の両端において駆動
用ＩＣを実装するので、駆動用ＩＣの信号のサンプリン
グ速度を速くすることができる。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１５】図１は、トランジスタ方式のアクティブマ
トリクス型液晶ディスプレイにおける第１のガラス基板
１を示し、この基板１上にはゲートバスライン（走査
線）２とソースバスライン（データ線）３とが形成さ
れ、各ライン２、３には薄膜トランジスタおよびＩＴＯ
画素電極が接続される。各ゲートバスライン２は一端が
表示画面から図において左方に延長されて金バンプ接続
部２′とされている。各ソースバスライン３は、一端が
表示部から図において上方に延長されて金バンプ接続部
３′とされたものと、他端が表示部から図において下方
に延長されて金バンプ接続部３′とされたものとが交互
に並列する。各ゲートバスライン２の他端は表示画面か
ら図において右方に延長され、一端が金バンプ接続部
３′とされた各ソースバスライン３の他端は表示画面か
ら図において下方に延長され、他端が金バンプ接続部
３′とされた各ソースバスライン３の一端は表示画面か
ら図において下方に延長され、各延長端を接続する短絡
配線パターン７が第１の基板１上に設けられている。ま
た、第１の基板１上には、後述のゲートドライバ５の入
力側配線６が設けられ、その一端は金バンプ接続部６′
とされている。
トリクス型液晶ディスプレイにおける第１のガラス基板
１を示し、この基板１上にはゲートバスライン（走査
線）２とソースバスライン（データ線）３とが形成さ
れ、各ライン２、３には薄膜トランジスタおよびＩＴＯ
画素電極が接続される。各ゲートバスライン２は一端が
表示画面から図において左方に延長されて金バンプ接続
部２′とされている。各ソースバスライン３は、一端が
表示部から図において上方に延長されて金バンプ接続部
３′とされたものと、他端が表示部から図において下方
に延長されて金バンプ接続部３′とされたものとが交互
に並列する。各ゲートバスライン２の他端は表示画面か
ら図において右方に延長され、一端が金バンプ接続部
３′とされた各ソースバスライン３の他端は表示画面か
ら図において下方に延長され、他端が金バンプ接続部
３′とされた各ソースバスライン３の一端は表示画面か
ら図において下方に延長され、各延長端を接続する短絡
配線パターン７が第１の基板１上に設けられている。ま
た、第１の基板１上には、後述のゲートドライバ５の入
力側配線６が設けられ、その一端は金バンプ接続部６′
とされている。
【００１６】図２の（１）は、一対の第２のガラス基板
１０ａ、１０ｂを示し、各第２の基板１０ａ、１０ｂ
に、後述のソースドライバ１２の入力側配線１３が設け
られ、各入力側配線１３の一端は金バンプ接続部１３′
とされている。
１０ａ、１０ｂを示し、各第２の基板１０ａ、１０ｂ
に、後述のソースドライバ１２の入力側配線１３が設け
られ、各入力側配線１３の一端は金バンプ接続部１３′
とされている。
【００１７】上記第１の基板１は、駆動用ＩＣの実装前
に、図１おいて２点鎖線で示す３本の切断線Ｌに沿って
切断されることで、短絡配線部が除去される。
に、図１おいて２点鎖線で示す３本の切断線Ｌに沿って
切断されることで、短絡配線部が除去される。
【００１８】図３、図４に示すように、その短絡配線部
が除去された第１の基板１と各第２の基板１０ａ、１０
ｂとは支持部材１５に接着剤等を介し取り付けられる。
その支持部材１５としてはガラスのような透明部材に限
らず、アルミニウム等の不透明部材を用いてもよい。な
お、支持部材１５として不透明部材を用いる場合は、表
示画面に対応する部分を覆うことがないよう分割したり
切欠を設けるようにする。しかる後に、ゲートバスライ
ン２の一端とソースバスライン３の両端位置にベアチッ
プ状態の駆動用ＩＣを直接に実装する。すなわち、前記
ゲートバスライン２の一端の金バンプ接続部２′にゲー
トドライバ５の出力端子が接続され、第１の基板１上に
設けられた前記入力側配線６の一端の金バンプ接続部
６′に、そのゲートドライバ５の入力端子が接続され
る。また、前記ソースバスライン３の各端の金バンプ接
続部３′にソースドライバ１２の出力端子が接続され、
各第２の基板１０ａ、１０ｂ上に設けられた前記入力側
配線１３の一端の金バンプ接続部１３′に、そのソース
ドライバ１２の入力端子が接続される。本実施例では、
各駆動用ＩＣ５、１２の入出力端子部に設けた金バンプ
を紫外線硬化型樹脂や熱硬化型樹脂等の封止樹脂の収縮
力により金バンプ接続部２′、３′、６′、１３′に圧
接するマイクロバンプボンディグ法が採用されるが、そ
の接続方法はベアチップ状態のＩＣを基板に実装するも
のであれば特に限定されない。なお、図４に示すよう
に、支持部材１５として不透明部材を用い、ソースドラ
イバ１２の入出力端子部に設けた金バンプ２０を金バン
プ接続部３′、１３′に押し付ける樹脂として紫外線硬
化型樹脂２１を用いる場合は、その支持部材１５に樹脂
硬化用紫外線の通過孔１５ａを設けるようにする。
が除去された第１の基板１と各第２の基板１０ａ、１０
ｂとは支持部材１５に接着剤等を介し取り付けられる。
その支持部材１５としてはガラスのような透明部材に限
らず、アルミニウム等の不透明部材を用いてもよい。な
お、支持部材１５として不透明部材を用いる場合は、表
示画面に対応する部分を覆うことがないよう分割したり
切欠を設けるようにする。しかる後に、ゲートバスライ
ン２の一端とソースバスライン３の両端位置にベアチッ
プ状態の駆動用ＩＣを直接に実装する。すなわち、前記
ゲートバスライン２の一端の金バンプ接続部２′にゲー
トドライバ５の出力端子が接続され、第１の基板１上に
設けられた前記入力側配線６の一端の金バンプ接続部
６′に、そのゲートドライバ５の入力端子が接続され
る。また、前記ソースバスライン３の各端の金バンプ接
続部３′にソースドライバ１２の出力端子が接続され、
各第２の基板１０ａ、１０ｂ上に設けられた前記入力側
配線１３の一端の金バンプ接続部１３′に、そのソース
ドライバ１２の入力端子が接続される。本実施例では、
各駆動用ＩＣ５、１２の入出力端子部に設けた金バンプ
を紫外線硬化型樹脂や熱硬化型樹脂等の封止樹脂の収縮
力により金バンプ接続部２′、３′、６′、１３′に圧
接するマイクロバンプボンディグ法が採用されるが、そ
の接続方法はベアチップ状態のＩＣを基板に実装するも
のであれば特に限定されない。なお、図４に示すよう
に、支持部材１５として不透明部材を用い、ソースドラ
イバ１２の入出力端子部に設けた金バンプ２０を金バン
プ接続部３′、１３′に押し付ける樹脂として紫外線硬
化型樹脂２１を用いる場合は、その支持部材１５に樹脂
硬化用紫外線の通過孔１５ａを設けるようにする。
【００１９】上記構成によれば、第１の基板１と第２の
基板１０ａ、１０ｂとは支持部材１５により支持されて
いるので、第１の基板１と第２の基板１０ａ、１０ｂと
に跨がってベアチップ状態のソースドライバ１２を直接
に実装することができる。そして第１の基板１と第２の
基板１０ａ、１０ｂとは別個のものであるので、ソース
バスライン３の欠陥とソースドライバ１２への入力側配
線１３の欠陥とを個別に検査して良品同志を組み合わせ
ることができ、ソースドライバ１２への入力側配線１３
に欠陥があっても、第１の基板１が無駄になることはな
い。その第１の基板１は、駆動用ＩＣ５、１２が実装さ
れるまではゲートバスライン２とソースバスライン３と
を全て互いに接続する短絡配線パターン７を含むので、
各画素の薄膜トランジスタの静電破壊を防止でき、しか
も、その短絡配線部は第１の基板１を切断することで除
去されるので生産性が低下することはない。また、ソー
スバスライン３の両端位置にソースドライバ１２を実装
するので、その信号のサンプリング速度を速くすること
ができる。
基板１０ａ、１０ｂとは支持部材１５により支持されて
いるので、第１の基板１と第２の基板１０ａ、１０ｂと
に跨がってベアチップ状態のソースドライバ１２を直接
に実装することができる。そして第１の基板１と第２の
基板１０ａ、１０ｂとは別個のものであるので、ソース
バスライン３の欠陥とソースドライバ１２への入力側配
線１３の欠陥とを個別に検査して良品同志を組み合わせ
ることができ、ソースドライバ１２への入力側配線１３
に欠陥があっても、第１の基板１が無駄になることはな
い。その第１の基板１は、駆動用ＩＣ５、１２が実装さ
れるまではゲートバスライン２とソースバスライン３と
を全て互いに接続する短絡配線パターン７を含むので、
各画素の薄膜トランジスタの静電破壊を防止でき、しか
も、その短絡配線部は第１の基板１を切断することで除
去されるので生産性が低下することはない。また、ソー
スバスライン３の両端位置にソースドライバ１２を実装
するので、その信号のサンプリング速度を速くすること
ができる。
【００２０】なお、本発明は上記実施例に限定されな
い。例えば、ゲートバスラインの両端にゲートドライバ
を実装し、ゲートドライバへの入力側配線を第２の基板
に設けるようにしてもよい。また、単純マトリクス型液
晶ディスプレイの基板や液晶ディスプレイ以外の機器の
基板にＩＣを実装する場合にも本発明を適用できる。
い。例えば、ゲートバスラインの両端にゲートドライバ
を実装し、ゲートドライバへの入力側配線を第２の基板
に設けるようにしてもよい。また、単純マトリクス型液
晶ディスプレイの基板や液晶ディスプレイ以外の機器の
基板にＩＣを実装する場合にも本発明を適用できる。
【００２１】
【発明の効果】本件各発明によれば、基板にベアチップ
状態のＩＣを実装する場合に配線の欠陥による損害を小
さくすることができる。本件第２発明によれば、液晶デ
ィスプレイ駆動用ＩＣの信号のサンプリング速度を速く
するために走査線とデータ線の少なくとも一方の両端に
おいて駆動用ＩＣをベアチップ状態で直接に基板に実装
する場合に、短絡配線部を設けて各画素のスイッチング
素子の静電破壊や走査線およびデータ線の断線を防止で
き、しかも、その短絡配線部を基板の切断により生産性
を低下させることなく除去できる。
状態のＩＣを実装する場合に配線の欠陥による損害を小
さくすることができる。本件第２発明によれば、液晶デ
ィスプレイ駆動用ＩＣの信号のサンプリング速度を速く
するために走査線とデータ線の少なくとも一方の両端に
おいて駆動用ＩＣをベアチップ状態で直接に基板に実装
する場合に、短絡配線部を設けて各画素のスイッチング
素子の静電破壊や走査線およびデータ線の断線を防止で
き、しかも、その短絡配線部を基板の切断により生産性
を低下させることなく除去できる。
【図１】本発明の液晶ディスプレイの第１の基板の平面
図
図
【図２】本発明の液晶ディスプレイの第２の基板の平面
図
図
【図３】本発明の液晶ディスプレイの第１の基板と第２
の基板の平面図
の基板の平面図
【図４】本発明の液晶ディスプレイのソースドライバの
実装状態を示す側断面図
実装状態を示す側断面図
【図５】従来の液晶ディスプレイの基板の平面図
【図６】従来の液晶ディスプレイの基板の平面図
【図７】従来の液晶ディスプレイのＩＣの実装手順の説
明図
明図
１ 第１の基板 ２ ゲートバスライン ３ ソースバスライン ５ ゲートドライバ ７ 短絡配線パターン １０ａ、１０ｂ 第２の基板 １２ ソースドライバ １３ 入力側配線 １５ 支持部材
Claims (2)
- 【請求項１】 出力側配線と入力側配線とを有する基板
上にＩＣチップが直接に搭載されるＩＣの実装構造にお
いて、その基板は、その出力側配線を含む第１の基板
と、その入力側配線を含む第２の基板とから構成され、
その第１の基板と第２の基板とは支持部材により支持さ
れ、その出力側配線にＩＣの出力端子が接続されると共
に入力側配線にＩＣの入力端子が接続されることを特徴
とするＩＣの実装構造。 - 【請求項２】 マトリクス型液晶ディスプレイの基板上
の走査線とデータ線の少なくとも一方の両端位置に駆動
用ＩＣチップを直接に搭載するに際し、その基板を、そ
の走査線とデータ線とを全て互いに接続する短絡配線を
含む第１の基板と、入力側配線を含む第２の基板とから
構成し、その第１の基板を切断することで短絡配線部を
除去した後に両基板を支持部材に取り付け、しかる後
に、その第１の基板上の走査線とデータ線の少なくとも
一方の両端に駆動用ＩＣの出力端子を接続すると共に第
２の基板上の入力側配線に駆動用ＩＣの入力端子を接続
することを特徴とする液晶ディスプレイ駆動用ＩＣの実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05124885A JP3096192B2 (ja) | 1993-04-28 | 1993-04-28 | Ｉｃの実装構造および液晶ディスプレイ駆動用ｉｃの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05124885A JP3096192B2 (ja) | 1993-04-28 | 1993-04-28 | Ｉｃの実装構造および液晶ディスプレイ駆動用ｉｃの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06313893A true JPH06313893A (ja) | 1994-11-08 |
| JP3096192B2 JP3096192B2 (ja) | 2000-10-10 |
Family
ID=14896508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05124885A Expired - Fee Related JP3096192B2 (ja) | 1993-04-28 | 1993-04-28 | Ｉｃの実装構造および液晶ディスプレイ駆動用ｉｃの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3096192B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0795772A1 (en) * | 1996-03-15 | 1997-09-17 | Canon Kabushiki Kaisha | Drive circuit connection structure and display apparatus including the connection structure |
-
1993
- 1993-04-28 JP JP05124885A patent/JP3096192B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0795772A1 (en) * | 1996-03-15 | 1997-09-17 | Canon Kabushiki Kaisha | Drive circuit connection structure and display apparatus including the connection structure |
| US6738123B1 (en) | 1996-03-15 | 2004-05-18 | Canon Kabushiki Kaisha | Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3096192B2 (ja) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3501316B2 (ja) | 半導体装置及びその製造方法 | |
| US20020071085A1 (en) | Method for interconnecting a flat panel display having a non-transparent substrate and devices formed | |
| JP2564728B2 (ja) | 半導体集積回路チップの実装方法 | |
| KR100324283B1 (ko) | 테이프 캐리어 패키지 및 그 제조방법 | |
| KR20040010387A (ko) | 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 | |
| KR19980015037A (ko) | 검사용 공통 선과 공통 패드를 갖는 액정 표시(liquid crystal display;LCD) 패널과 액정 표시 패널의 검사 방법 및 액정 표시 모듈 제조 방법 | |
| JPH06313893A (ja) | Ｉｃの実装構造および液晶ディスプレイ駆動用ｉｃの実装方法 | |
| JPH08304845A (ja) | 液晶表示装置 | |
| KR100529563B1 (ko) | 액정 표시 장치용 패널 | |
| JP3404446B2 (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| KR19980040087A (ko) | 액정표시장치 | |
| US6458608B1 (en) | Alignment check method on printed circuit board | |
| KR20000066953A (ko) | 액정 패널의 데이터 패드부 | |
| JPH10308413A (ja) | 電子部品及び電子部品搭載モジュール | |
| KR100487423B1 (ko) | 액정표시장치모듈의실장방법 | |
| JP3298345B2 (ja) | 半導体装置 | |
| KR100458839B1 (ko) | 평판표시장치 | |
| JPH11150227A (ja) | 集積回路装置およびその製造方法 | |
| KR100816335B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착방법 | |
| JP3717602B2 (ja) | 液晶表示装置 | |
| JPH08286201A (ja) | フリップチップ方式の液晶表示素子およびその製造方法 | |
| JPH0688971A (ja) | 液晶表示装置及びその製造方法 | |
| TW546514B (en) | Liquid crystal display module structure | |
| Hwang | Advanced low-cost bare-die packaging technology for liquid crystal displays | |
| KR100444794B1 (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |