JPH06310957A - ディジタルミキサ - Google Patents
ディジタルミキサInfo
- Publication number
- JPH06310957A JPH06310957A JP12200393A JP12200393A JPH06310957A JP H06310957 A JPH06310957 A JP H06310957A JP 12200393 A JP12200393 A JP 12200393A JP 12200393 A JP12200393 A JP 12200393A JP H06310957 A JPH06310957 A JP H06310957A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- input
- board
- data
- mix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Control Of Amplification And Gain Control (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で、入力データの増加を可能とす
るディジタルミキサを提供する。 【構成】 通常チャンネルのデータは、インプット基板
１に入力される。チャンネル数を増加させるためのデー
タは、インプット基板３に供給される。インプット基板
１は１つのインサーションリターンコネクタを、インプ
ット基板３は１つのサブミックスインコネクタを有す
る。これらのコネクタをインプット基板１及びインプッ
ト基板３で共通に使用する。
るディジタルミキサを提供する。 【構成】 通常チャンネルのデータは、インプット基板
１に入力される。チャンネル数を増加させるためのデー
タは、インプット基板３に供給される。インプット基板
１は１つのインサーションリターンコネクタを、インプ
ット基板３は１つのサブミックスインコネクタを有す
る。これらのコネクタをインプット基板１及びインプッ
ト基板３で共通に使用する。
Description
【０００１】
【産業上の利用分野】この発明は、ディジタルオーディ
オデータ等のディジタルデータのチャンネル数を増加す
るディジタルミキサに関する。
オデータ等のディジタルデータのチャンネル数を増加す
るディジタルミキサに関する。
【０００２】
【従来の技術】複数のチャンネルから入力されたディジ
タルオーディオデータに対して、所定の処理を行った後
にミキシングするディジタルミキサが知られている。こ
のディジタルミキサの構成が図３に示される。
タルオーディオデータに対して、所定の処理を行った後
にミキシングするディジタルミキサが知られている。こ
のディジタルミキサの構成が図３に示される。
【０００３】図３において、ＣＨ１〜ＣＨＮまでのＮチ
ャンネルのディジタルオーディオ入力データは、入力バ
ッファ１０１を介してインプット基板１０２に供給され
る。インプット基板１０２には、ＡＥＳ／ＥＢＵ（Audi
o Engineering Society/European Broadcasting Union)
フォーマットで各入力チャンネルのディジタルオーディ
オデータが供給される。インプット基板１０２には、前
処理回路１０３及び信号処理回路（図示せず）が設けら
れる。ＡＥＳ／ＥＢＵフォーマットのディジタルオーデ
ィオデータは、前処理回路１０３において、６４bit sl
ot Ｌ／Ｒフォーマットのディジタルオーディオデータ
に変換されると共に、信号処理回路でイコライジングや
フィルタリング等の処理が行われる。
ャンネルのディジタルオーディオ入力データは、入力バ
ッファ１０１を介してインプット基板１０２に供給され
る。インプット基板１０２には、ＡＥＳ／ＥＢＵ（Audi
o Engineering Society/European Broadcasting Union)
フォーマットで各入力チャンネルのディジタルオーディ
オデータが供給される。インプット基板１０２には、前
処理回路１０３及び信号処理回路（図示せず）が設けら
れる。ＡＥＳ／ＥＢＵフォーマットのディジタルオーデ
ィオデータは、前処理回路１０３において、６４bit sl
ot Ｌ／Ｒフォーマットのディジタルオーディオデータ
に変換されると共に、信号処理回路でイコライジングや
フィルタリング等の処理が行われる。
【０００４】インプット基板１０２の出力データは、ミ
ックス基板１０４のコネクタ１０５に供給される。ミッ
クス基板１０４では、各入力チャンネルのデータ（後述
のカスケード接続のためのコネクタ（サブミックスイ
ン）に入力されるディジタルオーディオデータも含む）
のうちの所定のチャンネルが選択され、ミキシングやエ
ンファシス等の信号処理が行われる。その後、前処理回
路１１０において、データは、６４bit slot Ｌ／Ｒフ
ォーマットからＡＥＳ／ＥＢＵフォーマットのディジタ
ルオーディオデータに変換され、コネクタ１０６に出力
される。コネクタ１０６に供給された複数チャンネルの
ディジタルオーディオデータは、出力バッファ１１１を
介してバス出力として導出される。
ックス基板１０４のコネクタ１０５に供給される。ミッ
クス基板１０４では、各入力チャンネルのデータ（後述
のカスケード接続のためのコネクタ（サブミックスイ
ン）に入力されるディジタルオーディオデータも含む）
のうちの所定のチャンネルが選択され、ミキシングやエ
ンファシス等の信号処理が行われる。その後、前処理回
路１１０において、データは、６４bit slot Ｌ／Ｒフ
ォーマットからＡＥＳ／ＥＢＵフォーマットのディジタ
ルオーディオデータに変換され、コネクタ１０６に出力
される。コネクタ１０６に供給された複数チャンネルの
ディジタルオーディオデータは、出力バッファ１１１を
介してバス出力として導出される。
【０００５】また、ミックス基板１０４で信号処理が行
われた６４bit slot Ｌ／Ｒフォーマットのディジタル
オーディオデータは、このフォーマットのままでコネク
タ１０７及び１０８に供給される。コネクタ１０７に供
給されたディジタルデータは、Ｄ／Ａ変換器１１２でア
ナログデータに変換されて出力される。このアナログデ
ータは、オーディオ信号レベルをモニタするためのメー
タ出力である。コネクタ１０８は、カスケード接続のた
めに、他のミックス基板のサブミックスインコネクタに
接続される。
われた６４bit slot Ｌ／Ｒフォーマットのディジタル
オーディオデータは、このフォーマットのままでコネク
タ１０７及び１０８に供給される。コネクタ１０７に供
給されたディジタルデータは、Ｄ／Ａ変換器１１２でア
ナログデータに変換されて出力される。このアナログデ
ータは、オーディオ信号レベルをモニタするためのメー
タ出力である。コネクタ１０８は、カスケード接続のた
めに、他のミックス基板のサブミックスインコネクタに
接続される。
【０００６】ところで、ディジタルミキサにおいて、デ
ィジタルオーディオデータのチャンネル数をみかけ上増
加させたい場合には、第１の方法として、インプット基
板の数を増加してデータの入力が行われる。この方法を
用いた構成の回路ブロック図が図４に示される。このデ
ィジタルミキサには、２Ｎのチャンネル数のディジタル
オーディオデータが入力される。なお、通常のチャンネ
ルをＣＨ１〜ＣＨＮとし、増加のためのチャンネルをＣ
ＨＮ＋１〜ＣＨ２Ｎとする。
ィジタルオーディオデータのチャンネル数をみかけ上増
加させたい場合には、第１の方法として、インプット基
板の数を増加してデータの入力が行われる。この方法を
用いた構成の回路ブロック図が図４に示される。このデ
ィジタルミキサには、２Ｎのチャンネル数のディジタル
オーディオデータが入力される。なお、通常のチャンネ
ルをＣＨ１〜ＣＨＮとし、増加のためのチャンネルをＣ
ＨＮ＋１〜ＣＨ２Ｎとする。
【０００７】通常チャンネルのディジタルオーディオデ
ータは、対応するコネクタを介して、通常チャンネル用
のインプット基板１２１内に設けられた前処理回路に供
給される。なお、１２１Ａはサブミックスインコネク
タ、１２１Ｂはインサーションリターンコネクタであ
る。コネクタ１２１Ａ及び１２１Ｂ以外から入力された
データは、対応する前処理回路及び信号処理回路で所定
の処理が行われた後、ミックス基板１２２に供給され
る。また、コネクタ１２１Ａ及び１２１Ｂから入力され
たデータは、前処理回路で所定の処理が行われた後、直
接的にミックス基板１２２に供給される。ミックス基板
１２２に供給された各データは、インサーションマトリ
クス回路１２２Ａを介してミックス回路１２２Ｂに供給
される。また、インサーションマトリクス回路１２２Ａ
の所定のデータがインサーションセンドコネクタ１２２
Ｃを介して出力される。
ータは、対応するコネクタを介して、通常チャンネル用
のインプット基板１２１内に設けられた前処理回路に供
給される。なお、１２１Ａはサブミックスインコネク
タ、１２１Ｂはインサーションリターンコネクタであ
る。コネクタ１２１Ａ及び１２１Ｂ以外から入力された
データは、対応する前処理回路及び信号処理回路で所定
の処理が行われた後、ミックス基板１２２に供給され
る。また、コネクタ１２１Ａ及び１２１Ｂから入力され
たデータは、前処理回路で所定の処理が行われた後、直
接的にミックス基板１２２に供給される。ミックス基板
１２２に供給された各データは、インサーションマトリ
クス回路１２２Ａを介してミックス回路１２２Ｂに供給
される。また、インサーションマトリクス回路１２２Ａ
の所定のデータがインサーションセンドコネクタ１２２
Ｃを介して出力される。
【０００８】インプット基板１２３は、増加のためのチ
ャンネルＣＨ＋１〜ＣＨ２Ｎのコネクタを有するチャン
ネル数増加用の基板であり、ディジタルオーディオデー
タは、各コネクタを介してインプット基板１２３に供給
される。インプット基板１２３において、入力されたデ
ータには、上述のインプット基板１２１におけるデータ
処理と同様の処理が行なわれる。インプット基板１２３
の出力データは、所定のコネクタを介してミックス基板
１２２のインサーションマトリクス回路１２２Ａに供給
される。インサーションマトリクス回路１２２Ａの出力
データは、ミックス回路１２２Ｂに供給される。ミック
ス回路１２２Ｂにおいては、インプット基板１２１及び
１２３から供給されたデータがミックスされる。ミック
ス回路１２２Ｂの出力データは、ミックス出力コネクタ
１２２Ｄを介して出力される。
ャンネルＣＨ＋１〜ＣＨ２Ｎのコネクタを有するチャン
ネル数増加用の基板であり、ディジタルオーディオデー
タは、各コネクタを介してインプット基板１２３に供給
される。インプット基板１２３において、入力されたデ
ータには、上述のインプット基板１２１におけるデータ
処理と同様の処理が行なわれる。インプット基板１２３
の出力データは、所定のコネクタを介してミックス基板
１２２のインサーションマトリクス回路１２２Ａに供給
される。インサーションマトリクス回路１２２Ａの出力
データは、ミックス回路１２２Ｂに供給される。ミック
ス回路１２２Ｂにおいては、インプット基板１２１及び
１２３から供給されたデータがミックスされる。ミック
ス回路１２２Ｂの出力データは、ミックス出力コネクタ
１２２Ｄを介して出力される。
【０００９】また、第２の方法として、同種のディジタ
ルミキサを複数個用意し、インプット基板の共通化を図
り、１個目のミックス出力コネクタを後段のサブミック
スインコネクタに接続することが行われる。このように
して構成されたディジタルミキサの回路ブロック図が図
５に示される。なお、図５では、説明の簡略のためミッ
クス基板が省略される。
ルミキサを複数個用意し、インプット基板の共通化を図
り、１個目のミックス出力コネクタを後段のサブミック
スインコネクタに接続することが行われる。このように
して構成されたディジタルミキサの回路ブロック図が図
５に示される。なお、図５では、説明の簡略のためミッ
クス基板が省略される。
【００１０】図５において、第１のディジタルミキサ１
３１は、通常チャンネル用のインプット基板１３１Ａ及
び増加チャンネル用のインプット基板１３１Ｂからな
る。また、第２のディジタルミキサ１３２は、通常チャ
ンネル用のインプット基板１３２Ａ及び増加チャンネル
用のインプット基板１３２Ｂからなる。ディジタルミキ
サ１３１のミックス出力コネクタ１３１Ｃは、インプッ
ト基板１３２Ａのサブミックスインコネクタ１３２Ｃに
接続される。
３１は、通常チャンネル用のインプット基板１３１Ａ及
び増加チャンネル用のインプット基板１３１Ｂからな
る。また、第２のディジタルミキサ１３２は、通常チャ
ンネル用のインプット基板１３２Ａ及び増加チャンネル
用のインプット基板１３２Ｂからなる。ディジタルミキ
サ１３１のミックス出力コネクタ１３１Ｃは、インプッ
ト基板１３２Ａのサブミックスインコネクタ１３２Ｃに
接続される。
【００１１】
【発明が解決しようとする課題】上述の第１の方法を用
いた場合には、図４に示される斜線部が不必要になって
しまう。すなわち、インプット基板全体では、１つのイ
ンサーションリターンコネクタ及び１つのサブミックス
インコネクタのみが必要である。しかしながら、図４で
は、各インプット基板にインサーションリターンコネク
タ及びサブミックスインコネクタが設けられている。こ
のため、インプット基板１２３のインサーションリター
ンコネクタ及びサブミックスインコネクタは、不必要な
ものとなってしまう。また、第２の方法を用いた場合に
は、図５に示される斜線部が不必要になってしまう。こ
のように、不必要なコネクタや回路を有するために、回
路規模が大きくなってしまうと共に、コストアップにな
ってしまう。また、パターンの引き回しも複雑になって
しまう。
いた場合には、図４に示される斜線部が不必要になって
しまう。すなわち、インプット基板全体では、１つのイ
ンサーションリターンコネクタ及び１つのサブミックス
インコネクタのみが必要である。しかしながら、図４で
は、各インプット基板にインサーションリターンコネク
タ及びサブミックスインコネクタが設けられている。こ
のため、インプット基板１２３のインサーションリター
ンコネクタ及びサブミックスインコネクタは、不必要な
ものとなってしまう。また、第２の方法を用いた場合に
は、図５に示される斜線部が不必要になってしまう。こ
のように、不必要なコネクタや回路を有するために、回
路規模が大きくなってしまうと共に、コストアップにな
ってしまう。また、パターンの引き回しも複雑になって
しまう。
【００１２】従って、この発明の目的は、カスケード接
続した場合に、無駄のない回路数で構成可能なディジタ
ルミキサを提供することにある。
続した場合に、無駄のない回路数で構成可能なディジタ
ルミキサを提供することにある。
【００１３】
【課題を解決するための手段】この発明は、通常チャン
ネルデータが入力されるコネクタを有する第１の基板
と、増加のためのチャンネルデータが入力されるコネク
タを有する第２の基板と、第１の基板及び第２の基板の
出力データが入力され、出力データに対応したデータを
出力するコネクタを有する第３の基板とからなり、第２
の基板に設けられたコネクタは、カスケード接続のため
のコネクタとして用いられることを特徴とするディジタ
ルミキサである。
ネルデータが入力されるコネクタを有する第１の基板
と、増加のためのチャンネルデータが入力されるコネク
タを有する第２の基板と、第１の基板及び第２の基板の
出力データが入力され、出力データに対応したデータを
出力するコネクタを有する第３の基板とからなり、第２
の基板に設けられたコネクタは、カスケード接続のため
のコネクタとして用いられることを特徴とするディジタ
ルミキサである。
【００１４】
【作用】１つのインサーションリターンコネクタ及び１
つのサブミックスインコネクタを通常チャンネル用のデ
ータが入力されるインプット基板と増加チャンネル用の
データが入力されるインプット基板とで共通に使用す
る。
つのサブミックスインコネクタを通常チャンネル用のデ
ータが入力されるインプット基板と増加チャンネル用の
データが入力されるインプット基板とで共通に使用す
る。
【００１５】
【実施例】以下、この発明によるディジタルミキサに関
して図面を参照して説明する。図１には、この発明によ
るディジタルミキサの回路ブロック図が示される。図１
に示されるディジタルミキサには、通常のチャンネル数
Ｎの２倍に相当するチャンネル数２Ｎのディジタルオー
ディオデータが入力可能となるように、同種類のインプ
ット基板が２個配設されている。なお、通常チャンネル
をＣＨ１〜ＣＨＮとし、増加のためのチャンネルをＣＨ
Ｎ＋１〜ＣＨ２Ｎとする。
して図面を参照して説明する。図１には、この発明によ
るディジタルミキサの回路ブロック図が示される。図１
に示されるディジタルミキサには、通常のチャンネル数
Ｎの２倍に相当するチャンネル数２Ｎのディジタルオー
ディオデータが入力可能となるように、同種類のインプ
ット基板が２個配設されている。なお、通常チャンネル
をＣＨ１〜ＣＨＮとし、増加のためのチャンネルをＣＨ
Ｎ＋１〜ＣＨ２Ｎとする。
【００１６】通常チャンネルのディジタルオーディオデ
ータは、対応するコネクタを介して、通常チャンネル用
のインプット基板１内に設けられた前処理回路に供給さ
れる。なお、１Ａは、インサーションリターンコネクタ
である。コネクタ１Ａ以外から入力されたデータは、対
応する信号処理回路で所定の処理が行われた後、ミック
ス基板２に供給される。また、コネクタ１Ａから入力さ
れたデータは、前処理回路で所定の処理が行われた後、
直接的にミックス基板２に供給される。ミックス基板２
に供給された各データは、インサーションマトリクス回
路２Ａを介してミックス回路２Ｂに供給される。また、
インサーションマトリクス回路２Ａの所定のデータがイ
ンサーションセンドコネクタ２Ｃを介して出力される。
ータは、対応するコネクタを介して、通常チャンネル用
のインプット基板１内に設けられた前処理回路に供給さ
れる。なお、１Ａは、インサーションリターンコネクタ
である。コネクタ１Ａ以外から入力されたデータは、対
応する信号処理回路で所定の処理が行われた後、ミック
ス基板２に供給される。また、コネクタ１Ａから入力さ
れたデータは、前処理回路で所定の処理が行われた後、
直接的にミックス基板２に供給される。ミックス基板２
に供給された各データは、インサーションマトリクス回
路２Ａを介してミックス回路２Ｂに供給される。また、
インサーションマトリクス回路２Ａの所定のデータがイ
ンサーションセンドコネクタ２Ｃを介して出力される。
【００１７】インプット基板３は、増加のためのチャン
ネルＣＨ＋１〜ＣＨ２Ｎのコネクタ及びサブミックスイ
ンコネクタ３Ａを有するチャンネル数増加用の基板であ
り、ディジタルオーディオデータは、各コネクタを介し
てインプット基板３に供給される。インプット基板３で
は、上述のインプット基板１におけるデータ処理と同様
の処理がこれらのデータに対して行われる。インプット
基板３の出力データは、所定のコネクタを介してミック
ス基板２のインサーションマトリクス回路２Ａに供給さ
れる。インサーションマトリクス回路２Ａの出力データ
は、ミックス回路２Ｂに供給される。ミックス回路２Ｂ
においては、インプット基板１及び３から供給されたデ
ータがミックスされる。ミックス回路２Ｂの出力データ
は、ミックス出力コネクタ２Ｄを介して出力される。
ネルＣＨ＋１〜ＣＨ２Ｎのコネクタ及びサブミックスイ
ンコネクタ３Ａを有するチャンネル数増加用の基板であ
り、ディジタルオーディオデータは、各コネクタを介し
てインプット基板３に供給される。インプット基板３で
は、上述のインプット基板１におけるデータ処理と同様
の処理がこれらのデータに対して行われる。インプット
基板３の出力データは、所定のコネクタを介してミック
ス基板２のインサーションマトリクス回路２Ａに供給さ
れる。インサーションマトリクス回路２Ａの出力データ
は、ミックス回路２Ｂに供給される。ミックス回路２Ｂ
においては、インプット基板１及び３から供給されたデ
ータがミックスされる。ミックス回路２Ｂの出力データ
は、ミックス出力コネクタ２Ｄを介して出力される。
【００１８】図１からもわかるように、インプット基板
１には、通常チャンネル用のコネクタＣＨ１〜ＣＨＮの
他にインサーションリターンコネクタ１Ａのみが設けら
れている。また、インプット基板３には、増加チャンネ
ル用のコネクタＣＨＮ＋１〜ＣＨ２Ｎの他にサブミック
スインコネクタ３Ａのみが設けられている。すなわち、
従来では、各インプット基板に１つのインサーションリ
ターンコネクタ及びサブミックスインコネクタが設けら
れていたが、通常チャンネル用インプット基板と増加チ
ャンネル用インプット基板とで共通して１つのインサー
ションリターンコネクタ及びサブミックスインコネクタ
を使用することで不要なコネクタや回路を削減すること
ができる。
１には、通常チャンネル用のコネクタＣＨ１〜ＣＨＮの
他にインサーションリターンコネクタ１Ａのみが設けら
れている。また、インプット基板３には、増加チャンネ
ル用のコネクタＣＨＮ＋１〜ＣＨ２Ｎの他にサブミック
スインコネクタ３Ａのみが設けられている。すなわち、
従来では、各インプット基板に１つのインサーションリ
ターンコネクタ及びサブミックスインコネクタが設けら
れていたが、通常チャンネル用インプット基板と増加チ
ャンネル用インプット基板とで共通して１つのインサー
ションリターンコネクタ及びサブミックスインコネクタ
を使用することで不要なコネクタや回路を削減すること
ができる。
【００１９】図２には、インプット基板の共通化を図
り、１つ目のミックス出力を２つ目のサブミックスイン
コネクタにカスケード接続した場合のディジタルミキサ
の回路ブロック図が示される。図２において、第１のデ
ィジタルミキサ２１は、通常チャンネル用のインプット
基板２１Ａ及び増加チャンネル用のインプット基板２１
Ｂからなる。また、第２のディジタルミキサ２２は、通
常チャンネル用のインプット基板２２Ａ及び増加チャン
ネル用のインプット基板２２Ｂからなる。ディジタルミ
キサ２１のミックス出力コネクタ２１Ｃは、インプット
基板２２のサブミックスインコネクタ２２Ｃに接続され
る。従来では、各インプット基板にインサーションリタ
ーンコネクタ及びサブミックスインコネクタが設けられ
ていたが、一方の基板にインサーションリターンコネク
タを、他方の基板にサブミックスインコネクタを１つず
つ設けることにより、不要なコネクタや回路を削減する
ことができる。
り、１つ目のミックス出力を２つ目のサブミックスイン
コネクタにカスケード接続した場合のディジタルミキサ
の回路ブロック図が示される。図２において、第１のデ
ィジタルミキサ２１は、通常チャンネル用のインプット
基板２１Ａ及び増加チャンネル用のインプット基板２１
Ｂからなる。また、第２のディジタルミキサ２２は、通
常チャンネル用のインプット基板２２Ａ及び増加チャン
ネル用のインプット基板２２Ｂからなる。ディジタルミ
キサ２１のミックス出力コネクタ２１Ｃは、インプット
基板２２のサブミックスインコネクタ２２Ｃに接続され
る。従来では、各インプット基板にインサーションリタ
ーンコネクタ及びサブミックスインコネクタが設けられ
ていたが、一方の基板にインサーションリターンコネク
タを、他方の基板にサブミックスインコネクタを１つず
つ設けることにより、不要なコネクタや回路を削減する
ことができる。
【００２０】なお、インプット基板を増加すると共に、
ディジタルミキサをカスケード接続した場合にも、この
発明を適用することができる。
ディジタルミキサをカスケード接続した場合にも、この
発明を適用することができる。
【００２１】
【発明の効果】この発明に依れば、１つのサブミックス
インコネクタ及び１つのインサーションリターンコネク
タを、通常チャンネル用のインプット基板とチャンネル
増加用のインプット基板とで共通に用いることにより、
不要なコネクタや回路を削減できる。このため、小規模
及びローコストのディジタルミキサを提供することがで
きる。また、パターンの引き回しが複雑になるのを防止
することができる。
インコネクタ及び１つのインサーションリターンコネク
タを、通常チャンネル用のインプット基板とチャンネル
増加用のインプット基板とで共通に用いることにより、
不要なコネクタや回路を削減できる。このため、小規模
及びローコストのディジタルミキサを提供することがで
きる。また、パターンの引き回しが複雑になるのを防止
することができる。
【図１】この発明によるディジタルミキサの回路ブロッ
ク図である。
ク図である。
【図２】カスケード接続されたディジタルミキサの回路
ブロック図である。
ブロック図である。
【図３】従来のディジタルミキサの構成を示す図であ
る。
る。
【図４】インプット基板の数が増加されたディジタルミ
キサの構成を示す図である。
キサの構成を示す図である。
【図５】カスケード接続されたディジタルミキサの回路
ブロック図である。
ブロック図である。
１、２１Ａ 通常チャンネル用のインプット基板 １Ａ インサーションリターンコネクタ ３、２１Ｂ チャンネル増加用のインプット基板 ３Ａ サブミックスインコネクタ
Claims (2)
- 【請求項１】 通常チャンネルデータが入力されるコネ
クタを有する第１の基板と、 増加のためのチャンネルデータが入力されるコネクタを
有する第２の基板と、 上記第１の基板及び第２の基板の出力データが入力さ
れ、上記出力データに対応したデータを出力するコネク
タを有する第３の基板とからなり、 上記第２の基板に設けられたコネクタは、カスケード接
続のためのコネクタとして用いられることを特徴とする
ディジタルミキサ。 - 【請求項２】 上記ディジタルミキサを複数個備え、 上記第３の基板に設けられたコネクタは、上記第１の基
板に設けられたコネクタに接続される請求項１記載のデ
ィジタルミキサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12200393A JPH06310957A (ja) | 1993-04-26 | 1993-04-26 | ディジタルミキサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12200393A JPH06310957A (ja) | 1993-04-26 | 1993-04-26 | ディジタルミキサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310957A true JPH06310957A (ja) | 1994-11-04 |
Family
ID=14825160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12200393A Pending JPH06310957A (ja) | 1993-04-26 | 1993-04-26 | ディジタルミキサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310957A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09130347A (ja) * | 1995-10-26 | 1997-05-16 | Tamura Seisakusho Co Ltd | デジタルミキシング装置のインサーション回路 |
| JP2009182982A (ja) * | 2009-05-08 | 2009-08-13 | Yamaha Corp | ミキサ |
| EP4250602A1 (en) | 2022-03-22 | 2023-09-27 | Yamaha Corporation | Audio mixer, and method of controlling audio mixer |
-
1993
- 1993-04-26 JP JP12200393A patent/JPH06310957A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09130347A (ja) * | 1995-10-26 | 1997-05-16 | Tamura Seisakusho Co Ltd | デジタルミキシング装置のインサーション回路 |
| JP2009182982A (ja) * | 2009-05-08 | 2009-08-13 | Yamaha Corp | ミキサ |
| EP4250602A1 (en) | 2022-03-22 | 2023-09-27 | Yamaha Corporation | Audio mixer, and method of controlling audio mixer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993073A (en) | Digital signal mixing apparatus | |
| JP3836884B2 (ja) | プログラム可能な遅延を与える装置および方法 | |
| EP0162499A2 (en) | Fading circuit for video signals | |
| JPH06310957A (ja) | ディジタルミキサ | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| US6757302B1 (en) | Channel status management for multichannel audio distribution | |
| US6330338B1 (en) | Process and device for mixing digital audio signals | |
| US4910734A (en) | Intergrated circuit having testing function circuit and control circuit therefor | |
| JPS60204149A (ja) | デ−タ伝送装置 | |
| JPS58168374A (ja) | 会議電話回路 | |
| US5623434A (en) | Structure and method of using an arithmetic and logic unit for carry propagation stage of a multiplier | |
| AU617329B2 (en) | Apparatus and method for expediting subtraction procedures in a carry/save adder multiplication unit | |
| JPH0690210A (ja) | ミックス基板およびそれを使用したディジタルミキサ | |
| JP2003348684A (ja) | カスケード接続ミキサ装置 | |
| JPH0715284A (ja) | 遅延補正装置 | |
| EP0070458A2 (en) | Single chip microcomputer | |
| WO1998049616A1 (en) | An apparatus and method for bit reversing and shifting | |
| CN219124250U (zh) | 音频处理系统及设备 | |
| DE102006030977A1 (de) | Datenübertragungsverfahren und Gerät zur Durchführung des Verfahrens | |
| EP0117357A2 (en) | Digital signal composing circuits | |
| JPH0494222A (ja) | シリアル・パラレル変換回路 | |
| JP2504049B2 (ja) | 同期多重方式 | |
| JPS6024592A (ja) | 音源選択回路とその使用方法 | |
| KR19980067783A (ko) | 에뮬레이션장치 | |
| JPH01192284A (ja) | 映像混合回路 |