JPH06310420A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH06310420A JPH06310420A JP9936593A JP9936593A JPH06310420A JP H06310420 A JPH06310420 A JP H06310420A JP 9936593 A JP9936593 A JP 9936593A JP 9936593 A JP9936593 A JP 9936593A JP H06310420 A JPH06310420 A JP H06310420A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- mask material
- processed
- photoresist
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の製造工程において、フォトリソ
グラフィーによって微細パターンを得るパターン形成方
法に関し、露光工程によって定まる限界線幅以下のパタ
ーンを得ることを目的とする。 【構成】 被加工材（１３）の上面に第一のマスク材
（１４）を形成する第一工程と、第一のマスク材（１
４）の上面に第二のマスク材（１５）を形成する第二工
程と、第二のマスク材（１５）を所定の形状に加工する
第三工程と、加工された第二のマスク材（１５）をマス
クとして、第一のマスク材（１４）を第二のマスク材
（１５）の下に一部回り込む形状に加工する第四工程
と、加工された第二のマスク材（１５）を除去する第五
工程と、加工された第一のマスク材（１４）をマスクと
して、被加工材（１３）を加工する第六工程とを有す
る。
グラフィーによって微細パターンを得るパターン形成方
法に関し、露光工程によって定まる限界線幅以下のパタ
ーンを得ることを目的とする。 【構成】 被加工材（１３）の上面に第一のマスク材
（１４）を形成する第一工程と、第一のマスク材（１
４）の上面に第二のマスク材（１５）を形成する第二工
程と、第二のマスク材（１５）を所定の形状に加工する
第三工程と、加工された第二のマスク材（１５）をマス
クとして、第一のマスク材（１４）を第二のマスク材
（１５）の下に一部回り込む形状に加工する第四工程
と、加工された第二のマスク材（１５）を除去する第五
工程と、加工された第一のマスク材（１４）をマスクと
して、被加工材（１３）を加工する第六工程とを有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造工程
において、フォトリソグラフィーによって微細パターン
を得るパターン形成方法に関する。
において、フォトリソグラフィーによって微細パターン
を得るパターン形成方法に関する。
【０００２】
【従来の技術】複数のレジスト層を用いるパターン形成
方法である多層レジスト法は、下地となる段差基板上で
精度のよいパターンを形成することを主眼とした技術で
ある（J.Vac.Sci.Technol.,16,1620,(1979))。
方法である多層レジスト法は、下地となる段差基板上で
精度のよいパターンを形成することを主眼とした技術で
ある（J.Vac.Sci.Technol.,16,1620,(1979))。
【０００３】図２は、多層レジスト法によるパターン製
作工程の概要を示す図である。図において、下地となる
段差基板２１を下層レジスト２２によって平坦化した後
に、その上面に中間層レジスト２３を形成し、さらにそ
の上面に上層フォトレジスト２４を形成する。続いて、
上層フォトレジスト２４を露光工程によって所定の形状
に加工する（図２(1))。
作工程の概要を示す図である。図において、下地となる
段差基板２１を下層レジスト２２によって平坦化した後
に、その上面に中間層レジスト２３を形成し、さらにそ
の上面に上層フォトレジスト２４を形成する。続いて、
上層フォトレジスト２４を露光工程によって所定の形状
に加工する（図２(1))。
【０００４】次に、加工された上層フォトレジスト２４
をマスクとして、反応性イオンエッチング等により中間
層レジスト２３および下層レジスト２２を垂直加工し、
上層フォトレジスト２４を除去する（図２(2))。
をマスクとして、反応性イオンエッチング等により中間
層レジスト２３および下層レジスト２２を垂直加工し、
上層フォトレジスト２４を除去する（図２(2))。
【０００５】このパターン製作工程では段差基板２１の
膜厚や反射の影響を受けないので、良好な寸法精度が得
られる特徴を有している。しかし、下層レジスト２２の
線幅は上層フォトレジスト２４の線幅と同じになるの
で、上層フォトレジスト２４の加工に用いる露光工程で
得られる線幅以下の寸法を得ることはできない。
膜厚や反射の影響を受けないので、良好な寸法精度が得
られる特徴を有している。しかし、下層レジスト２２の
線幅は上層フォトレジスト２４の線幅と同じになるの
で、上層フォトレジスト２４の加工に用いる露光工程で
得られる線幅以下の寸法を得ることはできない。
【０００６】一方、微細パターンを得るパターン形成法
として、ＭＥＳＦＥＴの製作技術で用いられるＳＡＩＮ
Ｔ (Self-Aligned Implantation for n+-layer Technol
ogy,Electron.Lett.,18,119,(1982)) と呼ばれるＴ形多
層レジスト法がある。
として、ＭＥＳＦＥＴの製作技術で用いられるＳＡＩＮ
Ｔ (Self-Aligned Implantation for n+-layer Technol
ogy,Electron.Lett.,18,119,(1982)) と呼ばれるＴ形多
層レジスト法がある。
【０００７】図３は、従来のＴ形多層レジスト法による
パターン製作工程の一部を示す図である。図において、
基板３１の上面に下層レジスト３２を形成し、その上面
に中間層レジスト３３を形成し、さらにその上面に上層
フォトレジスト３４を形成する。続いて、上層フォトレ
ジスト３４を露光工程によって所定の形状に加工し、そ
れをマスクとして中間層レジスト３３をエッチングする
（図３(1))。
パターン製作工程の一部を示す図である。図において、
基板３１の上面に下層レジスト３２を形成し、その上面
に中間層レジスト３３を形成し、さらにその上面に上層
フォトレジスト３４を形成する。続いて、上層フォトレ
ジスト３４を露光工程によって所定の形状に加工し、そ
れをマスクとして中間層レジスト３３をエッチングする
（図３(1))。
【０００８】次に、中間層レジスト３３をマスクとして
下層レジスト３２をエッチングする。このとき、マスク
となる中間層レジスト３３の下に一部回り込む形状に下
層レジスト３２にアンダーカットを入れる。これによ
り、下層レジスト３２は微細化され、マスクとなった中
間層レジスト３３とともにＴ形多層レジストが形成され
る（図３(2))。
下層レジスト３２をエッチングする。このとき、マスク
となる中間層レジスト３３の下に一部回り込む形状に下
層レジスト３２にアンダーカットを入れる。これによ
り、下層レジスト３２は微細化され、マスクとなった中
間層レジスト３３とともにＴ形多層レジストが形成され
る（図３(2))。
【０００９】次に、基板３１およびＴ形多層レジストの
上面にＳiＯ2３５を堆積する（図３(3))。次に、Ｔ形多
層レジストをリフトオフする。これにより、ＳiＯ2３５
の微細な抜きパターンが形成される（図３(4))。
上面にＳiＯ2３５を堆積する（図３(3))。次に、Ｔ形多
層レジストをリフトオフする。これにより、ＳiＯ2３５
の微細な抜きパターンが形成される（図３(4))。
【００１０】Ｔ形多層レジスト法（ＳＡＩＮＴ）では、
その後ゲート金属等を堆積することにより微細ゲートが
実現され、露光工程で得られる上層フォトレジスト３４
の線幅より微細なパターンが容易に得られるようになっ
ている。
その後ゲート金属等を堆積することにより微細ゲートが
実現され、露光工程で得られる上層フォトレジスト３４
の線幅より微細なパターンが容易に得られるようになっ
ている。
【００１１】
【発明が解決しようとする課題】ところで、Ｔ形多層レ
ジスト法（ＳＡＩＮＴ）ではＴ形多層レジストが形成さ
れるので、それをリフトオフして抜きパターンを形成す
るにはよい。しかし、反応性イオンエッチング等により
下地を加工してレジストパターンを形成する際には、Ｔ
形多層レジストの頭部が下地に転写されるので、そのま
まマスク材として用いても微細パターンを得ることはで
きなかった。
ジスト法（ＳＡＩＮＴ）ではＴ形多層レジストが形成さ
れるので、それをリフトオフして抜きパターンを形成す
るにはよい。しかし、反応性イオンエッチング等により
下地を加工してレジストパターンを形成する際には、Ｔ
形多層レジストの頭部が下地に転写されるので、そのま
まマスク材として用いても微細パターンを得ることはで
きなかった。
【００１２】本発明は、Ｔ形多層レジスト法（ＳＡＩＮ
Ｔ）を改善し、露光工程によって定まる限界線幅以下の
パターンを得ることができるパターン形成方法を提供す
ることを目的とする。
Ｔ）を改善し、露光工程によって定まる限界線幅以下の
パターンを得ることができるパターン形成方法を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】請求項１に記載の発明
は、被加工材の上面に第一のマスク材を形成する第一工
程と、第一のマスク材の上面に第二のマスク材を形成す
る第二工程と、第二のマスク材を所定の形状に加工する
第三工程と、加工された第二のマスク材をマスクとし
て、第一のマスク材を第二のマスク材の下に一部回り込
む形状に加工する第四工程と、加工された第二のマスク
材を除去する第五工程と、加工された第一のマスク材を
マスクとして、被加工材を加工する第六工程とを有す
る。
は、被加工材の上面に第一のマスク材を形成する第一工
程と、第一のマスク材の上面に第二のマスク材を形成す
る第二工程と、第二のマスク材を所定の形状に加工する
第三工程と、加工された第二のマスク材をマスクとし
て、第一のマスク材を第二のマスク材の下に一部回り込
む形状に加工する第四工程と、加工された第二のマスク
材を除去する第五工程と、加工された第一のマスク材を
マスクとして、被加工材を加工する第六工程とを有す
る。
【００１４】請求項２に記載の発明は、請求項１に記載
の発明に用いる第二のマスク材にＷＳiＮ を用いるもの
である。
の発明に用いる第二のマスク材にＷＳiＮ を用いるもの
である。
【００１５】
【作用】本発明のパターン形成方法は、第一工程から第
四工程により、従来のＴ形多層レジスト法（ＳＡＩＮ
Ｔ）と同様にしてＴ形多層レジストを形成する。次に、
本発明の特徴とする第五工程により、Ｔ形多層レジスト
の頭部を形成する第二のマスク材を単独で除去する。こ
れにより、Ｔ形多層レジストのうち、第四工程で微細化
された第一のマスク材のみが残る。したがって、微細化
された第一のマスク材をマスクとして下地の被加工材を
加工する第六工程では、反応性イオンエッチング等を用
いることが可能となる。
四工程により、従来のＴ形多層レジスト法（ＳＡＩＮ
Ｔ）と同様にしてＴ形多層レジストを形成する。次に、
本発明の特徴とする第五工程により、Ｔ形多層レジスト
の頭部を形成する第二のマスク材を単独で除去する。こ
れにより、Ｔ形多層レジストのうち、第四工程で微細化
された第一のマスク材のみが残る。したがって、微細化
された第一のマスク材をマスクとして下地の被加工材を
加工する第六工程では、反応性イオンエッチング等を用
いることが可能となる。
【００１６】なお、第二のマスク材にＷＳiＮ を用いる
ことにより、第五工程で第二のマスク材を単独で除去す
ることができる。
ことにより、第五工程で第二のマスク材を単独で除去す
ることができる。
【００１７】
【実施例】図１は、本発明のパターン形成方法によるパ
ターン製作工程の一例を示す図である。なお、本実施例
は、ＭＥＳＦＥＴの微細ゲート電極製作工程に適用した
ものである。
ターン製作工程の一例を示す図である。なお、本実施例
は、ＭＥＳＦＥＴの微細ゲート電極製作工程に適用した
ものである。
【００１８】図において、まずＧaＡs基板１１の上面に
ゲート電極材ＷＳiＮ １２を堆積し、その上面にゲート
加工用マスク材ＳiＯ2１３を堆積し、さらにその上面に
多層レジストである３層レジスト１４〜１６を形成す
る。下層フォトレジスト１４は焼き固め、その上面に中
間層ＷＳiＮ １５を形成し、さらにその上面に通常のポ
ジ型の上層フォトレジスト１６を形成する。
ゲート電極材ＷＳiＮ １２を堆積し、その上面にゲート
加工用マスク材ＳiＯ2１３を堆積し、さらにその上面に
多層レジストである３層レジスト１４〜１６を形成す
る。下層フォトレジスト１４は焼き固め、その上面に中
間層ＷＳiＮ １５を形成し、さらにその上面に通常のポ
ジ型の上層フォトレジスト１６を形成する。
【００１９】なお、以上の工程は、特許請求の範囲にお
ける第一工程および第二工程に対応し、ゲート加工用マ
スク材ＳiＯ2１３は被加工材に対応し、下層フォトレジ
スト１４は第一のマスク材に対応し、中間層ＷＳiＮ １
５は第二のマスク材に対応する。また、上層フォトレジ
スト１６は、第三工程で利用される。
ける第一工程および第二工程に対応し、ゲート加工用マ
スク材ＳiＯ2１３は被加工材に対応し、下層フォトレジ
スト１４は第一のマスク材に対応し、中間層ＷＳiＮ １
５は第二のマスク材に対応する。また、上層フォトレジ
スト１６は、第三工程で利用される。
【００２０】続いて、上層フォトレジスト１６を露光工
程によって所定の形状に加工し、それをマスクとして中
間層ＷＳiＮ １５をＳＦ6 ガスを用いた反応性イオンエ
ッチングで加工する。ここで、ＷＳiＮ はアモルファス
であるので、中間層ＷＳiＮ１５には上層フォトレジス
ト１６のパターンが忠実に転写される。なお、この工程
は特許請求の範囲における第三工程に対応し、図１(1)
はその終了状態を示す。
程によって所定の形状に加工し、それをマスクとして中
間層ＷＳiＮ １５をＳＦ6 ガスを用いた反応性イオンエ
ッチングで加工する。ここで、ＷＳiＮ はアモルファス
であるので、中間層ＷＳiＮ１５には上層フォトレジス
ト１６のパターンが忠実に転写される。なお、この工程
は特許請求の範囲における第三工程に対応し、図１(1)
はその終了状態を示す。
【００２１】次に、中間層ＷＳiＮ １５をマスクとし
て、下層フォトレジスト１４をＯ2 ガスを用いた反応性
イオンエッチングで加工する。このとき、マスクとなる
中間層ＷＳiＮ １５の下に一部回り込む形状に下層フォ
トレジスト１４にアンダーカットを入れる。これによ
り、下層フォトレジスト１４は微細化され、マスクとな
った中間層ＷＳiＮ １５とともにＴ形多層レジストが形
成される。なお、この工程は特許請求の範囲における第
四工程に対応し、図１(2) はその終了状態を示す。
て、下層フォトレジスト１４をＯ2 ガスを用いた反応性
イオンエッチングで加工する。このとき、マスクとなる
中間層ＷＳiＮ １５の下に一部回り込む形状に下層フォ
トレジスト１４にアンダーカットを入れる。これによ
り、下層フォトレジスト１４は微細化され、マスクとな
った中間層ＷＳiＮ １５とともにＴ形多層レジストが形
成される。なお、この工程は特許請求の範囲における第
四工程に対応し、図１(2) はその終了状態を示す。
【００２２】次に、ＣＦ4 ガスとＯ2 ガスの混合ガスを
用いたドライエッチングにより、中間層ＷＳiＮ １５を
除去する。ただしエッチングの選択性により、下層フォ
トレジスト１４およびゲート加工用マスク材ＳiＯ2１３
はほとんどエッチングされない。したがって、Ｔ形多層
レジストは頭部がとれ、微細化された下層フォトレジス
ト１４のみが残る。なお、この工程は特許請求の範囲に
おける第五工程に対応し、図１(3) はその終了状態を示
す。
用いたドライエッチングにより、中間層ＷＳiＮ １５を
除去する。ただしエッチングの選択性により、下層フォ
トレジスト１４およびゲート加工用マスク材ＳiＯ2１３
はほとんどエッチングされない。したがって、Ｔ形多層
レジストは頭部がとれ、微細化された下層フォトレジス
ト１４のみが残る。なお、この工程は特許請求の範囲に
おける第五工程に対応し、図１(3) はその終了状態を示
す。
【００２３】次に、微細化された下層フォトレジスト１
４をマスクとしてゲート加工用マスク材ＳiＯ2１３を加
工し、ゲート電極材ＷＳiＮ １２の加工に用いるゲート
加工用マスクを製作する。このとき、下層フォトレジス
ト１４は垂直の形状になっており、ゲート加工用マスク
材ＳiＯ2１３の加工にＣＦ4 ガスとＨ2 ガスの混合ガス
を用いた反応性イオンエッチングを適用することができ
る。なお、この工程は特許請求の範囲における第六工程
に対応し、図１(4) はその終了状態を示す。
４をマスクとしてゲート加工用マスク材ＳiＯ2１３を加
工し、ゲート電極材ＷＳiＮ １２の加工に用いるゲート
加工用マスクを製作する。このとき、下層フォトレジス
ト１４は垂直の形状になっており、ゲート加工用マスク
材ＳiＯ2１３の加工にＣＦ4 ガスとＨ2 ガスの混合ガス
を用いた反応性イオンエッチングを適用することができ
る。なお、この工程は特許請求の範囲における第六工程
に対応し、図１(4) はその終了状態を示す。
【００２４】このように、中間層ＷＳiＮ １５が選択的
に単独で除去できるので、アンダーカットによって微細
化した下層フォトレジスト１４を反応性イオンエッチン
グ等による下地加工のマスク材として用いることが可能
になる。したがって、微細化した下層フォトレジスト１
４をマスク材として加工されるゲート加工用マスク材Ｓ
iＯ2１３は、下層フォトレジスト１４と同等の微細なも
のにすることができる。
に単独で除去できるので、アンダーカットによって微細
化した下層フォトレジスト１４を反応性イオンエッチン
グ等による下地加工のマスク材として用いることが可能
になる。したがって、微細化した下層フォトレジスト１
４をマスク材として加工されるゲート加工用マスク材Ｓ
iＯ2１３は、下層フォトレジスト１４と同等の微細なも
のにすることができる。
【００２５】
【発明の効果】以上説明したように本発明は、アンダー
カットによって微細化されたＴ形多層レジストの頭部
（第二のマスク材：中間層ＷＳiＮ １５）を単独で除去
し、それをマスク材として下地を加工することにより、
露光工程によって定まる限界線幅以下のパターンを容易
に得ることができる。
カットによって微細化されたＴ形多層レジストの頭部
（第二のマスク材：中間層ＷＳiＮ １５）を単独で除去
し、それをマスク材として下地を加工することにより、
露光工程によって定まる限界線幅以下のパターンを容易
に得ることができる。
【図１】本発明のパターン形成方法によるパターン製作
工程の一例を示す図。
工程の一例を示す図。
【図２】多層レジスト法によるパターン製作工程の概要
を示す図。
を示す図。
【図３】従来のＴ形多層レジスト法によるパターン製作
工程の一部を示す図。
工程の一部を示す図。
１１ ＧaＡs基板 １２ ゲート電極材ＷＳiＮ １３ ゲート加工用マスク材ＳiＯ2 １４ 下層フォトレジスト １５ 中間層ＷＳiＮ １６ 上層フォトレジスト ２１ 段差基板 ２２ 下層レジスト ２３ 中間層レジスト ２４ 上層フォトレジスト ３１ 基板 ３２ 下層レジスト ３３ 中間層レジスト ３４ 上層フォトレジスト ３５ ＳiＯ2
フロントページの続き (72)発明者 山根 康朗 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 (72)発明者 浅井 和義 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (2)
- 【請求項１】 複数のレジスト層を用いたパターン形成
方法において、 被加工材の上面に第一のマスク材を形成する第一工程
と、 前記第一のマスク材の上面に第二のマスク材を形成する
第二工程と、 前記第二のマスク材を所定の形状に加工する第三工程
と、 加工された第二のマスク材をマスクとして、前記第一の
マスク材を第二のマスク材の下に一部回り込む形状に加
工する第四工程と、 加工された第二のマスク材を除去する第五工程と、 加工された第一のマスク材をマスクとして、前記被加工
材を加工する第六工程とを有することを特徴とするパタ
ーン形成方法。 - 【請求項２】 請求項１に記載のパターン形成方法にお
いて、 第二のマスク材にＷＳiＮ を用いることを特徴とするパ
ターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9936593A JPH06310420A (ja) | 1993-04-26 | 1993-04-26 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9936593A JPH06310420A (ja) | 1993-04-26 | 1993-04-26 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310420A true JPH06310420A (ja) | 1994-11-04 |
Family
ID=14245538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9936593A Pending JPH06310420A (ja) | 1993-04-26 | 1993-04-26 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310420A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063725A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체 소자 제조용 포토레지스트 패턴의 선폭 조절방법 |
| KR100370165B1 (ko) * | 2000-12-21 | 2003-02-05 | 주식회사 하이닉스반도체 | 하프톤 위상 반전 마스크의 제조방법 |
-
1993
- 1993-04-26 JP JP9936593A patent/JPH06310420A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063725A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체 소자 제조용 포토레지스트 패턴의 선폭 조절방법 |
| KR100370165B1 (ko) * | 2000-12-21 | 2003-02-05 | 주식회사 하이닉스반도체 | 하프톤 위상 반전 마스크의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11162995A (ja) | ゲート電極の形成方法 | |
| US5914277A (en) | Method for forming metallic wiring pattern | |
| JP3229550B2 (ja) | Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法 | |
| JPH06310420A (ja) | パターン形成方法 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JPH0774087A (ja) | Ｍｌｒパターン形成方法 | |
| JP2001185531A (ja) | 多層レジストのエッチング方法と薄膜磁気ヘッドの製造方法 | |
| JP3032089B2 (ja) | フォトマスク形成方法 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| JPH0661000B2 (ja) | マスク製造方法 | |
| JP2003197622A (ja) | 半導体素子の微細パターンの形成方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH04352427A (ja) | 配線形成方法 | |
| JPH03227528A (ja) | 半導体装置の製造方法 | |
| JPH06244157A (ja) | 半導体装置の製造方法 | |
| KR20000074002A (ko) | 티형 게이트 제조방법 | |
| JPH05326503A (ja) | 線パターンの形成方法 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| JPH0425157A (ja) | 半導体装置の製造方法 | |
| JPH0330369A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH02189923A (ja) | 半導体集積回路装置の製造方法 |