JPH0630447B2 - Ｆｍ変調器に変調電流を供給する電流出力回路 - Google Patents
Ｆｍ変調器に変調電流を供給する電流出力回路Info
- Publication number
- JPH0630447B2 JPH0630447B2 JP3132485A JP3132485A JPH0630447B2 JP H0630447 B2 JPH0630447 B2 JP H0630447B2 JP 3132485 A JP3132485 A JP 3132485A JP 3132485 A JP3132485 A JP 3132485A JP H0630447 B2 JPH0630447 B2 JP H0630447B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- modulation
- output
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmitters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＦＭ変調器に変調電流を供給する電流出力回
路に関し、特にＶＴＲの記録系に用いて最適なものであ
る。
路に関し、特にＶＴＲの記録系に用いて最適なものであ
る。
一対のボルテージホロワを用いて抵抗ＲＤの一端Ａを基
準電圧ＶＲＥＦに、他端ＢをＶＲＥＦ＋Δｖ（信号電
圧）に保持して抵抗ＲＤに交流の信号電流（Δｖ／
ＲＤ）のみを流し、この抵抗の一端から信号電流を所定
の直流電流に重畳させた状態で取出してＦＭ変調器に与
えるようにし、上記抵抗ＲＤ及び直流電流分を可変した
ときに、信号電流の変化と直流電流分の変化とが互いに
影響なく、相互に独立して行われるようにしたものであ
り、これによってＦＭ変調出力のデビエーションとキャ
リア周波数とを個々独立に調整し得るようにしている。
準電圧ＶＲＥＦに、他端ＢをＶＲＥＦ＋Δｖ（信号電
圧）に保持して抵抗ＲＤに交流の信号電流（Δｖ／
ＲＤ）のみを流し、この抵抗の一端から信号電流を所定
の直流電流に重畳させた状態で取出してＦＭ変調器に与
えるようにし、上記抵抗ＲＤ及び直流電流分を可変した
ときに、信号電流の変化と直流電流分の変化とが互いに
影響なく、相互に独立して行われるようにしたものであ
り、これによってＦＭ変調出力のデビエーションとキャ
リア周波数とを個々独立に調整し得るようにしている。
第４図は従来のこの種の電流出力回路を示し、ビデオ信
号源１からの信号電圧がトランジスタＱ１でそのコレク
タ電流に変換され、トランジスタＱ２、Ｑ３から成るカ
レントミラーを介してＦＭ変調器２のＩＣ端子３に変調
電流Ｉとして流し込まれる。端子３に流入した電流はダ
イオード４及びトランジスタＱ４から成るカレントミラ
ーで接地電位に引く電流に変換され、この電流によって
ＦＭ変調器が所定のキャリア周波数ｆ０及びデビエーシ
ョンで作動する。ＦＭ変調器２からは、第５図の変調特
性に示すように、入力電流Ｉに比例した周波数の変調出
力が得られ、この出力はＶＴＲの記録アンプに導出され
る。
号源１からの信号電圧がトランジスタＱ１でそのコレク
タ電流に変換され、トランジスタＱ２、Ｑ３から成るカ
レントミラーを介してＦＭ変調器２のＩＣ端子３に変調
電流Ｉとして流し込まれる。端子３に流入した電流はダ
イオード４及びトランジスタＱ４から成るカレントミラ
ーで接地電位に引く電流に変換され、この電流によって
ＦＭ変調器が所定のキャリア周波数ｆ０及びデビエーシ
ョンで作動する。ＦＭ変調器２からは、第５図の変調特
性に示すように、入力電流Ｉに比例した周波数の変調出
力が得られ、この出力はＶＴＲの記録アンプに導出され
る。
変調出力のキャリア周波数ｆ０は、ビデオ信号源１と直
列の直流バイアス源５の電圧を可変にして変調電流のＤ
Ｃレベルを変化させて調整することができる。また変調
出力のデビエーションは、トランジスタＱ２，Ｑ３から
成るカレントミラーの電流伝達比率をエミッタの抵抗Ｒ
２又はＲ３を可変にすることに変化させて調整すること
ができる。
列の直流バイアス源５の電圧を可変にして変調電流のＤ
Ｃレベルを変化させて調整することができる。また変調
出力のデビエーションは、トランジスタＱ２，Ｑ３から
成るカレントミラーの電流伝達比率をエミッタの抵抗Ｒ
２又はＲ３を可変にすることに変化させて調整すること
ができる。
第４図の従来回路では、キャリア周波数の調整とデビエ
ーションとを独立に行うことができず、例えば抵抗Ｒ２
を変化させてデビエーションを調整すると、出力電流の
直流分も変化してキャリア周波数が変動してしまう。ま
たトランジスタＱ１からＱ３に至るまでの回路素子の温
度特性やばらつきによってキャリア周波数が固定されな
いで不安定になり、再生の出力レベルに影響が生じる問
題があった。
ーションとを独立に行うことができず、例えば抵抗Ｒ２
を変化させてデビエーションを調整すると、出力電流の
直流分も変化してキャリア周波数が変動してしまう。ま
たトランジスタＱ１からＱ３に至るまでの回路素子の温
度特性やばらつきによってキャリア周波数が固定されな
いで不安定になり、再生の出力レベルに影響が生じる問
題があった。
本発明はこれらの問題を解消して、回路素子の温度特性
や素子定数のばらつきでキャリア周波数が変動すること
が無く、またキャリア周波数とデビエーションとの調整
が相互に影響しない電流出力回路を提供することを目的
とする。
や素子定数のばらつきでキャリア周波数が変動すること
が無く、またキャリア周波数とデビエーションとの調整
が相互に影響しない電流出力回路を提供することを目的
とする。
本発明のＦＭ変調器に変調電流を供給する電流出力回路
は、第１図の原理図に示すように、抵抗素子ＲＤと、こ
の抵抗素子の両端に出力が接続された利得１の一対のボ
ルテージホロワ１０、１１と、一方のボルテージホロワ
１０の入力に基準電圧ＶＲＥＦを供給する手段と、他方
のボルテージホロワ１１の入力に上記基準電圧ＶＲＥＦ
＋変調信号電圧Δｖを供給する手段と、上記抵抗素子の
一端に所定の直流電流Ｉ０を流入させる手段Ｒｃとを具
備している。
は、第１図の原理図に示すように、抵抗素子ＲＤと、こ
の抵抗素子の両端に出力が接続された利得１の一対のボ
ルテージホロワ１０、１１と、一方のボルテージホロワ
１０の入力に基準電圧ＶＲＥＦを供給する手段と、他方
のボルテージホロワ１１の入力に上記基準電圧ＶＲＥＦ
＋変調信号電圧Δｖを供給する手段と、上記抵抗素子の
一端に所定の直流電流Ｉ０を流入させる手段Ｒｃとを具
備している。
上記抵抗素子にその両端の電圧差Δｖに相当する信号電
流Δｖ／ＲＤを流し、上記抵抗素子の上記一端から上記
直流電流に重畳した上記信号電流をＦＭ変調器に変調電
流Ｉとして流出させる構成である。
流Δｖ／ＲＤを流し、上記抵抗素子の上記一端から上記
直流電流に重畳した上記信号電流をＦＭ変調器に変調電
流Ｉとして流出させる構成である。
なお本明細書において、ボルテージホロワとは、演算増
幅器（差動アンプ）の出力をその反転入力に全帰還させ
た構成で、利得が１で高入力インピーダンスの電圧バッ
ファ回路を意味する。
幅器（差動アンプ）の出力をその反転入力に全帰還させ
た構成で、利得が１で高入力インピーダンスの電圧バッ
ファ回路を意味する。
抵抗ＲＤを可変にすると、変調電流中の信号振幅（Δｖ
／ＲＤ）のみが調整され、上記直流電流Ｉ０を可変にす
ると信号成分とは無関係に変調電流中の直流分のみが変
化する。また抵抗ＲＤの両端電位がボルテージホロワで
固定されているから、ドリフトが少なく、非常に安定に
動作する。
／ＲＤ）のみが調整され、上記直流電流Ｉ０を可変にす
ると信号成分とは無関係に変調電流中の直流分のみが変
化する。また抵抗ＲＤの両端電位がボルテージホロワで
固定されているから、ドリフトが少なく、非常に安定に
動作する。
第１図は本発明の電流出力回路の原理図で、二つのボル
テージホロワ１０，１１の両出力Ａ，Ｂ間に抵抗素子Ｒ
Ｄを接続し、一方のボルテージホロワ１０の入力には基
準電圧ＶＲＥＦを与え、他方ボルテージホロワ１１の入
力には基準電圧ＶＲＥＦでバイアスしたビデオ信号源１
の出力Δｖ（変調信号電圧）を与えている。またボルテ
ージホロワ１０の出力点Ａに一定電圧源Ｖ０から抵抗Ｒ
ｃを介して一定のＤＣ電流Ｉ０を流し込んでいる。
テージホロワ１０，１１の両出力Ａ，Ｂ間に抵抗素子Ｒ
Ｄを接続し、一方のボルテージホロワ１０の入力には基
準電圧ＶＲＥＦを与え、他方ボルテージホロワ１１の入
力には基準電圧ＶＲＥＦでバイアスしたビデオ信号源１
の出力Δｖ（変調信号電圧）を与えている。またボルテ
ージホロワ１０の出力点Ａに一定電圧源Ｖ０から抵抗Ｒ
ｃを介して一定のＤＣ電流Ｉ０を流し込んでいる。
ボルテージホロワ１０，１１の出力電圧は、夫々Ｖ
ＲＥＦ及びＶＲＥＦ＋Δｖであるから、抵抗ＲＤの両端
には電圧Δｖのみがかかり、Δｖ／ＲＤに相当する交流
電流（信号電流）がＡ点に流入する。また抵抗Ｒｃには
Ｖ０−ＶＲＥＦの電圧がかかり、（Ｖ０−ＶＲＥ）／Ｒ
ｃの直流電流Ｉ０がＡ点に流入する。
ＲＥＦ及びＶＲＥＦ＋Δｖであるから、抵抗ＲＤの両端
には電圧Δｖのみがかかり、Δｖ／ＲＤに相当する交流
電流（信号電流）がＡ点に流入する。また抵抗Ｒｃには
Ｖ０−ＶＲＥＦの電圧がかかり、（Ｖ０−ＶＲＥ）／Ｒ
ｃの直流電流Ｉ０がＡ点に流入する。
従って、Ａ点から出力トランジスタＱ５を経て変調器Ｉ
Ｃの端子３に流入する変調電流は、 となる。なお出力トランジスタＱ５は、第４図の従来回
路において端子３に連なるＰＮＰ型トランジスタＱ３に
相当し、ボルテージホロワ１０の出力トランジスタにも
なっている。
Ｃの端子３に流入する変調電流は、 となる。なお出力トランジスタＱ５は、第４図の従来回
路において端子３に連なるＰＮＰ型トランジスタＱ３に
相当し、ボルテージホロワ１０の出力トランジスタにも
なっている。
上式において抵抗ＲＤを可変にすれば、変調電流の交流
分の振幅、即ち変調周波数のデビエーションを調整する
ことができる。また抵抗Ｒｃか又は基準電圧Ｖ０を可変
にすれば、上式第１項の直流分Ｉ０、即ちキャリア周波
数を調整することができる。夫々の調整は独立であって
相互に影響を及ぼすことが無く、また変調電流Ｉには回
路素子の温特パラメータ等が含まれないから、素子のば
らつきや周囲温度変化によるキャリアドリフトは無い。
分の振幅、即ち変調周波数のデビエーションを調整する
ことができる。また抵抗Ｒｃか又は基準電圧Ｖ０を可変
にすれば、上式第１項の直流分Ｉ０、即ちキャリア周波
数を調整することができる。夫々の調整は独立であって
相互に影響を及ぼすことが無く、また変調電流Ｉには回
路素子の温特パラメータ等が含まれないから、素子のば
らつきや周囲温度変化によるキャリアドリフトは無い。
またボルテージホロワ１０，１１によって抵抗ＲＤの両
端の直流電位がバランスして固定されているから、ドリ
フトが発生することが無く、安定動作が得られる。
端の直流電位がバランスして固定されているから、ドリ
フトが発生することが無く、安定動作が得られる。
第２図Ａ，Ｂは、入力電圧対変調周波数のグラフで、デ
ビエーションの調整は、グラフＡのａ１，ａ２，ａ３の
ようにＶ−ｆカーブの傾き変化となり、キャリア周波数
の調整は、グラフＢのｂ１，ｂ２，ｂ３のようにＶ−ｆ
カーブの平行シフトとなる。第１図の回路によって、こ
れらの特性の相違する調整を個別に独立して行って最適
な変調出力を得ることができる。
ビエーションの調整は、グラフＡのａ１，ａ２，ａ３の
ようにＶ−ｆカーブの傾き変化となり、キャリア周波数
の調整は、グラフＢのｂ１，ｂ２，ｂ３のようにＶ−ｆ
カーブの平行シフトとなる。第１図の回路によって、こ
れらの特性の相違する調整を個別に独立して行って最適
な変調出力を得ることができる。
第３図は第１図に対応する詳細回路で、ボルテージホロ
ワ１０は、バートン回路と称されている構成を有し、差
動対トランジスタＱ６，Ｑ７、電流源Ｉ１、能動負荷Ｊ
１を備え、差動出力は出力トランジスタＱ５を介して出
力端Ａに導出されると共に、Ａ点の出力が差動対の反転
入力（Ｑ７ベース）に帰還されている。
ワ１０は、バートン回路と称されている構成を有し、差
動対トランジスタＱ６，Ｑ７、電流源Ｉ１、能動負荷Ｊ
１を備え、差動出力は出力トランジスタＱ５を介して出
力端Ａに導出されると共に、Ａ点の出力が差動対の反転
入力（Ｑ７ベース）に帰還されている。
もう一方のボルテージホロワ１１もほぼ同様な構成で、
差動対トランジスタＱ８，Ｑ９、電流源Ｉ２、能動負荷
Ｊ２を備え、差動対出力が、電流源Ｉ３と共にエミッタ
ホロワを構成する出力トランジスタＱ１０を介して出力
端Ｂに導出され、この出力が差動対の反転入力（Ｑ９ベ
ース）に帰還されている。
差動対トランジスタＱ８，Ｑ９、電流源Ｉ２、能動負荷
Ｊ２を備え、差動対出力が、電流源Ｉ３と共にエミッタ
ホロワを構成する出力トランジスタＱ１０を介して出力
端Ｂに導出され、この出力が差動対の反転入力（Ｑ９ベ
ース）に帰還されている。
なおボルテージホロワ１０はＰＮＰ型のトランジスタで
構成されているが、これは端子３に連なる出力トランジ
スタＱ５をＰＮＰ型にするためである。
構成されているが、これは端子３に連なる出力トランジ
スタＱ５をＰＮＰ型にするためである。
各ボルテージホロワ１０，１１の出力点Ａ，Ｂは端子
６，７に導出され、これらの端子間に可変抵抗ＲＤが結
合される。また端子６と電圧源Ｖ０との間に可変抵抗Ｒ
ｃが接続される。Ａ点及びＢ点の電位はボルテージホロ
ワ１０，１１によって、夫々ＶＲＥＦ及びＶＲＥＦ＋Δ
ｖに保持されているから、抵抗ＲＤを変化させてＡ点に
流入する交流（信号）成分の振幅を変化させることがで
き、また抵抗Ｒｃを変化させてＡ点に流入する直流電流
値を変化させることができる。
６，７に導出され、これらの端子間に可変抵抗ＲＤが結
合される。また端子６と電圧源Ｖ０との間に可変抵抗Ｒ
ｃが接続される。Ａ点及びＢ点の電位はボルテージホロ
ワ１０，１１によって、夫々ＶＲＥＦ及びＶＲＥＦ＋Δ
ｖに保持されているから、抵抗ＲＤを変化させてＡ点に
流入する交流（信号）成分の振幅を変化させることがで
き、また抵抗Ｒｃを変化させてＡ点に流入する直流電流
値を変化させることができる。
本発明は上述の如く、一対のボルテージホロワの両出力
端を抵抗を介して結合し、この抵抗の両端を直流バラン
スさせた上で交流信号成分のみを流し、この信号成分を
直流成分に重畳して変調電流として取出すようにしたか
ら、抵抗可変による信号成分の振幅調整と直流成分の調
整とを独立して行うことができ、ＦＭ変調出力のキャリ
ア周波数及びデビエーションを相互に影響なく自由に調
整できる。また一対のボルテージホロワによる直流バラ
ンスでドリフトの発生要因を排除することができ、従っ
てキャリア周波数の変動がない非常に安定な動作が得ら
れる。
端を抵抗を介して結合し、この抵抗の両端を直流バラン
スさせた上で交流信号成分のみを流し、この信号成分を
直流成分に重畳して変調電流として取出すようにしたか
ら、抵抗可変による信号成分の振幅調整と直流成分の調
整とを独立して行うことができ、ＦＭ変調出力のキャリ
ア周波数及びデビエーションを相互に影響なく自由に調
整できる。また一対のボルテージホロワによる直流バラ
ンスでドリフトの発生要因を排除することができ、従っ
てキャリア周波数の変動がない非常に安定な動作が得ら
れる。
第１図は本発明の実施例を示すＦＭ変調器用電流出力回
路、第２図Ａ，ＢはＦＭ変調の電流入力対周波数出力の
特性図で、Ａはデビエーション可変の場合、Ｂはキャリ
ア周波数可変の場合である。第３図は第１図に対応する
詳細回路図、第４図は従来の電流出力回路、第５図は第
４図のＦＭ変調特性図である。 なお図面に用いた符号において、 １……ビデオ信号源、 ２……ＦＭ変調器、 ３……ＩＣ端子、 １０……ボルテージホロワ、 １１……ボルテージホロワ、 ＲＤ……抵抗、 Ｉ……変調電流、 Ｉ０……直流電流、 ＶＲＥＦ……基準電圧、 Δｖ……信号電圧、 である。
路、第２図Ａ，ＢはＦＭ変調の電流入力対周波数出力の
特性図で、Ａはデビエーション可変の場合、Ｂはキャリ
ア周波数可変の場合である。第３図は第１図に対応する
詳細回路図、第４図は従来の電流出力回路、第５図は第
４図のＦＭ変調特性図である。 なお図面に用いた符号において、 １……ビデオ信号源、 ２……ＦＭ変調器、 ３……ＩＣ端子、 １０……ボルテージホロワ、 １１……ボルテージホロワ、 ＲＤ……抵抗、 Ｉ……変調電流、 Ｉ０……直流電流、 ＶＲＥＦ……基準電圧、 Δｖ……信号電圧、 である。
Claims (1)
- 【請求項１】抵抗素子と、この抵抗素子の両端に出力が
接続された利得１の一対のボルテージホロワと、一方の
ボルテージホロウの入力に基準電圧を供給する手段と、
他方のボルテージホロワの入力に上記基準電圧＋変調信
号電圧を供給する手段と、上記抵抗素子の一端に所定の
直流電流を流入させる手段とを具備し、 上記抵抗素子にその両端の電圧差に相当する信号電流を
流し、上記抵抗素子の上記一端から上記直流電流に重畳
した上記信号電流を変調電流としてＦＭ変調器に流出さ
せるようにしたＦＭ変調器に変調電流を供給する電流出
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132485A JPH0630447B2 (ja) | 1985-02-19 | 1985-02-19 | Ｆｍ変調器に変調電流を供給する電流出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132485A JPH0630447B2 (ja) | 1985-02-19 | 1985-02-19 | Ｆｍ変調器に変調電流を供給する電流出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61191126A JPS61191126A (ja) | 1986-08-25 |
| JPH0630447B2 true JPH0630447B2 (ja) | 1994-04-20 |
Family
ID=12328083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3132485A Expired - Lifetime JPH0630447B2 (ja) | 1985-02-19 | 1985-02-19 | Ｆｍ変調器に変調電流を供給する電流出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630447B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105452838B (zh) | 2013-07-26 | 2019-06-25 | 积水医疗株式会社 | 检体调制用容器 |
-
1985
- 1985-02-19 JP JP3132485A patent/JPH0630447B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61191126A (ja) | 1986-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456887A (en) | Differential amplifier | |
| JPS6142965B2 (ja) | ||
| US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
| EP0142081A2 (en) | Signal processing circuit | |
| JPH0136346B2 (ja) | ||
| KR870002693B1 (ko) | 증폭기 장치 | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| EP0088477B1 (en) | Current-discrimination arangement | |
| JPS61212933A (ja) | 電子光学的トランスジユーサ | |
| JPH0630447B2 (ja) | Ｆｍ変調器に変調電流を供給する電流出力回路 | |
| US5512858A (en) | Amplifier stage with low thermal distortion | |
| JPH0669140B2 (ja) | レベルシフト回路 | |
| JPH0362042B2 (ja) | ||
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| US4286226A (en) | Amplifier with electrically controlled gain, with output suitable for direct coupling | |
| US4629998A (en) | Variable gain equalizer with a mirror circuit having opposite phase relationship between input and output currents | |
| US4596960A (en) | Current mirror circuit | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| US4450412A (en) | Balanced amplifier output stage | |
| KR830001932B1 (ko) | 증폭회로 | |
| JP2532900Y2 (ja) | リミッタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |