JPH06303445A

JPH06303445A - 水平偏向回路

Info

Publication number: JPH06303445A
Application number: JP8624993A
Authority: JP
Inventors: Satoshi Takahashi; 聰高橋; Seiji Watanuki; 清司綿貫; Ikuo Osawa; 郁郎大澤
Original assignee: Hitachi Ltd; Sanyo Electric Co Ltd
Current assignee: Hitachi Ltd; Sanyo Electric Co Ltd
Priority date: 1993-04-13
Filing date: 1993-04-13
Publication date: 1994-10-28

Abstract

(57)【要約】【目的】管内放電などによるサージ電圧などの単発パ
ルス入力に対する誤動作マージンの確保と、高圧保護動
作による水平出力トランジスタの破壊防止を図る。【構成】比較器８は高圧検出信号入力端子１２と基準
電圧源１３とに接続され、これらの入力レベルを比較出
力する。クロック（Ｃ）入力にｎｆ_Hカウントダウン回
路からのタイミングパルスが入力されるｍ段のＤタイプ
−フリップフロップと、このＤタイプ−フリップフロッ
プのＱ出力と比較器８の出力が入力される２入力ＡＮＤ
回路は高圧検出信号の雑音除去とタイミング制御をす
る。ラッチ回路１８はＡＮＤ回路の出力がセット入力に
接続され、出力極性制御を行う。水平発振制御出力端子
１９はラッチ出力を水平発振回路に入力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受像機の
水平偏向回路に関し、特に、画面からのＸ線放射を抑制
するための高圧保護回路を有する水平偏向回路に関する
ものである。

【０００２】

【従来の技術】テレビジョン受像機における高圧保護回
路を有する水平偏向回路の従来例（以下、第一の従来例
という）としては、例えば、特公平１−３４４２７号公
報に記載のものがある。以下、この水平偏向回路につい
て、図７、図８および図９を参照して説明する。

【０００３】図７はこの水平偏向回路の構成を示すブロ
ック図である。この第一の従来例の構成は、図７に示す
ように、同期回路１に同期した水平発振回路３９、水平
ドライブ回路４、水平出力回路５および高圧検出回路を
含む高圧保護回路４０に、動作可能回路４１を付加した
構成となっている。

【０００４】まず、図８により、この第一の従来例の具
体的な回路構成について説明する。図８は図７の要部回
路の具体的な構成を示す回路図である。図８において、
図７の回路ブロックに相当する部分は破線で囲み、図７
と同一符号を付してある。

【０００５】図８に示すように、直流電源７６には電圧
降下用抵抗４２を経て水平発振回路３９が接続され、水
平発振回路３９と並列に電圧ドロップ用コンデンサ４３
が接続される。水平発振回路３９は一端が接地され、出
力端は電流制限抵抗４４を経て水平ドライブトランジス
タ４８のベース端子に接続される。

【０００６】水平ドライブトランジスタ４８はエミッタ
接地で用いられ、そのコレクタ端子は水平ドライブトラ
ンス４７の一次側端子の一方に接続される。水平ドライ
ブトランス４７の一次側端子の他方の端子は、直流電源
７６より抵抗４５、平滑コンデンサ４６を介して電力を
得る。また、水平ドライブトランス４７の二次側端子
は、その一方が接地され、他方は水平出力トランジスタ
４９のベース端子へと接続される。

【０００７】水平出力トランジスタ４９はエミッタ接地
で用いられ、そのコレクタ端子はフライバックトランス
５４の一次側の一方の端子へと接続される。フライバッ
クトランス５４の一次側の他方の端子は直流電源７６に
接続される。また、水平出力トランジスタ４９とフライ
バックトランス５４の間には並列にダンパーダイオード
５０、共振コンデンサ５１、水平偏向コイル５２と補正
コンデンサ５３の直列接続が接続される。フライバック
トランス５４の二次側端子の一方は高圧整流ダイオード
５５を経てブラウン管１１のアノード端子に接続され、
他の一方は接地される。

【０００８】さらに、一方が接地されたフライバックト
ランス５４の三次側端子の他の一方は整流ダイオード５
６のアノード端子に接続され、整流ダイオード５６のカ
ソード端子はツェナーダイオード５９のカソード端子に
接続され、ツェナーダイオード５９のアノード端子はサ
イリスタ６１のゲート端子へと接続される。このサイリ
スタ６１のアノード端子は直流電源７６に抵抗６２を経
て接続されており、カソード端子はエミッタ接地された
検出用トランジスタ６４のベース端子に接続される。そ
して、この検出用トランジスタ６４のコレクタ端子は電
流制限抵抗４４と水平ドライブトランジスタ４８のベー
ス端子の接点に接続される。

【０００９】加えて、水平発振回路３９と抵抗４４の接
点は、抵抗６５を経て動作タイミングを合わされるため
のトランジスタ６６のベース端子へと接続され、このト
ランジスタ６６のコレクタ端子はツェナーダイオード５
９とサイリスタ６１のゲート端子との接続点に接続され
る。なお、トランジスタ６６はエミッタ接地で用いられ
る。

【００１０】また、整流ダイオード５６とツェナーダイ
オード５９の間には並列に整流コンデンサ５７及び整流
抵抗５８で接地され、同様に、サイリスタ６１のゲート
端子とトランジスタ６６のコレクタ接続点間は抵抗６０
で、トランジスタ６４のベースは抵抗６３でそれぞれ接
地されている。

【００１１】次に、図９を参照して、この第一の従来例
の動作を説明する。図９は図８の要部電圧及び要部電流
の波形を示す波形図であり、図８に示した回路が通常動
作を行っている時のＡ、Ｂ、Ｃ各点における電圧および
Ｃ点を流れる電流の変化を示している。即ち、Ａおよび
Ｂ点の変化は、それぞれ水平ドライブトランジスタ４８
のベースおよびコレクタの変化に相当し、Ｃ点の変化は
水平出力トランジスタ４９のコレクタの変化に相当す
る。

【００１２】図９において、横軸は時間の経過を示し、
（１）がＡ点の波形、（２）がＢ点の波形、（３）がＣ
点の波形、（４）が水平出力トランジスタ４９のコレク
タ電流波形を示す。

【００１３】通常動作において、水平ドライブトランジ
スタ４８がオンのとき、水平出力トランジスタ４９がオ
フし、水平出力トランジスタ４９のコレクタにコレクタ
パルスが発生する。このコレクタパルスの電圧は通常約
１０００Ｖp_-pの高電圧である。続いて水平ドライブト
ランジスタ４８がオフすると、水平出力トランジスタ４
９がオンしコレクタ電流が流れる。

【００１４】この第一の従来例において、高圧保護回路
は破線で囲んだ４０の部分であり、フライバックトラン
ス５４の三次コイルに発生する電圧をダイオード５６、
コンデンサ５７および抵抗５８により整流して検出電圧
とし、この電圧の上昇によって高圧の上昇を検出し、こ
の電圧がツェナーダイオード５９のツェナー電圧を越え
サイリスタ６１のゲートに電圧が印加されたとき、サイ
リスタ６１およびトランジスタ６４がオンし、水平ドラ
イブトランジスタ４８のバイアスが無くなり水平ドライ
ブトランジスタ４８がオフする構成となっている。

【００１５】ただし、この高圧保護回路４０は、抵抗６
５とトランジスタ６６から成る動作可能回路４１により
動作可能な期間が制限されている。すなわち、水平ドラ
イブトランジスタ４８がオンのとき、トランジスタ６６
もオンし、逆に一方がオフのとき他方もオフとなるた
め、水平発振回路３９の出力がローの期間、すなわち水
平ドライブトランジスタ４８がオフの期間のみトランジ
スタ６６がオフとなり、ツェナーダイオード５９を介し
て入力される高圧検出電圧をサイリスタ６１のゲートに
受付可能となるため高圧保護回路４０は動作可能とな
る。

【００１６】したがって、この第一の従来例において
は、水平発振回路３９の出力がローの期間、すなわち水
平ドライブトランジスタ４８がオフの期間のみ高圧制限
回路４０が動作可能となるため、水平出力トランジスタ
４９のコレクタにコレクタパルスが発生している期間に
水平出力トランジスタ４９がオンすることがなく、高電
圧印加時に大電流が流れることによる過大なストレスに
より水平出力トランジスタ４９が破壊することを防止で
きる。

【００１７】次に、水平偏向回路に用いられる高圧保護
回路の従来例（以下、第二の従来例という）としては、
例えば、１９９１年９月版の日立民生用ＩＣデータブッ
ク映像用ＩＣ編の１０５頁に記載されているビデオ／ク
ロマ／偏向処理ＩＣＨＡ１１５１１ＣＮＴの高圧保護
回路（Ｘ線保護回路）がある。この高圧保護回路は、テ
レビジョン受像機に使用されているビデオ／クロマ／偏
向処理ＩＣに最も一般的に採用されているものである。
以下、この高圧保護回路について、図１０を参照して説
明する。

【００１８】図１０はこの高圧保護回路の具体的な構成
を示す回路図であり、高圧検出回路を含む高圧保護回路
全体を示しており、図８の高圧保護回路４０に相当す
る。

【００１９】この第二の従来例の構成は、図１０に示す
ように、フライバックトランスの三次側端子が接続され
る高圧検出端子６７に、図８と同様に整流ダイオード５
６のアノード端子が接続され、整流ダイオード５６のカ
ソード端子にはツェナーダイオード５９のカソード端子
が接続され、更にこの接続点は並列に整流コンデンサ５
７および整流抵抗５８で接地される。

【００２０】このツェナーダイオード５９のアノード端
子は直列抵抗６８を介して抵抗７１に接続され、抵抗７
１のもう一方の端子はエミッタ接地で使用されるＮＰＮ
トランジスタ７３のベース端子とＰＮＰトランジスタ７
２のコレクタ端子に接続される。このＮＰＮトランジス
タ７３のコレクタ端子にはＰＮＰトランジスタ７２のベ
ース端子と抵抗７４が接続され、抵抗７４のもう一方の
端子はＰＮＰトランジスタ７２のエミッタ端子に接続さ
れ、この接続点が水平発振出力制御出力端子７５とな
る。なお、抵抗７１より左側の一点鎖線で囲んだ部分は
ＩＣ内に取り込まれている。

【００２１】ここで、ＰＮＰトランジスタ７２とＮＰＮ
トランジスタ７３は、ＮＰＮトランジスタ７３のベース
端子とＰＮＰトランジスタ７２のコレクタ端子の接続点
をゲート端子、ＮＰＮトランジスタ７３のエミッタ端子
をカソード端子、ＰＮＰトランジスタ７２のエミッタ端
子すなわち水平発振出力制御出力端子７５がアノード端
子のサイリスタを構成しており、この動作保持のため抵
抗６８と抵抗７１の接続点は動作保持用の抵抗７０とコ
ンデンサ６９が並列に接地される。

【００２２】したがって、この従来例は、高圧の上昇を
破線で囲んだ高圧検出端子６７から抵抗６８までの高圧
検出回路９により検出し、その検出出力電圧によりＰＮ
Ｐトランジスタ７２とＮＰＮトランジスタ７３から成る
サイリスタを動作させ、その出力を水平発振出力制御出
力端子７５に得、その出力で水平発振回路を停止させる
動作を行なう。また、一度入力電圧が印加され回路が動
作すると、ＰＮＰトランジスタ７２のコレクタ端子より
抵抗７１を通って動作保持抵抗７０に電流が供給される
ため、高圧保護動作状態が保持される。

【００２３】すなわち、この第二の従来例においては、
回路構成が比較的簡単で、動作感度も高くできる。

【００２４】

【発明が解決しようとする課題】しかし、上述した第一
および第二の従来例には、以下の問題があった。

【００２５】まず第一に、ブラウン管の管内放電による
サージ電圧入力などに対する誤動作マージンが少ないと
いうことである。

【００２６】図１０の第二の従来例においては、構成的
に入力に対する感度が高いことと、一般的に、抵抗７１
より左側の破線で囲んだ部分がＩＣ内に取り込まれてい
るため、ＩＣ内で接地されたトランジスタ７３のエミッ
タと抵抗７０およびコンデンサ６９のアースパターン距
離が離れ易いというパターン設計上の問題から、管内放
電などによる正極性のサージ電圧（単発パルス）が雑音
としてコンデンサ６９のアースパターン側から入力され
た場合、トランジスタ７３のエミッタ電位（ＩＣ内アー
ス電位）と電位差が生じ、高圧検出入力があるとみなし
てトランジスタ７３がオンし、高圧保護回路が誤動作す
るという問題が起こり易かった。

【００２７】また、図７、図８の第一の従来例において
は、高圧保護回路４０の動作可能期間が水平発振回路３
９の出力がローである期間に限定されているため、図１
０の第二の従来例と比較して確率は二分の一程度にはな
るが、同様にサージ電圧（単発パルス）入力に対する誤
動作マージンは少なかった。

【００２８】第二に、高圧保護回路の動作時に水平出力
トランジスタが破壊する可能性があるということであ
る。

【００２９】図１０の第二の従来例においては、高圧保
護動作タイミングが管理されておらず、高圧検出入力が
あった時、直ちに高圧保護動作を行なうため、水平出力
トランジスタのコレクタにコレクタパルスが発生してい
る期間に水平出力トランジスタがオンする可能性があ
り、これにより水平出力トランジスタが電流破壊するこ
とがあった。

【００３０】また、図７、図８の第一の従来例において
は、水平ドライブトランジスタ４８がオフの期間のみ高
圧保護回路が動作可能となるため、水平出力トランジス
タ４９のコレクタにコレクタパルスが発生している期間
に水平出力トランジスタ４９がオンすることがないが、
高圧保護回路４０の動作により水平出力トランジスタ４
９がオンの状態で水平発振が停止するため、その後、水
平ドライブトトランス４７に接続された抵抗４５と平滑
コンデンサ４６の放電により、水平出力トランジスタ４
９がオンし続けることになり、この放電時定数は一般的
に大きいことから、水平出力トランジスタ４９が電流破
壊することがあった。

【００３１】本発明の目的は、上述の従来技術の問題点
であるところの管内放電などによるサージ電圧などの単
発パルス入力に対する誤動作マージンの確保と、高圧保
護動作による水平出力トランジスタの破壊防止に配慮し
た適切な高圧保護回路を有する水平偏向回路を提供する
ことにある。

【００３２】

【課題を解決するための手段】上述の問題点の内、第一
の問題については、二つの解決手段がある。

【００３３】まず一つ目は、入力された高圧検出信号に
ついて、水平偏向周波数（ｆ_H）のｎ倍の周波数を基準
クロックとする水平カウントダウン回路により合成した
タイミングパルスを用いて雑音除去を行う論理回路から
成る高圧保護動作タイミング制御回路を設け、誤動作マ
ージンを上げるようにする。

【００３４】二つ目は、同様に水平カウントダウン回路
によるタイミングパルスを用い、高圧検出信号入力があ
っても、動作タイミングを、たとえば水平ドライブトラ
ンジスタのオフからオンへの切り替わりのタイミング等
と限定してしまう出力制御回路を設けるようにする。

【００３５】また、上述の問題点の内、第二の問題につ
いては、水平出力トランジスタのコレクタにコレクタパ
ルスが発生していない期間に水平ドライブトランジスタ
をオン、すなわち水平出力トランジスタをオフで水平発
振停止するように高圧保護動作を行なう出力制御回路を
設けることで解決できる。

【００３６】

【作用】これらの目的達成に関連した作用を述べれば、
次の如くである。

【００３７】まず、高圧保護回路の高圧検出信号の入力
部に、水平偏向周波数（ｆ_H）のｎ倍の周波数を基準ク
ロックとする水平カウントダウン回路により合成したタ
イミングパルスを用いた論理回路による高圧保護動作タ
イミング制御回路を設けた構成とすると、高圧保護動作
タイミング制御回路の雑音除去範囲内に入るパルス幅の
サージ電圧入力は除去できるため、誤動作マージンを向
上でき、また、論理回路のタイミングパルスの選び方に
より誤動作マージンの設定も容易である。

【００３８】また、水平カウントダウン回路によるタイ
ミングパルスを用い、水平ドライブトランジスタのオフ
からオンへの切り替わりのタイミング時に、高圧検出信
号入力があるときのみ、高圧保護回路が動作する構成と
すれば、動作タイミングが１点に限定されるため、サー
ジ電圧入力等に対する誤動作マージンが向上する。

【００３９】さらに、これらの高圧保護動作タイミング
制御回路の出力を受け、水平カウントダウン回路による
タイミングパルスを用い、水平出力トランジスタのコレ
クタにコレクタパルスが発生していない期間に水平ドラ
イブトランジスタをオン、すなわち水平出力トランジス
タをオフで水平発振停止するように高圧保護動作を行な
うように前記水平発振回路を制御する構成とすることに
より、高圧保護動作による水平出力トランジスタの破壊
を防止することができる。

【００４０】

【実施例】以下、本発明の実施例を図１〜図６により説
明する。

【００４１】また、図１〜図６において、図７〜図１０
に示した従来例のそれと同様のものについては、同一の
番号を付してある。

【００４２】では、本発明の一実施例について、図１、
図２および図３を参照して説明する。図１は本発明の一
実施例の構成を示すブロック図である。

【００４３】本実施例は、図１に示すように、同期回路
１と、その同期回路１に接続され、水平偏向周波数（ｆ
_H）の２の階乗倍の周波数を基準として種々のタイミン
グパルスを合成して出力するｎｆ_Hカウントダウン回路
２と、このカウントダウン回路２からのタイミングパル
スによって制御される水平発振出力回路３と、この水平
発振出力によって駆動される水平ドライブ回路４と、こ
の水平ドライブ出力により駆動される水平出力回路５
と、この水平出力回路５における高圧の異常を検出する
高圧検出回路９と、この検出出力信号を基準電圧と比較
して取り込む比較器８と、この比較出力を受け、ｎｆ_H
カウントダウン回路２からのタイミングパルスにより高
圧保護動作のタイミング制御を行う動作タイミング制御
回路７と、この制御出力を受け、水平発振出力回路３の
発振停止および停止時の出力極性制御を行う出力制御回
路６と、水平出力回路５に接続されたブラウン管１１に
より構成されており、この図において、破線で囲んだ部
分が高圧保護回路１０である。

【００４４】まず、図２により、この高圧保護回路１０
の具体的な回路構成について説明する。図２は図１の高
圧保護回路１０の具体的な構成を示す回路図である。

【００４５】図２において、図１の高圧検出回路９の出
力が接続される高圧検出信号入力端子１２と入力レベル
比較用基準電圧源１３が接続され、これらの入力レベル
を比較出力する比較器８と、その出力がＤ入力に接続さ
れるＤタイプ−フリップフロップ１４と、このＤタイプ
−フリップフロップ１４のＱ出力と比較器８の出力が入
力される２入力ＡＮＤ回路１５と、………、（ｍ−１）
段目のＤタイプ−フリップフロップ（図示省略）のＱ出
力がＤ入力に接続されるｍ段目のＤタイプ−フリップフ
ロップ１６と、このｍ段目のＤタイプ−フリップフロッ
プ１６のＱ出力と比較器８の出力が入力される２入力Ａ
ＮＤ回路１７と、このＡＮＤ回路１７の出力がセット入
力に接続されるラッチ回路１８と、このラッチ出力が接
続され、図１の水平発振回路３に接続される水平発振制
御出力端子１９と、図１のｎｆ_Hカウントダウン回路２
の出力に接続され、各段のＤタイプ−フリップフロップ
のクロック（Ｃ）入力にタイミングパルスを動作タイミ
ング制御用クロック信号として供給する動作タイミング
制御用クロック信号入力端子２０により構成されてい
る。

【００４６】この図２では、ｍ段に渡って接続されたＤ
タイプ−フリップフロップと２入力ＡＮＤ回路が、図１
の動作タイミング制御回路７に、ラッチ回路１８が、図
１の出力制御回路６にそれぞれ相当しており、段数のｍ
は、１以上の整数である。

【００４７】次に、図３を参照して、本実施例の動作に
ついて説明する。図３は図１および図２の要部電圧の波
形を示す波形図である。ここで、図１の水平ドライブ回
路４および水平出力回路５の内部構成は、前述の図８の
従来例と同様とし、簡単のため、図２のＤタイプ−フリ
ップフロップと２入力ＡＮＤ回路は１段（ｍ＝１、つま
りＤタイプ−フリップフロップ１４、２入力ＡＮＤ回路
１５のみ）、ｎｆ_Hカウントダウン回路２からの動作タ
イミング制御用クロック信号入力端子２０に供給される
動作タイミング制御用クロック信号は、水平発振出力回
路３の出力波形と同じとした。

【００４８】図３において、横軸は時間の経過を、縦軸
は電圧をそれぞれ示し、（１）は図１、図２のａ点の波
形（高圧検出信号波形）、（２）はｂ点の波形（動作タ
イミング制御用クロック信号波形）、（３）はｄ点の波
形（出力制御回路６、ラッチ回路１８の入力波形）、
（４）はｅ点の波形（出力制御回路６、ラッチ回路１８
の出力波形）、（５）は水平発振出力回路３の出力波形
（従来例の図９のＡ点の波形に相当）、（６）は水平ド
ライブ回路４内の水平ドライブトランジスタ４８のコレ
クタ波形（従来例の図９のＢ点の波形に相当）、（７）
は水平出力回路５内の水平出力トランジスタ４９のコレ
クタ波形（従来例の図９のＣ点の波形に相当）を示す。

【００４９】まず、図１、図２のａ点に図３（１）に示
すように、比較器８のスレッショルドレベル以上の単発
パルス（雑音）と連続の高圧検出波形が入力されたとす
ると、ｂ点の動作タイミング制御用クロック信号波形
は、図３（２）に示すように水平発振出力回路３の出力
波形と同じであるため、ｄ点の出力制御回路６の入力波
形（ラッチ回路１８の入力波形）としては、図３（１）
に示す入力の単発パルス（雑音）がｂ点の動作タイミン
グ制御用クロック信号の一サイクル内にあれば、これが
除去され、図３（３）に示すように連続したハイ電圧の
みの波形となり、ｅ点の出力制御回路６の出力波形（ラ
ッチ回路１８の出力波形）は、ｄ点の波形と同様な図３
（４）に示す波形となる。

【００５０】この出力波形がハイの時、水平発振出力回
路３の出力がハイ状態で停止するよう制御されるとする
と、水平発振出力回路３の出力波形は、図３（５）に示
す波形のように、ｅ点の波形がロー状態の時は通常通り
の出力波形が出力され、ｅ点の波形がハイ状態になると
ハイ状態で一定となる。この出力を受ける水平ドライブ
回路４内の水平ドライブトランジスタ４８のコレクタ波
形は、図３（６）に示す波形のようになり、水平発振出
力回路３の出力がハイ状態で停止後は、水平ドライブト
ランジスタ４８がオン状態で停止するため、ロー状態で
一定となる。この時、水平ドライブトランジスタ４８
は、図８に示したようにコレクタ側に、平滑用の抵抗４
５、コンデンサ４６が接続されているため、オン状態で
停止しても破壊はしない。

【００５１】したがって、この水平ドライブトランジス
タ４８の動作により、水平出力回路５内の水平出力トラ
ンジスタ４９のコレクタ波形は図３（７）に示す波形の
ようになり、水平ドライブトランジスタ４８がオン状態
で停止後、水平出力トランジスタ４９はオフ状態となっ
て、コレクタパルスを１回発生して停止する。この際、
水平出力トランジスタ４９のコレクタ電圧は負荷の影響
で多少振動しながら直流電源７６の＋Ｂ電圧で収束す
る。

【００５２】よって、このような構成とすることで、サ
ージ電圧等の単発パルス（雑音）入力に対する誤動作マ
ージンを確保できるとともに、水平出力トランジスタが
オフで停止するため、高圧保護動作による水平出力トラ
ンジスタの破壊も防止できる。ここで除去可能な単発
パルス（雑音）入力の幅は、動作タイミング制御用クロ
ック信号入力端子２０に供給される動作タイミング制御
用クロック信号の周波数と、動作タイミング制御回路７
の構成によって決まり、図２の構成であれば、Ｄタイプ
−フリップフロップと２入力ＡＮＤ回路の段数ｍに依存
するため、これらを任意に選ぶことで、除去可能な単発
パルス（雑音）入力のパルス幅を自由に設定できる。

【００５３】また、出力制御回路６の動作タイミング、
すなわち水平発振出力回路３の出力をハイ状態で停止す
るタイミングは、本実施例の様に、水平発振出力回路３
の出力がローからハイに変化するタイミングと同期させ
ると、水平出力トランジスタのｔ_pdマージンがもっとも
大きくなる。

【００５４】次に、本発明の他の実施例について、図
４、図５および図６を参照して説明する。図４は本発明
の他の実施例の構成を示すブロック図である。

【００５５】本実施例は、図４に示すように、同期回路
１と、その同期回路１に接続され、水平偏向周波数（ｆ
_H）の２の階乗倍の周波数を基準として種々のタイミン
グパルスを合成して出力するｎｆ_Hカウントダウン回路
２と、このカウントダウン回路２からのタイミングパル
スによって制御される水平発振出力回路３と、この水平
発振出力によって駆動される水平ドライブ回路４と、こ
の水平ドライブ出力により駆動される水平出力回路５
と、この水平出力回路５における高圧の異常を検出する
高圧検出回路９と、この検出出力信号を基準電圧と比較
して取り込む比較器８’と、この比較出力を受け、ｎｆ
_Hカウントダウン回路２からのタイミングパルスにより
高圧保護動作のタイミング制御と水平発振出力回路３の
発振停止および停止時の出力極性制御を行う出力制御回
路６’と、この出力制御回路６’の出力を受け、比較器
８’の入力状態の保持を行う動作保持回路２１と、水平
出力回路５に接続されたブラウン管１１により構成され
おり、この図において、破線で囲んだ部分が高圧保護回
路１０’である。

【００５６】まず、図５により、この高圧保護回路１
０’の具体的な回路構成について説明する。

【００５７】図５は図４の高圧保護回路１０’の具体的
な構成を示す回路図である。図５において、図４の比較
器８’および動作保持回路２１に当たる部分については
破線で囲み、同一の番号を付してある。

【００５８】図５において、図４の高圧検出回路９の出
力が接続される高圧検出信号入力端子１２には、それぞ
れ一方が接地されたコンデンサ２２と抵抗２３が並列に
接続されるとともに、ＰＮＰトランジスタ２４のコレク
タとコレクタが接地されたＰＮＰトランジスタ３０のベ
ースが接続される。トランジスタ３０のエミッタは、コ
レクタが接地されたＰＮＰトランジスタ３１のベースに
接続され、トランジスタ３１のエミッタは、一方が水平
偏向電源３８に接続された電流源３２のもう一方と、Ｐ
ＮＰトランジスタ３３のエミッタに接続される。

【００５９】トランジスタ３３のベースは、コレクタが
接地されたＰＮＰトランジスタ３５のエミッタに接続さ
れ、トランジスタ３５のベースには、比較動作用の基準
電圧源３６が接続される。また、ＰＮＰトランジスタ３
３のコレクタには、一方が接地された抵抗３４が接続さ
れ、この接続点がさらに出力制御回路６’の入力に接続
される。この出力制御回路６’は、図４のｎｆ_Hカウン
トダウン回路２からのタイミングパルスを受けるタイミ
ングパルス（クロック）入力端子３７に接続されてお
り、この出力制御回路６’の出力は図４の水平発振出力
回路３に接続される水平発振制御出力端子１９と抵抗２
９の一方の端子に接続される。

【００６０】抵抗２９のもう一方の端子は、エミッタ接
地されたＮＰＮトランジスタ２８のベースに接続され、
トランジスタ２８のコレクタには、抵抗２７の一方の端
子が接続される。抵抗２７のもう一方の端子には、一方
が水平偏向電源３８に接続された抵抗２６のもう一方の
端子と、前記のトランジスタ２４のベースが接続され、
トランジスタ２４のエミッタには、一方が水平偏向電源
３８に接続された抵抗２５のもう一方の端子が接続され
る。

【００６１】ここで、比較器８’は、トランジスタ３
０、３１、３３、３５、電流源３２、電圧源３６および
抵抗３４で構成され、トランジスタ３０のベースを入
力、トランジスタ３３のコレクタを出力としており、動
作保持回路２１は、トランジスタ２４、２８、抵抗２
３、２５、２６、２７、２９およびコンデンサ２２で構
成され、抵抗２９の一方の端子を入力、トランジスタ２
４のコレクタを出力としている。

【００６２】次に、図５の回路動作を説明する。まず、
高圧検出信号入力端子１２に検出信号が入力されると、
この入力電圧がトランジスタ３０のベースに入力され、
この電圧がトランジスタ３５のベース電圧と比較され、
トランジスタ３５のベース電圧より高ければ、トランジ
スタ３３のコレクタ出力がハイとなる。

【００６３】このコレクタ出力が入力される出力制御回
路６’は、このコレクタ出力がハイのとき、タイミング
パルス（クロック）入力端子３７からのタイミングパル
スによって得られる動作可能タイミング時に、水平発振
制御出力端子１９に、水平発振出力回路３の出力をハイ
状態で停止するように制御信号を出力する。

【００６４】ところで、これにより、水平発振出力回路
３の動作が停止するため、高圧検出信号入力端子１２に
入力される高圧検出信号は無くなってしまう。したがっ
て、そのままでは、高圧の異常が検出されたにもかかわ
らず、再び水平発振出力回路３の動作が開始される恐れ
があり、問題となる。しかし、前述の図１、図２の実施
例では、高圧検出信号が無くなっても、出力制御回路
６、すなわちラッチ回路１８が出力を保持するため、問
題はない。

【００６５】これに対し、本実施例では、出力制御回路
６’が制御信号を、水平発振制御出力端子１９のみなら
ず、抵抗２９にも出力し、トランジスタ２８をオンさせ
る。トランジスタ２８がオンすると、このコレクタに接
続された抵抗２７、２６に電流が流れ、トランジスタ２
４がオンするので、高圧検出信号入力端子１２に接続さ
れたコンデンサ２２は充電され、その結果、トランジス
タ３３のコレクタ出力はハイ状態に保持される。よっ
て、高圧検出信号が無くなっても、出力制御回路６’か
らの制御信号はそのまま保持される。ただし、高圧検出
信号入力端子１２に接続される高圧検出回路９の出力イ
ンピーダンスは、この保持動作に対し影響ない程度に高
いとする。

【００６６】この様な構成とすることで、タイミングパ
ルスにより限定された動作可能タイミング時に、所定の
入力レベル以上の高圧検出信号入力がある時のみ、高圧
保護回路が動作し、自らその状態を保持することができ
る。

【００６７】次に、図６を参照して、本実施例の動作に
ついて説明する。図６は図４および図５の要部電圧の波
形を示す波形図である。ここで、図４の水平ドライブ回
路４および水平出力回路５の内部構成は、前述の図８の
従来例と同様とし、簡単のため、ｎｆ_Hカウントダウン
回路２からタイミングパルス（クロック）入力端子３７
に供給されるタイミングパルスは、水平発振出力回路３
の出力波形と同じとし、出力制御回路６’は、このタイ
ミングパルスのローからハイの変化のタイミング、すな
わち、水平発振出力回路３の出力のローからハイの変化
のタイミングで入力を取り込み、動作を行うものとす
る。

【００６８】図６において、図３と同様に、横軸は時間
の経過を、縦軸は電圧をそれぞれ示し、（１）は図４、
図５のａ点の波形（高圧検出信号波形）、（２）はｂ点
の波形（タイミングパルス波形）、（３）はｅ点の波形
（出力制御回路６’の出力波形）、（４）は水平発振出
力回路３の出力波形（従来例の図９のＡ点の波形に相
当）、（５）は水平ドライブ回路４内の水平ドライブト
ランジスタ４８のコレクタ波形（従来例の図９のＢ点の
波形に相当）、（６）は水平出力回路５内の水平出力ト
ランジスタ４９のコレクタ波形（従来例の図９のＣ点の
波形に相当）を示す。

【００６９】まず、図３と同様に、図４、図５のａ点に
図６（１）に示すように、比較器８’のスレッショルド
レベル以上の単発パルス（雑音）と連続の高圧検出波形
が入力されたとすると、ｂ点のタイミングパルス波形を
図６（２）に示すように水平発振出力回路３の出力波形
と同じとしているため、ｅ点の出力制御回路６’の出力
波形としては、動作タイミングにかからない単発パルス
（雑音）が除去され、連続の高圧検出波形を動作タイミ
ングで取り込んだ図６（３）に示すような波形となる。

【００７０】この出力制御回路６’の出力（すなわち、
制御信号）は、前述したように、水平発振出力回路３の
動作を制御するとともに、動作保持回路２１に入力され
るため、動作保持回路２１は、この出力波形がハイにな
った時点で比較器８’の出力状態をハイで保持するよう
動作する。ここで、出力制御回路６’の出力波形がハイ
の時、水平発振出力回路３の出力がハイ状態で停止する
よう制御されるとすると、水平発振出力回路３の出力波
形は、図６（４）に示す波形のように、ｅ点の波形がロ
ー状態の時は通常通りの出力波形が出力され、ｅ点の波
形がハイ状態になるとハイ状態で一定となる。これ以後
の動作は図３で説明したのと同様で、この出力を受ける
水平ドライブ回路４内の水平ドライブトランジスタ４８
のコレクタ波形は、図６（５）に示す波形のようにな
り、水平発振出力回路３の出力がハイ状態で停止後は、
水平ドライブトランジスタ４８がオン状態で停止するた
め、ロー状態で一定となる。この時、水平ドライブトラ
ンジスタ４８は、図８に示したようにコレクタ側に、平
滑用の抵抗４５、コンデンサ４６が接続されているた
め、オン状態で停止しても破壊はしない。

【００７１】したがって、この水平ドライブトランジス
タ４８の動作により、水平出力回路５内の水平出力トラ
ンジスタ４９のコレクタ波形は図６（６）に示す波形の
ようになり、水平ドライブトランジスタ４８がオン状態
で停止後、水平出力トランジスタ４９はオフ状態となっ
て、コレクタパルスを１回発生して停止する。この際、
水平出力トランジスタ４９のコレクタ電圧は負荷の影響
で多少振動しながら直流電源７６の＋Ｂ電圧で収束す
る。

【００７２】よって、このような構成とすることで、サ
ージ電圧等の単発パルス（雑音）入力に対する誤動作マ
ージンを確保できるとともに、水平出力トランジスタが
オフで停止するため、高圧保護動作による水平出力トラ
ンジスタの破壊も防止できる。また、動作保持回路の動
作により、高圧保護動作開始後は、高圧検出信号が無く
なっても、出力制御回路６’、比較器８’、動作保持回
路２１の電源（水平偏向電源）が供給されている間は動
作状態を保持するため、安定な高圧保護動作を保証でき
る。

【００７３】

【発明の効果】このように、本発明によれば、最近テレ
ビジョン受像機で一般的に採用されているｎｆ_H水平カ
ウントダウン回路により水平偏向周波数の２の階乗倍の
周波数を基準として合成したタイミングパルスを使用
し、これを用いた論理回路による入力雑音除去を行う
か、もしくはこれを用いた高圧保護動作のタイミング制
御を行うため、ブラウン管の管内放電によるサージ電圧
などの単発パルス（雑音）入力に対する誤動作の防止に
効果がある。

【００７４】また、水平出力トランジスタがオフで停止
するように高圧保護回路を動作させるため、高圧保護動
作による水平出力トランジスタの破壊防止にも効果があ
る。

【００７５】さらに、この動作を水平カウントダウン回
路により制御し、水平ドライブトランジスタがオフから
オン、水平出力トランジスタがオンからオフのタイミン
グで動作させると、より確実に破壊が防止できる。

【００７６】したがって、これらの組合せにより、高圧
保護動作時の誤動作の防止と、高圧保護動作による水平
出力トランジスタの破壊防止に効果が得られるため、よ
り安定な高圧保護動作を提供できる。

【００７７】また、本発明の構成は、回路規模が小さく
かつＩＣ化に適しており、タイミングパルスも水平カウ
ントダウン回路から容易に合成可能であり、また、現状
は一般的に、水平カウントダウン回路、水平発振出力回
路はＩＣ化されているため、これらと組み合わせてＩＣ
することで、信頼性の向上とともに、ほとんどコストア
ップなしで、上記の効果を実現することが可能である。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】図１の高圧保護回路の具体的な構成を示す回路
図である。

【図３】図１および図２の要部電圧の波形を示す波形図
である。

【図４】本発明の他の実施例の構成を示すブロック図で
ある。

【図５】図４の高圧保護回路の具体的な構成を示す回路
図である。

【図６】図４および図５の要部電圧の波形を示す波形図
である。

【図７】水平偏向回路の従来例の構成を示すブロック図
である。

【図８】図７の要部回路の具体的な構成を示す回路図で
ある。

【図９】図８の要部電圧および要部電流の波形を示す波
形図である。

【図１０】高圧保護回路の従来例の構成を示す回路図で
ある。

【符号の説明】

１…同期回路、２…ｎｆ_Hカウントダウン回路、３…水
平発振出力回路、４…水平ドライブ回路、５…水平出力
回路、６、６’…水平発振出力回路、７…動作タイミン
グ制御回路、８、８’…比較器、９…高圧検出回路、１
０、１０’…高圧保護回路、１１…ブラウン管、１２…
高圧検出信号入力端子、１３…入力レベル比較用基準電
圧源、１４、１６…Ｄタイプ−フリップフロップ回路、
１５、１７…ＡＮＤ回路、１８…ラッチ回路、１９…水
平発振出力制御出力端子、２０…動作タイミング制御用
クロック信号入力端子、２１…動作保持回路、２２、４
３、４６、５１、５３、５７、６９…コンデンサ、２
３、２５、２６、２７、２９、３４、４２、４４、４
５、５８、６０、６２、６３、６５、６８、７０、７
１、７４…抵抗、２４、３０、３１、３３、３５、７２
…ＰＮＰトランジスタ、２８、４８、４９、６４、６
６、７３…ＮＰＮトランジスタ（ただし、４８は水平ド
ライブトタンジスタ、４９は水平出力トランジスタ）、
３２…電流源、３６…基準電圧源、３７…タイミングパ
ルス（クロック）入力端子、３８…水平偏向電源ライ
ン、３９…水平発振回路、４０…高圧保護回路、４１…
動作可能回路、５０、５５、５６…ダイオード、５９…
ツェナーダイオード、６１…サイリスタ、４７…水平ド
ライブトランス、５２…インダクタ、５４…フライバッ
クトランス、６７…高圧検出端子、７５…水平発振出力
制御出力端子、７６…直流電源（＋Ｂ）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者大澤郁郎大阪府守口市京阪本通２丁目18番地三洋電機株式会社内

Claims

【特許請求の範囲】

【請求項１】水平偏向周波数の２の階乗倍の周波数を
基準として種々のタイミングパルスを合成して出力する
カウントダウン回路と、該カウントダウン回路からのタ
イミングパルスによって駆動信号を作成して出力する水
平発振出力回路と、該水平発振出力回路からの駆動信号
によってオン・オフ動作する水平ドライブトランジスタ
を有し、駆動信号を作成して出力する水平ドライブ回路
と、該水平ドライブ回路からの駆動信号によって、前記
水平ドライブトランジスタのオン・オフ動作と逆相でオ
ン・オフ動作する水平出力トランジスタを有し、該水平
出力トランジスタの出力電圧を昇圧してブラウン管アノ
ード端子に供給する水平出力回路と、該水平出力回路に
おいて発生される異常電圧を検出する高圧検出回路と、
高圧保護回路と、から成る水平偏向回路において、前記高圧保護回路は、前記高圧検出回路からの検出出力
を入力し、前記カウントダウン回路からの１または複数
のタイミングパルスによって、前記検出出力の雑音を除
去すると共に、前記検出出力のタイミングを制御して、
前記水平出力トランジスタの動作を停止させるタイミン
グを制御する制御信号として出力する高圧保護動作タイ
ミング制御回路と、該高圧保護動作タイミング制御回路
からの制御信号を入力し、前記水平出力トランジスタの
動作をオフで停止させるように、前記水平発振出力回路
の動作を制御する出力制御回路と、を具備することを特
徴とする水平偏向回路。
【請求項２】請求項１に記載の水平偏向回路におい
て、前記高圧保護動作タイミング制御回路は論理回路か
ら成ることを特徴とする水平偏向回路。
【請求項３】水平偏向周波数の２の階乗倍の周波数を
基準として種々のタイミングパルスを合成して出力する
カウントダウン回路と、該カウントダウン回路からのタ
イミングパルスによって駆動信号を作成して出力する水
平発振出力回路と、該水平発振出力回路からの駆動信号
によってオン・オフ動作する水平ドライブトランジスタ
を有し、駆動信号を作成して出力する水平ドライブ回路
と、該水平ドライブ回路からの駆動信号によって、前記
水平ドライブトランジスタのオン・オフ動作と逆相でオ
ン・オフ動作する水平出力トランジスタを有し、該水平
出力トランジスタの出力電圧を昇圧してブラウン管アノ
ード端子に供給する水平出力回路と、該水平出力回路に
おいて発生される異常電圧を検出する高圧検出回路と、
高圧保護回路と、から成る水平偏向回路において、前記高圧保護回路は、前記高圧検出回路からの検出出力
を入力し、該検出出力と内部基準電圧とを比較する比較
器と、該比較器からの比較出力を入力し、前記カウント
ダウン回路からのタイミングパルスのうち、前記水平発
振出力回路からの駆動信号に同期したタイミングパルス
によって、前記比較出力のタイミングを制御して、制御
信号として出力し、該制御信号により前記水平出力トラ
ンジスタの動作をオフで停止させるように前記水平発振
出力回路を制御する出力制御回路と、該出力制御回路か
らの制御信号を入力し、該出力制御回路の動作時に前記
比較器からの比較出力が保持されるように該比較器を制
御する動作保持回路と、を具備することを特徴とする水
平偏向回路。