JPH06303146A - 符号化及び復号化装置 - Google Patents

Abstract

(57)【要約】 【目的】 デジタルデータから符号語への符号化処理と
符号語からデジタルデータへの複合化処理とを同時に実
行できるようにする。 【構成】 制御回路１０は、ＲＯＭ１１から供給される
動作プログラムに従い、演算回路１２の復号化及び符号
化のための演算を制御すると共に、各データバッファ１
３、１４の符号語の入出力を制御する。演算回路１２
は、符号化処理の演算と復号化処理の演算とを交互に実
行し、２つのレジスタ１３、１４は、それぞれの演算処
理と対応して交互に動作する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルデータの圧縮
及び伸長処理を行う符号化及び復号化化装置に関する。

【０００２】

【従来の技術】ファクシミリ等のデジタルデータの伝送
においては、送信側でデジタルデータを所定の規則に従
って符号化し、得られた符号語を受信側に送出してい
る。受信側では、送られてくる符号語を符号化処理の場
合とは逆の手順で復号化し、はじめのデジタルデータを
再生するようにしている。これにより、伝送される情報
量が大幅に削減され、伝送時間の短縮化が図られてい
る。

【０００３】図３は、ファクシミリにおける画像データ
（デジタルデータ）の符号化及び復号化装置のブロック
図である。制御回路１は、ＲＯＭ２から供給される動作
プログラムに従い、演算回路３の演算処理を実行させ、
さらに演算回路３へのデジタルデータ及び符号語の入出
力を制御する。この制御回路１には、画像読み取り部及
び再生部等の内部回路が接続され、画像読み取り部から
デジタルデータが入力されると共に、画像再生部へデジ
タルデータが出力される。データバッファ４は、符号語
を一定のビット数だけ蓄積し、制御回路１から取り込ん
だ符号語をモデムを通じて伝送ラインへ送出すると共
に、伝送ラインから一定のビット単位で取り込んだ符号
語を制御回路１に供給する。

【０００４】画像読み取り部から入力されるデジタルデ
ータは、原稿を走査して読み取った走査線毎の白及び黒
の情報が０及び１のデータと対応付けられており、各走
査線の情報がそれぞれのデータの配列で表されている。
走査線上の白情報及び黒情報の連続長は、同一のデータ
が連続するビット数（ランレングス）と対応し、そのラ
ンレングスが演算回路３での演算処理によってターミネ
ーティング符号またはメイクアップ符号と証される符号
語に変換される。ターミネーティング符号は、ランレン
グスが０ビットから６３ビットまでの１ビット毎に設定
され、白データに対して最大８ビット、黒データに対し
て最大１２ビットが付されている。メイクアップ符号
は、６４ビットおきに設定され、ランレングスが６４ビ
ット以上のデータに対してターミネーティング符号が組
み合わされて付加される。このメイクアップ符号は、白
データに対して最大９ビット、黒データに対して最大１
３ビットが付される。従って、ランレングスが６４ビッ
ト未満のデータの場合、１２ビット以内の符号語に符号
化され、ランレングスが６４ビット以上でも２５ビット
以内の符号語に符号化されることとなる。

【０００５】一方、伝送ラインからデータバッファ４に
取り込まれて演算回路３に入力される符号語（ターミネ
ーティング符号及びメイクアップ符号）は、１符号語単
位で演算処理され、その符号語が表すランレングスを有
する白データあるいは黒データに復号化される。従っ
て、０または１が所定のビット数だけ続く白データ及び
黒データが連続的に得られ、これらのデータが制御回路
１から画像再生部に出力される。

【０００６】図４は、符号化処理の際のデータバッファ
４の動作を説明する図で、図５は、復号化処理の際のデ
ータバッファ４の動作を説明する図である。データバッ
ファ４については、最も長い符号語の記憶が可能なビッ
ト数（例えば１３ビット）に構成されるが、ここでは、
簡略化のために符号語を最大８ビットと仮定した８ビッ
ト構成で説明する。

【０００７】第１に、演算回路３の符号化処理によって
得られる４ビット、６ビット及び３ビットの符号語を順
次送出する場合を説明する。ステップ１で、データバッ
ファ４の全ビットが空いている状態のときに４ビットｄ
１〜ｄ４の符号語が制御回路１から出力されると、デー
タバッファ４の第１ビットから第４ビットへ取り込まれ
る。ステップ２で、６ビットｄ５〜ｄ１０の符号語が出
力されると、一旦データバッファ４の第５ビットから第
８ビットへ４ビットｄ５〜ｄ８が取り込まれ、データバ
ッファ４内の８ビットｄ１〜ｄ８が伝送ラインに送出さ
れて全ビットが空いた状態となった後に、残りの２ビッ
トｄ９、ｄ１０がデータバッファ４の第１ビット及び第
２ビットへ取り込まれる。ここで、データバッファ４
は、全ビットに符号を取り込むと、その符号を８ビット
単位で伝送ラインに送出するように構成されており、ス
テップ２で４ビットｄ５〜ｄ８の取り込みを完了して全
ビットが満たされると、８ビットｄ１〜ｄ８の符号を送
出して全ビットを空いた状態にする。従って、取り込み
きれなかった２ビットｄ９、ｄ１０を第１ビット及び第
２ビットへ取り込むことができる。そして、ステップ３
で３ビットｄ１１〜ｄ１３の符号語が出力されると、デ
ータバッファ４が３ビット以上空いていることから、第
３ビットから第５ビットへ取り込まれる。以上のよう
に、入力される符号語のビット数がデータバッファ４の
空きビットの数より小さければ、符号語はそのまま空き
ビットへ取り込まれ、符号語のビット数の方が大きいけ
れば、まず空きビット分だけが取り込まれ、データバッ
ファ４の符号語が送出されて全ビットが空いた状態とな
った後に、残された符号語がデータバッファ４の第１ビ
ットから順に取り込まれる。

【０００８】第２に、伝送ラインから送られてくる符号
を８ビット単位で取り込み、４ビット、６ビット及び３
ビットの符号語を順次取り出す場合を説明する。始め
に、データバッファ４に８ビットＤ１〜Ｄ８の符号語が
取り込まれ、ステップ１では、その内の４ビットＤ１〜
Ｄ４が第１の符号語として取り出されて制御回路１に供
給される。ところで、各符号語のビット数については、
演算回路３での演算処理の際に判定され、この判定に基
づいてデータバッファ４からの符号語の取り出しが実行
される。ステップ２では、データバッファ４に残された
４ビットＤ５〜Ｄ８がまず取り出され、データバッファ
４の全ビットが空いた状態となる。データバッファ４に
ついては、全てのビットの符号が取り出された後に、新
たに符号を取り込むように構成され、残された４ビット
Ｄ５〜Ｄ８が取り出されると、次の８ビットＤ９〜Ｄ１
６の符号が、新たに伝送ラインよりデータバッファ４に
取り込まれる。そこで、新たに取り込まれた８ビットＤ
９〜Ｄ１６の符号の内の２ビットＤ９、Ｄ１０が取り出
され、先に取り出された４ビットＤ５〜Ｄ８と合わせた
６ビットＤ５〜Ｄ１０が第２の符号語として制御回路１
に供給される。そして、ステップ３でデータバッファ４
に残された６ビットの符号の内、３ビットＤ１１〜Ｄ１
３が第３の符号語として取り出される。以上のように、
取り出す符号語のビット数がデータバッファ４に残され
た符号のビット数より小さければ、データバッファ４内
の符号がそのまま取り出され、取り出す符号語のビット
数が大きければ、まずデータバッファ４に残された符号
を取り出し、その後に、新たに取り込んだ符号の一部を
合わせて符号語を得るようにしている。

【０００９】

【発明が解決しようとする課題】以上の符号化及び復号
化装置では、各ステップ終了後でもデータバッファ４に
符号語が残されている場合があり、少なくとも走査線単
位で連続動作させることが必要となる。その場合、同一
装置において符号化と復号化との同時処理ができず、例
えばファクシミリにおいて、画像情報の受信中に送信原
稿を読み取らせるといった動作は不可能となる。

【００１０】そこで本発明は、符号化及び復号化の同時
処理を可能とする符号化及び復号化装置の提供を目的と
する。

【００１１】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、連続するデジタルデータを符号化処理してデータ内
容に対応するビット数の符号語を得ると共に、符号語を
一単位毎に順次復号化処理して連続するデジタルデータ
を得る演算回路と、符号化された符号語を上記演算回路
から順次取り込み、一定のビット数毎に出力する第１の
バッファと、外部回路から連続して入力される符号を順
次取り込んで一定のビット数だけ蓄積し、１符号語単位
で上記演算回路に供給する第２のバッファと、上記演算
回路の演算処理動作に合わせ、上記符号語のビット数を
判定して上記第１及び第２のバッファの符号語の入出力
を制御する制御回路と、を備えたことにある。

【００１２】

【作用】本発明によれば、符号化処理用の第１のバッフ
ァと復号化処理用の第２のバッファとを設けたことによ
り、一方のバッファに符号語を残した状態でも他方のバ
ッファに取り込まれる符号語について演算回路が符号化
及び復号化処理を実行することができる。従って、同一
の装置を用いながら符号化及び復号化の同時処理が可能
となる。

【００１３】

【実施例】図１は、本発明の符号化及び復号化装置のブ
ロック図である。制御回路１０は、ＲＯＭ１１に記憶さ
れた動作プログラムを受け、その指示に従って演算回路
１２の演算処理を実行させると共に、符号語及び画像デ
ータ（デジタルデータ）の入出力を制御する。演算回路
１２は、図３に示される演算回路３と同様に、デジタル
データからターミネーティング符号とメイクアップ符号
とを得る符号化及び、それらの符号語からデジタルデー
タを得る復号化のための演算処理を行う。制御回路１０
には、符号化用のデータバッファ１３と復号化用のデー
タバッファ１４とが並列に接続されており、符号化処理
の際に制御回路１０からデータバッファ１３に符号語を
取り込み、復号化の際に伝送ラインからデータバッファ
１４に符号語を取り込むように構成される。また、符号
語のビット数を示すデータを記憶するレジスタ１５、１
６が、各データバッファ１３、１４に対応するようにし
て制御回路１０に接続され、これらのレジスタ１５、１
６に記憶されるデータに従い、データバッファ１３から
伝送ラインへの符号語の送出及びデータバッファ１４か
ら制御回路１０への符号語の取り込みが制御される。

【００１４】この符号化及び復号化装置において、符号
化あるいは復号化の一方の処理のみを行うときには、符
号化処理用のデータバッファ１３あるいは復号化処理用
のデータバッファ１４の一方だけが動作する。即ち、符
号化処理の際には、符号化処理用のデータバッファ１３
が図４に示すステップと同一動作を成し、復号化処理の
際には、復号化処理用のデータバッファ１４が図５に示
すステップと同一動作を成す。従って、符号化及び復号
化のそれぞれの処理で、制御回路１０及び演算回路１２
は、従来の演算回路１と同様の演算を繰り返すことにな
る。

【００１５】図２は、符号化処理と復号化処理とを同時
に行う際の各データバッファ１３、１４の動作を説明す
る図である。ここでは、伝送ラインから送られてくる符
号語を取り込んで４ビット及び６ビットの符号語を順次
取り出すと同時に、符号化処理により得られる３ビット
及び７ビットの符号語を伝送ラインに送出する場合を説
明する。なお、各データバッファ１３、１４は、８ビッ
ト構成とする。

【００１６】始めに、伝送ラインからデータバッファ１
４に８ビットＤ１〜Ｄ８の符号が取り込まれ、ステップ
１で、その内の４ビットＤ１〜Ｄ４が第１の符号語とし
て取り出されて制御回路１０に供給される。このとき制
御回路１０は、データバッファ１４に取り込まれた８ビ
ットＤ１〜Ｄ８の内の何ビットが第１の符号語を構成す
るかを判定し、そのビット数をレジこタ１６に与える。
これによりデータバッファ１４は、そのビット数（ステ
ップ１では４ビット）の符号語を制御回路１０に与えた
時点で出力を停止する。ステップ２で、演算回路１２で
の演算処理により３ビットｄ１〜ｄ３の符号語を得る
と、その符号語がデータバッファ１３の第１ビットから
第３ビットへ取り込まれる。ここでレジスタ１５には、
演算回路１２の演算処理で得られた符号語のビット数を
示すデータが制御回路１０から入力され、データバッフ
ァ１３の何処のビットに符号語を取り込めば良いかが指
示される。ステップ３で、データバッファ１４に残され
た４ビットＤ５〜Ｄ８が取り出されてデータバッファ１
４の全ビットが空いた状態となると、制御回路１０から
送信側に、符号の送信を許可するイネーブル信号が送ら
れ、次の８ビットＤ９〜Ｄ１６の符号が新たに伝送ライ
ンよりデータバッファ１４に取り込まれる。そして、新
たにデータバッファ１３に取り込まれた８ビットＤ９〜
Ｄ１６の符号から２ビットＤ９、Ｄ１０が取り出され、
先に取り出された４ビットＤ５〜Ｄ８と合わせた６ビッ
トＤ５〜Ｄ１０が第２の符号語として制御回路１０に供
給される。ステップ４で、演算回路１２から７ビットｄ
４〜ｄ１０の符号語が出力されると、まず空いた状態に
あるデータバッファ１３の第４ビットから第８ビットへ
５ビットｄ４〜ｄ８が取り込まれる。この５ビットｄ４
〜ｄ８を取り込んでデータバッファ１３の全ビットが満
たされると、データバッファ１３は、取り込んだ符号を
伝送ラインに送出して全ビットを空いた状態とする。そ
して、残された２ビットｄ９、ｄ１０がデータバッファ
１３の第１ビット及び第２ビットに取り込まれる。この
２ビットｄ９、ｄ１０は、後のステップでデータバッフ
ァ１３の残りの第３ビットから第８ビットが満たされた
とき、その符号と共に伝送ラインへ送出されることにな
る。

【００１７】以上のように、各ステップ毎に符号化処理
と復号化処理とが交互に実行されることになり、符号化
処理では、データバッファ１３の空きビットに制御回路
１０から出力される符号語が順次取り込まれ、複合化処
理では、伝送ラインからデータバッファ１４に取り込ま
れた符号が１符号単位で順次取り出されて制御回路１０
に入力される。これらの処理において、データバッファ
１３への符号語の取り込み位置及びデータバッファ１４
からの符号語の取り出し位置を示すデータは、各データ
バッファ１３、１４に対応して設けられるレジスタ１
５、１６にそれぞれ記憶される。このため、次のステッ
プで異なる処理が成されたとしても、２ステップの後に
は、各レジスタ１５、１６のデータに従ってデータバッ
ファ１３への符号語の取り込み及びデータバッファ１４
からの符号語の取り出しを正確に実行できる。

【００１８】

【発明の効果】本発明によれば、符号化処理用のデータ
バッファと復号化処理用のデータバッファとを別に設け
たことにより、符号化処理と復号化処理とが各ステップ
で交互に実行される。このため、単一の演算回路を用い
ながら、デジタルデータから符号語への符号化と符号語
からデジタルデータへの復号化とを同時に処理すること
ができるようになる。

【図面の簡単な説明】

【図１】本発明の符号化及び復号化装置の構成を示すブ
ロック図である。

【図２】符号化及び復号化同時処理の際のデータバッフ
ァの動作を説明する図である。

【図３】従来の符号化及び復号化装置の構成を示すブロ
ック図である。

【図４】符号化処理の際のデータバッファの動作を説明
する図である。

【図５】復号化処理の際のデータバッファの動作を説明
する図である。

【符号の説明】

１、１０ 制御回路 ２、１１ ＲＯＭ ３、１２ 演算回路 ４、１３、１４ データバッファ １５、１６ レジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 連続するデジタルデータを符号化処理し
   てデータ内容に対応するビット数の符号語を得ると共
   に、符号語を一単位毎に順次復号化処理して連続するデ
   ジタルデータを得る演算回路と、符号化された符号語を
   上記演算回路から順次取り込み、一定のビット数毎に出
   力する第１のバッファと、外部回路から連続して入力さ
   れる符号を順次取り込んで一定のビット数だけ蓄積し、
   １符号語単位で上記演算回路に供給する第２のバッファ
   と、上記演算回路の演算処理動作に合わせ、上記符号語
   のビット数を判定して上記第１及び第２のバッファの符
   号語の入出力を制御する制御回路と、を備えたことを特
   徴とする符号化及び復号化装置。
2. 【請求項２】 デジタルデータから符号語への符号化と
   符号語からデジタルデータへの復号化を１ステップずつ
   交互に実行することを特徴とする請求項１記載の符号化
   及び復号化装置。