JPH06298290A - Chip tray and chip package using the same - Google Patents

Chip tray and chip package using the same

Info

Publication number
JPH06298290A
JPH06298290A JP5090190A JP9019093A JPH06298290A JP H06298290 A JPH06298290 A JP H06298290A JP 5090190 A JP5090190 A JP 5090190A JP 9019093 A JP9019093 A JP 9019093A JP H06298290 A JPH06298290 A JP H06298290A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
recess
tray
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5090190A
Other languages
Japanese (ja)
Inventor
Akihisa Hayashida
明久 林田
Nobuo Iijima
宣夫 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP5090190A priority Critical patent/JPH06298290A/en
Publication of JPH06298290A publication Critical patent/JPH06298290A/en
Pending legal-status Critical Current

Links

Landscapes

  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

PURPOSE:To provide a chip tray which is suitable for carrying and storing an LSI chip in a state of a chip so as to stably hold the LSD chip as the chip and a chip package using the chip tray. CONSTITUTION:A chip tray comprises a supporting face 4 with a recess 2 placed in a V-shape. When a semiconductor chip 3 is housed in the recess 2, the supporting face 4 is inclined to a circuit forming face 3b of the semiconductor chip 3, so that the semiconductor chip 3 is supported on an edge 3a of the semiconductor chip 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はチップトレイ及びそれを
用いたチップパッケージに係り、特にLSIチップをチ
ップのまま安定して保持できるチップトレイ及びそれを
用いたチップパッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip tray and a chip package using the same, and more particularly to a chip tray capable of stably holding an LSI chip as a chip and a chip package using the same.

【0002】近年、LSIの多様化に伴い、LSIをチ
ップの状態で供給することがユーザ等より要求されてい
る。
In recent years, with the diversification of LSIs, it has been required by users to supply the LSIs in the form of chips.

【0003】LSIチップは回路形成面に少しでも傷が
付くと、回路が破壊され、要求された機能を満たさなく
なる恐れがある。このため、チップを搬送する際に回路
形成面を十分に保護する必要がある。
If the surface of an LSI chip on which a circuit is formed is slightly damaged, the circuit may be destroyed and the required functions may not be fulfilled. Therefore, it is necessary to sufficiently protect the circuit formation surface when the chip is transported.

【0004】[0004]

【従来の技術】図12に従来の一例の構成図を示す。従
来のチップトレイ111はダイサーから次の組立工程へ
半導体チップ112を搬送する際に使用されており、チ
ップトレイ111にはチップ112を収納する凹部11
3が複数配列されていた。
2. Description of the Related Art FIG. 12 shows a block diagram of a conventional example. The conventional chip tray 111 is used when the semiconductor chip 112 is transferred from the dicer to the next assembly process, and the chip tray 111 has a recess 11 for accommodating the chip 112.
Multiple 3 were arranged.

【0005】凹部113はチップ112を吸着装置でチ
ップ112を吸着する際の貫通孔115が形成された底
面114で保持する構成とされていた。チップ112の
回路形成面112aが底面114と接触し、傷付くこと
は望ましくないため、チップ112は回路形成面112
aが上方を向くように凹部113内に収納されていた。
The recess 113 has a structure in which the chip 112 is held by the bottom surface 114 in which the through hole 115 is formed when the chip 112 is sucked by the suction device. Since it is not desirable that the circuit forming surface 112a of the chip 112 comes into contact with the bottom surface 114 and is damaged, the chip 112 is not formed on the circuit forming surface 112a.
It was housed in the recess 113 so that a was facing upward.

【0006】[0006]

【発明が解決しようとする課題】しかるに、従来のチッ
プトレイは凹部の底面で半導体チップの底面を支持する
構成で、半導体チップの回路形成面に傷を付けないよう
にするために半導体チップの回路形成面を外方に向けて
搭載していた。このため、半導体チップの運搬時に半導
体チップの回路形成面に塵埃等の異物が付着しやすい。
However, the conventional chip tray has a structure in which the bottom surface of the semiconductor chip is supported by the bottom surface of the recess, and the circuit of the semiconductor chip is protected so as not to scratch the circuit forming surface of the semiconductor chip. It was mounted with the forming surface facing outward. Therefore, foreign matter such as dust is likely to adhere to the circuit forming surface of the semiconductor chip during transportation of the semiconductor chip.

【0007】また、従来のチップトレイはICチップの
まま長距離運搬したり、長時間保存するようには作られ
ておらず、ICをチップのままでの出荷には不向きであ
る等の問題点があった。
Further, the conventional chip tray is not designed to carry an IC chip for a long distance or store it for a long time, and is not suitable for shipping the IC as a chip. was there.

【0008】本発明は上記の点に鑑みてなされたもの
で、LSIチップをチップ状態で運搬、保存するのに適
したチップトレイ及びそれを用いたチップパッケージを
提供することを目的とする。
The present invention has been made in view of the above points, and an object of the present invention is to provide a chip tray suitable for carrying and storing LSI chips in a chip state, and a chip package using the chip tray.

【0009】[0009]

【課題を解決するための手段】本発明は半導体チップを
収納する凹部を有するチップトレイにおいて、前記半導
体チップを支持する支持面を半導体チップの周縁エッジ
部のみを支持する形状としてなる。
According to the present invention, in a chip tray having a recess for accommodating a semiconductor chip, a supporting surface for supporting the semiconductor chip has a shape for supporting only a peripheral edge portion of the semiconductor chip.

【0010】[0010]

【作用】凹部に形成された支持面は半導体チップを半導
体チップの周縁エッジ部のみで支持する形状であるた
め、半導体チップの回路形成面を凹部に対向させて収納
しても、半導体チップの回路形成面が、凹部底面等に接
触してしまうことがない。
Since the supporting surface formed in the recess has a shape to support the semiconductor chip only at the peripheral edge portion of the semiconductor chip, even if the circuit forming surface of the semiconductor chip is housed with the circuit forming surface facing the recess, The formation surface does not come into contact with the bottom surface of the recess or the like.

【0011】したがって、半導体チップの回路形成面を
外方に露出させることなく収納できるため、半導体チッ
プの回路形成面に傷が付きにくくすることができると共
に塵埃等の異物を付着しにくくできる。
Therefore, since the circuit forming surface of the semiconductor chip can be stored without being exposed to the outside, it is possible to prevent the circuit forming surface of the semiconductor chip from being easily scratched and to prevent foreign matter such as dust from adhering to the circuit.

【0012】[0012]

【実施例】図1に本発明の第1実施例の斜視図を示す。
同図中、1はチップトレイを示す。チップトレイ1は、
例えばフッ素系の樹脂等より形成されている。
1 shows a perspective view of a first embodiment of the present invention.
In the figure, 1 indicates a chip tray. Chip tray 1
For example, it is formed of fluorine resin or the like.

【0013】チップトレイ1の表面には複数の凹部2が
形成されており、この複数の凹部2の夫々に半導体チッ
プ3が収容される。凹部2はその平面形状が長方形をな
し、その内面としてV字状に成形された支持面4を有す
る。
A plurality of recesses 2 are formed on the surface of the chip tray 1, and a semiconductor chip 3 is housed in each of the recesses 2. The recess 2 has a rectangular plan shape, and has a V-shaped support surface 4 as an inner surface thereof.

【0014】支持面4は凹部2の中央底部5から、左右
周縁部6,7に向って(矢印A方向)平面的に形成さ
れ、V字状の傾斜面を構成している。
The support surface 4 is planarly formed from the central bottom portion 5 of the recess 2 toward the left and right peripheral portions 6 and 7 (direction of arrow A) to form a V-shaped inclined surface.

【0015】半導体チップ3は支持面4に対向するよう
に回路形成面3bを下方に向けて凹部2に収納される。
このとき、支持面4はV字状に傾斜しているため、半導
体チップ3は回路形成面3bが支持面4に接触すること
はなく、回路形成面3b側のエッジ部3aが支持面4に
接触し、支持される。
The semiconductor chip 3 is housed in the recess 2 so that the circuit forming surface 3b faces downward so as to face the supporting surface 4.
At this time, since the supporting surface 4 is inclined in a V-shape, the circuit forming surface 3b of the semiconductor chip 3 does not contact the supporting surface 4, and the edge portion 3a on the circuit forming surface 3b side does not contact the supporting surface 4. Contacted and supported.

【0016】また、凹部2の支持面4の傾斜角度θ1
θ2 及び中央底部5の深さd0 は半導体チップ3を凹部
2に収容した際に半導体チップ3の非回路形成面3cが
チップトレイ1の表面1aより突出しないように設定さ
れる。
Further, the inclination angle θ 1 of the supporting surface 4 of the recess 2 is
θ 2 and the depth d 0 of the central bottom portion 5 are set so that the non-circuit forming surface 3c of the semiconductor chip 3 does not protrude from the surface 1a of the chip tray 1 when the semiconductor chip 3 is housed in the recess 2.

【0017】以上のように、半導体チップ3を収容する
凹部2にV字状の支持面4を形成することにより、半導
体チップ3をその回路形成面3bが凹部2の支持面4に
略対向するように収容しても、半導体チップ3は凹部2
にエッジ部3aで支持され、半導体チップ3の回路形成
面3bは非接触状態とすることができるため、半導体チ
ップ3をその回路形成面3bを傷付けることなく、か
つ、外部に露出させることなく、チップトレイ1に収容
できる。
As described above, by forming the V-shaped support surface 4 in the recess 2 for housing the semiconductor chip 3, the circuit forming surface 3b of the semiconductor chip 3 is substantially opposed to the support surface 4 of the recess 2. Even if it is housed in
Since the circuit forming surface 3b of the semiconductor chip 3 can be brought into a non-contact state by being supported by the edge portion 3a, the semiconductor chip 3 is not damaged and the circuit forming surface 3b is not exposed to the outside. It can be stored in the chip tray 1.

【0018】このため、半導体チップ3を搬送する場合
に、回路形成面3bに傷が付いたり、塵埃が付着したり
することなく、半導体チップ3の品質を向上させること
ができると共に歩留りの向上を計れる。
Therefore, when the semiconductor chips 3 are transported, the quality of the semiconductor chips 3 can be improved and the yield can be improved without damaging the circuit forming surface 3b or adhering dust. Can be measured.

【0019】また、本実施例では凹部2の大きさは半導
体チップ4に応じた大きさに設定しているが、図2に示
すように半導体チップ4より小さい半導体チップ8を凹
部2に収容しても半導体チップ4と同様にそのエッジ部
8aが凹部2の支持面4に当接し、半導体チップ4と同
様な効果が得られる。このように、本実施例のチップト
レイ1は半導体チップ4より小さければ大きさの異なる
半導体チップに対して半導体チップ4と同様な効果が得
られ、共用することができる。
In the present embodiment, the size of the recess 2 is set according to the size of the semiconductor chip 4. However, as shown in FIG. 2, the semiconductor chip 8 smaller than the semiconductor chip 4 is accommodated in the recess 2. However, similarly to the semiconductor chip 4, the edge portion 8a thereof abuts the supporting surface 4 of the recess 2 and the same effect as that of the semiconductor chip 4 can be obtained. As described above, if the chip tray 1 of this embodiment is smaller than the semiconductor chip 4, the same effect as that of the semiconductor chip 4 can be obtained for the semiconductor chips of different sizes and can be shared.

【0020】なお、本実施例では支持面4の形状をV字
状としたがこれに限ることはない。図3に本発明の第1
実施例の凹部の第1変形例の構成図を示す。
Although the support surface 4 is V-shaped in this embodiment, it is not limited to this. FIG. 3 shows the first of the present invention.
The block diagram of the 1st modification of the recessed part of an Example is shown.

【0021】図3は凹部11の支持面12を円柱面で形
成してなる。支持面12を円柱面とすることにより、第
1実施例と同様に半導体チップ3の回路形成面3b側の
エッジ部3aで、半導体チップ3を支持できる。
In FIG. 3, the support surface 12 of the recess 11 is formed by a cylindrical surface. By forming the support surface 12 into a cylindrical surface, the semiconductor chip 3 can be supported by the edge portion 3a of the semiconductor chip 3 on the circuit formation surface 3b side as in the first embodiment.

【0022】このとき、円柱面状の支持面12の曲率は
半導体チップ3の一辺Lの10倍程度の半径R≒10L
に設定される。例えば半導体チップ3の一辺を10〔m
m〕とすると支持面12の曲率Rは100〔mm〕とすれ
ばよい。
At this time, the curvature of the cylindrical support surface 12 is about 10 times the radius L of the semiconductor chip 3 and has a radius R≈10L.
Is set to. For example, one side of the semiconductor chip 3 is 10 [m
m], the curvature R of the support surface 12 may be 100 [mm].

【0023】本変形例のような構成としても第1実施例
同様半導体チップ3より小さければ大きさの異なる半導
体チップ8に対しても半導体チップ3と同様な効果が得
られる。
Even if the structure of this modification is the same as that of the first embodiment, if it is smaller than the semiconductor chip 3, the same effect as the semiconductor chip 3 can be obtained for the semiconductor chips 8 having different sizes.

【0024】図4に本発明の第1実施例の凹部の第2変
形例の構成図を示す。本変形例の凹部21はその断面形
状が台形をなし、支持面22は底面23の左右の台形の
傾斜した辺に対応して形成される。半導体チップ3はそ
のエッジ部3aが、支持面22により支持され、チップ
トレイ1の凹部21内に保持される。以上の構成により
第1実施例と同様な効果が得られると共に、支持面22
を急角度で形成できることから凹部22の開口面積を小
さくでき、凹部22を高密度に配設できるため半導体チ
ップ3のより高密度の収納が可能となる。
FIG. 4 shows a configuration diagram of a second modification of the recess of the first embodiment of the present invention. The recess 21 of the present modification has a trapezoidal sectional shape, and the support surface 22 is formed corresponding to the inclined sides of the left and right trapezoids of the bottom surface 23. The edge portion 3 a of the semiconductor chip 3 is supported by the support surface 22 and held in the recess 21 of the chip tray 1. With the above structure, the same effects as those of the first embodiment can be obtained, and the supporting surface 22
Since the recesses 22 can be formed at a steep angle, the opening area of the recesses 22 can be reduced, and the recesses 22 can be arranged at a high density, so that the semiconductor chips 3 can be stored at a higher density.

【0025】なお、本実施例では底面23の幅W0 より
大きく、半導体チップ4より小さい半導体チップであれ
ば、異なる大きさの半導体チップでも、半導体チップ3
と同様な効果が得られる。
In this embodiment, as long as the semiconductor chip is larger than the width W 0 of the bottom surface 23 and smaller than the semiconductor chip 4, even semiconductor chips of different sizes can be used.
The same effect as can be obtained.

【0026】図5に本発明の第2実施例の構成図を示
す。同図中、図1と同一構成部分には同一符号を付し、
その説明は省略する。
FIG. 5 shows a block diagram of the second embodiment of the present invention. In the figure, the same components as those in FIG.
The description is omitted.

【0027】本実施例は半導体チップ3をチップのまま
出荷する場合のパッケージング方法について説明しよう
とするもので、特に量産型のチップをチップの状態で出
荷しようとする場合に好適であり、半導体チップ3が収
容されたチップトレイ1を上面及び下面からフィルムパ
ッケージ41,42で挟持し、接着させ、チップトレイ
1をフィルムパッケージ41,42内に密封してなる。
This embodiment is intended to describe a packaging method when the semiconductor chip 3 is shipped as a chip, and is particularly suitable for mass-production type chips to be shipped as a chip. The chip tray 1 in which the chips 3 are housed is sandwiched between the film packages 41 and 42 from the upper and lower surfaces and adhered, and the chip tray 1 is hermetically sealed in the film packages 41 and 42.

【0028】フィルムパッケージ41,42は帯電防止
処理が施されたポリプロピレン等よりなる薄い膜状の樹
脂よりなり、チップトレイ1の上下に配設され、半導体
チップ3が収容される凹部2内を真空又は微量のチッ素
(N2 )等の不活性ガスを注入し、大気圧以下の負圧に
しつつ、その周縁部43が接着され、チップトレイ1を
密封する。
The film packages 41, 42 are made of a thin film resin such as polypropylene which has been subjected to antistatic treatment, are arranged above and below the chip tray 1, and a vacuum is formed in the recess 2 in which the semiconductor chip 3 is accommodated. Alternatively, a small amount of an inert gas such as nitrogen (N 2 ) is injected, and the peripheral edge portion 43 is bonded while keeping the negative pressure below atmospheric pressure, and the chip tray 1 is sealed.

【0029】このとき、チップトレイ1の凹部2内は真
空又は負圧とされるため、フィルムパッケージ41は凹
部2内部(矢印A方向)に吸引される。このため、フィ
ルムパッケージ41により半導体チップ3の非回路形成
面3cが矢印A方向に押圧され、半導体チップ3は凹部
2内に安定して保持されることになる。したがって、運
搬時などに半導体チップ3がおどってしまい、半導体チ
ップ3に傷付けてしまうことがなくなる。
At this time, since the inside of the concave portion 2 of the chip tray 1 is set to a vacuum or a negative pressure, the film package 41 is sucked inside the concave portion 2 (in the direction of arrow A). Therefore, the non-circuit forming surface 3c of the semiconductor chip 3 is pressed in the direction of arrow A by the film package 41, and the semiconductor chip 3 is stably held in the recess 2. Therefore, the semiconductor chip 3 will not be damaged during transportation and the semiconductor chip 3 will not be damaged.

【0030】また、フィルムパッケージ41又は42に
収納された半導体チップ4の品番等各種キャラクタ文字
を印字しておくことにより商品管理が容易に行なえる。
Further, by printing various character characters such as the product number of the semiconductor chip 4 housed in the film package 41 or 42, product management can be easily performed.

【0031】なお、印字は文字43に限ることはなくバ
ーコード等でも良い。
The printing is not limited to the characters 43, but may be a bar code or the like.

【0032】図6に本発明の第3実施例の構成図を示
す。同図中、51はチップカバーを示す。チップカバー
51は第1,第2実施例におけるチップトレイ1に相当
するもので、チップトレイ1と同様にフッ素系樹脂によ
り形成されている。本実施例は1つのチップカバー51
に1つの半導体チップ3を収容し、包装し、半導体チッ
プ3を1つ1つ個別に管理し、必要なときに、必要な量
だけ使用できる構成としたものである。
FIG. 6 shows a block diagram of the third embodiment of the present invention. In the figure, 51 indicates a chip cover. The chip cover 51 corresponds to the chip tray 1 in the first and second embodiments, and is made of a fluororesin like the chip tray 1. In this embodiment, one chip cover 51 is used.
One semiconductor chip 3 is housed and packaged, each semiconductor chip 3 is individually managed, and a necessary amount can be used when necessary.

【0033】チップカバー51は図5(B)に示すよう
に半導体チップ3を収容する凹部52を有し、凹部52
には支持する支持面53が形成されている。支持面53
は第1実施例の凹部の第2変形例と同様に円柱面状に形
成されており、その支持面53は例えば半導体チップ2
の一辺の長さをLとすると、その10倍の曲率半径R≒
10Lに設定されている。
The chip cover 51 has a recess 52 for accommodating the semiconductor chip 3 as shown in FIG.
A support surface 53 for supporting is formed. Support surface 53
Is formed in a cylindrical shape like the second modified example of the concave portion of the first embodiment, and the supporting surface 53 thereof is, for example, the semiconductor chip 2
If the length of one side is L, the radius of curvature R is 10 times that
It is set to 10L.

【0034】半導体チップ3はチップカバー51にその
回路形成面3bがチップカバー51の凹部52に対向す
るように収容される。このとき、凹部52の支持面53
は円柱面状に形成されているため、半導体チップ3は回
路形成面3b側のエッジ部3aで凹部52の支持面53
に支持される。
The semiconductor chip 3 is housed in the chip cover 51 such that the circuit forming surface 3b faces the recess 52 of the chip cover 51. At this time, the support surface 53 of the recess 52
Is formed into a cylindrical surface, the semiconductor chip 3 has a support surface 53 of the recess 52 at the edge portion 3a on the circuit formation surface 3b side.
Supported by.

【0035】したがって、半導体チップ3の回路形成面
3bが凹部と接触することなくチップカバー51に保持
できる。また、このとき、凹部52の深さdは半導体チ
ップ3の非回路形成面3cがチップカバー51上端より
突出しないように設定される。
Therefore, the circuit forming surface 3b of the semiconductor chip 3 can be held by the chip cover 51 without coming into contact with the recess. At this time, the depth d of the recess 52 is set so that the non-circuit forming surface 3c of the semiconductor chip 3 does not protrude from the upper end of the chip cover 51.

【0036】半導体チップ3が凹部52に収容されたチ
ップカバー51はフィルムパッケージ54,55により
密封される。フィルムパッケージ54,55はポリプロ
ピレン等を薄膜状に形成し、帯状防止処理を施してな
り、チップカバー51の上下に配置され、凹部52を真
空又はチッ素(N2 )等の不活性ガスが注入された負圧
状態としつつ、その周縁部56,57を互いに接着する
ことによりチップカバー51を密封する。
The chip cover 51 in which the semiconductor chip 3 is housed in the recess 52 is sealed by the film packages 54 and 55. The film packages 54 and 55 are made of polypropylene or the like in a thin film shape and subjected to band-preventing treatment, and are arranged above and below the chip cover 51, and the recess 52 is filled with vacuum or an inert gas such as nitrogen (N 2 ). The chip cover 51 is hermetically sealed by adhering the peripheral portions 56 and 57 to each other while maintaining the negative pressure state.

【0037】以上の構成により第2実施例と同様な効果
が得られる。また、本実施例では半導体チップ3を1つ
1つ別個に包装するため、必要な数だけのパッケージを
開封して用いることができる。
With the above structure, the same effect as the second embodiment can be obtained. Further, in the present embodiment, since the semiconductor chips 3 are individually packaged, the required number of packages can be opened and used.

【0038】また、フィルムパッケージ56に文字58
等を印字し、収納された半導体チップの品番等を印字し
ておくことにより商品管理が容易に行なえる。
The characters 58 are added to the film package 56.
Etc., and the product number of the semiconductor chip stored is printed, so that product management can be easily performed.

【0039】また、このとき、各チップ毎の特性を合わ
せて印字しておけば、条件に合った特性のチップを選択
して使用できる。
At this time, if the characteristics of each chip are also printed together, the chips having the characteristics that meet the conditions can be selected and used.

【0040】図7に本発明の第3実施例のチップカバー
の変形例を示す。図7(A)はチップカバー61の凹部
62にV字状の支持面63を形成したもので、支持面6
1は半導体チップ3の回路形成面3bに対して角度をも
つため半導体チップ3の回路形成面3b側のエッジ部3
aと当接し、半導体チップ3を支持する。
FIG. 7 shows a modification of the chip cover of the third embodiment of the present invention. FIG. 7A shows a V-shaped support surface 63 formed in the recess 62 of the chip cover 61.
Since 1 has an angle with the circuit forming surface 3b of the semiconductor chip 3, the edge portion 3 on the circuit forming surface 3b side of the semiconductor chip 3 is formed.
It abuts a and supports the semiconductor chip 3.

【0041】図7(B)はチップカバー71の凹部72
を底面73及びその左右に配置された支持面74で構成
したもので、支持面74は底面73に対して90°以上
の角度をもって形成される。また、底面73の幅W1
半導体チップ3の一辺の長さlより小さく設定されてい
る。
FIG. 7B shows the recess 72 of the chip cover 71.
Is composed of a bottom surface 73 and supporting surfaces 74 arranged on the left and right sides thereof, and the supporting surface 74 is formed at an angle of 90 ° or more with respect to the bottom surface 73. The width W 1 of the bottom surface 73 is set smaller than the length l of one side of the semiconductor chip 3.

【0042】このため、半導体チップ3は支持面74に
支持される。このとき、支持面74は回路形成面3bに
対して角度をもつため、支持面74には回路形成面3b
側のエッジ部3aが当接し、半導体チップ3を支持す
る。
Therefore, the semiconductor chip 3 is supported by the support surface 74. At this time, since the support surface 74 has an angle with respect to the circuit formation surface 3b, the support surface 74 has a circuit formation surface 3b.
The edge portion 3a on the side abuts and supports the semiconductor chip 3.

【0043】チップカバーは以上の図7に示す構成によ
っても、第3実施例と同様な効果を得ることができる。
また第1実施例と同様に凹部72で大きさの異なる半導
体チップに対して同様な効果が得られる。ただし、本変
形例は底面73を有するため半導体チップの大きさは底
面73の幅W1 より大きいものに限る。
The chip cover having the above-mentioned structure shown in FIG. 7 can also obtain the same effect as that of the third embodiment.
Further, similar to the first embodiment, the same effect can be obtained for semiconductor chips having different sizes in the recess 72. However, since this modification has the bottom surface 73, the size of the semiconductor chip is limited to be larger than the width W 1 of the bottom surface 73.

【0044】図8に本発明の第4実施例の構成図を示
す。同図中、図6と同一構成部分には同一符号を付し、
その説明は省略する。
FIG. 8 shows a block diagram of the fourth embodiment of the present invention. In the figure, the same components as in FIG.
The description is omitted.

【0045】本実施例は夫々に半導体チップ3が収容さ
れた複数のチップカバー51を帯状のフィルムパッケー
ジ71,72によりベルト状に一体的に密封してなる。
In the present embodiment, a plurality of chip covers 51 each containing the semiconductor chip 3 are integrally sealed in a belt shape by band-shaped film packages 71 and 72.

【0046】フィルムパッケージ71,72はポリプロ
ピレン等の薄膜より構成され、第3実施例同様チップカ
バー51の凹部52内を真空又は不活性ガスを注入して
負圧とされた状態で、チップカバー51周縁部が接着さ
れることによりチップカバー51を密封する。このた
め、第3実施例と同様にフィルムパッケージ71により
半導体チップ3が凹部52内に押圧され、半導体チップ
3を安定してチップカバー51の凹部52内に保持でき
る。
The film packages 71 and 72 are made of a thin film of polypropylene or the like, and in the same manner as the third embodiment, the inside of the recess 52 of the chip cover 51 is vacuumed or an inert gas is injected to make the pressure negative, and the chip cover 51 is formed. The chip cover 51 is sealed by bonding the peripheral edge. Therefore, similarly to the third embodiment, the semiconductor chip 3 is pressed into the recess 52 by the film package 71, and the semiconductor chip 3 can be stably held in the recess 52 of the chip cover 51.

【0047】以上のように半導体チップ3が収納された
チップカバー51を帯状のフィルムパッケージ71,7
2により一列にベルト状に配設することにより、図9に
示すように心材81に巻付けることができ、運搬が便利
になる。
As described above, the chip cover 51 in which the semiconductor chip 3 is housed is provided in the strip-shaped film packages 71 and 7.
By arranging the two in a row in a belt shape, the core material 81 can be wound around as shown in FIG. 9 and the transportation becomes convenient.

【0048】また、包装又は包装された半導体チップ3
を取り出し、使用するときなどに自動化する場合でも図
10に示すようにステージやヘッド等の移動部91の移
動軸がX軸方向だけで済むため、自動化が容易に行なえ
る。
Also, packaged or packaged semiconductor chips 3
Even when it is automated when it is taken out and used, as shown in FIG. 10, the moving axis of the moving part 91 such as the stage and the head need only be in the X-axis direction, so that automation can be easily performed.

【0049】さらに、図8に示すようにフィルムパッケ
ージ71に文字73等を印字し、収納された半導体チッ
プの品番等を印字することにより、商品管理が容易に行
なえる。また、このとき、各チップ毎の特性も合わせて
印字しておけば、この印字を見ることにより条件に合っ
たチップを選択することができ、条件の厳しいところで
使用される場合などによりよいチップを選択して用いる
ことができる。
Further, as shown in FIG. 8, the characters 73 and the like are printed on the film package 71 and the product number and the like of the stored semiconductor chips are printed, so that the product management can be easily performed. In addition, at this time, if the characteristics of each chip are also printed, it is possible to select the chip that meets the conditions by observing the printing, and select a chip that is better for use in harsh conditions. It can be selected and used.

【0050】図11に本発明の第5実施例の構成図を示
す。本実施例はチップカバーとチップカバー下部のフィ
ルムパッケージとを一体化したもので、フィルムパッケ
ージ101及びプラスチックパッケージ102とで構成
される。
FIG. 11 shows a block diagram of the fifth embodiment of the present invention. In this embodiment, a chip cover and a film package under the chip cover are integrated, and are composed of a film package 101 and a plastic package 102.

【0051】フィルムパッケージ101はポリプロピレ
ン等の薄膜で、帯電防止処理が施されている。プラスチ
ックパッケージ102は凹部103が一体的に構成さ
れ、凹部103内に半導体チップ3が収容される。
The film package 101 is a thin film of polypropylene or the like, which has been subjected to antistatic treatment. A recess 103 is integrally formed in the plastic package 102, and the semiconductor chip 3 is housed in the recess 103.

【0052】凹部103は略円柱面状をなす支持面10
4が形成され、第1乃至第4実施例と同様にこの形状に
より半導体チップ3は支持面104と回路形成面3b側
のエッジ部3aが接触し、凹部103内に保持される。
The recess 103 is a support surface 10 having a substantially cylindrical surface shape.
4, the semiconductor chip 3 is held in the recess 103 by contacting the supporting surface 104 with the edge portion 3a on the circuit forming surface 3b side in the same manner as in the first to fourth embodiments.

【0053】フィルムパッケージ101は半導体チップ
3をプラスチックパッケージ102の凹部103に収容
した後、凹部103内を真空又はチッ素(N2 )等の不
活性ガスを微量注入した負圧状態としてプラスチックパ
ッケージ102の周縁部104に接続される。このた
め、フィルムパッケージ101は大気圧により凹部10
3内に吸引され、半導体チップ3を凹部103内に押圧
する。したがって、半導体チップ3は凹部103内に安
定に保持される。
In the film package 101, after the semiconductor chip 3 is housed in the recess 103 of the plastic package 102, the inside of the recess 103 is set to a negative pressure state in which a vacuum or a small amount of inert gas such as nitrogen (N 2 ) is injected. Is connected to the peripheral part 104. For this reason, the film package 101 is not affected by the atmospheric pressure.
3, and the semiconductor chip 3 is pressed into the recess 103. Therefore, the semiconductor chip 3 is stably held in the recess 103.

【0054】本実施例によれば、第3実施例と同様な効
果が得られると共に、フィルムパッケージ101とプラ
スチックパッケージ102とだけで構成が可能なため、
容易にかつ、安価にパッケージングが可能となる。
According to this embodiment, the same effect as that of the third embodiment can be obtained, and since the structure can be constituted only by the film package 101 and the plastic package 102,
Packaging can be performed easily and at low cost.

【0055】また、フィルムパッケージ101又はプラ
スチックパッケージ102に文字105等を印字し、収
納された半導体チップの品番等を印字しておくことによ
り商品管理が容易に行なえる。また、このとき、各チッ
プ毎の特性を合わせて印字しておけば条件に合った特性
のチップを選択して使用できる。
Further, the characters 105 and the like are printed on the film package 101 or the plastic package 102, and the product number of the stored semiconductor chip is printed, so that the product management can be easily performed. Further, at this time, if the characteristics of each chip are also printed together, the chips having the characteristics meeting the conditions can be selected and used.

【0056】[0056]

【発明の効果】上述の如く、本発明によれば、半導体チ
ップをそのエッジを支持することによりチップトレイに
収納保持されるため、半導体チップの回路形成面をチッ
プトレイに対向して収納しても半導体チップの回路形成
面がチップトレイに接触することがなく、したがって半
導体チップの回路形成面を傷付けることなく、かつ、半
導体チップの回路形成面を外部に露出させることなく収
納でき、半導体チップの回路形成面に塵などを付着させ
ることなく搬送できる等の特長を有する。
As described above, according to the present invention, since the semiconductor chip is accommodated and held in the chip tray by supporting the edge thereof, the circuit forming surface of the semiconductor chip is accommodated so as to face the chip tray. Also, the circuit forming surface of the semiconductor chip does not come into contact with the chip tray, so that the circuit forming surface of the semiconductor chip can be stored without being exposed and the circuit forming surface of the semiconductor chip can be housed. It has the feature that it can be transported without adhering dust to the circuit formation surface.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の構成図である。FIG. 1 is a configuration diagram of a first embodiment of the present invention.

【図2】本発明の第1実施例の動作説明図である。FIG. 2 is an operation explanatory diagram of the first embodiment of the present invention.

【図3】本発明の第1実施例の凹部の第1変形例の構成
図である。
FIG. 3 is a configuration diagram of a first modified example of the recess according to the first embodiment of the present invention.

【図4】本発明の第1実施例の凹部の第2変形例の構成
図である。
FIG. 4 is a configuration diagram of a second modified example of the recess according to the first embodiment of the present invention.

【図5】本発明の第2実施例の構成図である。FIG. 5 is a configuration diagram of a second embodiment of the present invention.

【図6】本発明の第3実施例の構成図である。FIG. 6 is a configuration diagram of a third embodiment of the present invention.

【図7】本発明の第3実施例のチップカバーの変形例の
構成図である。
FIG. 7 is a configuration diagram of a modified example of the chip cover of the third embodiment of the present invention.

【図8】本発明の第4実施例の構成図である。FIG. 8 is a configuration diagram of a fourth embodiment of the present invention.

【図9】本発明の第4実施例の動作説明図である。FIG. 9 is an operation explanatory diagram of the fourth embodiment of the present invention.

【図10】本発明の第4実施例の動作説明図である。FIG. 10 is an operation explanatory diagram of the fourth embodiment of the present invention.

【図11】本発明の第5実施例の構成図である。FIG. 11 is a configuration diagram of a fifth embodiment of the present invention.

【図12】従来の一例の構成図である。FIG. 12 is a configuration diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1 チップトレイ 2,52,62,72,103 凹部 3 半導体チップ 3a エッジ部 3b 回路形成面 4,104 支持面 5 中央底部 41,42,56,57,71,72,101 フィル
ムパッケージ 53,63,74 支持面 102 プラスチックパッケージ
1 chip tray 2, 52, 62, 72, 103 recessed part 3 semiconductor chip 3a edge part 3b circuit formation surface 4, 104 support surface 5 center bottom part 41, 42, 56, 57, 71, 72, 101 film package 53, 63, 74 support surface 102 plastic package

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップ(3)を収納する凹部を有
するチップトレイにおいて、前記半導体チップ(3)を
支持する支持面(4,12,22,53,63,74,
104)を該半導体チップ(3)の周縁エッジ部(3
a)のみを支持する形状としたことを特徴とするチップ
トレイ。
1. A chip tray having a recess for accommodating a semiconductor chip (3), wherein a supporting surface (4, 12, 22, 53, 63, 74, for supporting the semiconductor chip (3) is provided.
104) is a peripheral edge portion (3) of the semiconductor chip (3).
A chip tray having a shape for supporting only a).
【請求項2】 前記支持面(4,22,62,74)は
傾斜面で構成されたことを特徴とする請求項1記載のチ
ップトレイ。
2. The chip tray according to claim 1, wherein the supporting surface (4, 22, 62, 74) is an inclined surface.
【請求項3】 前記支持面(12,53,104)は湾
曲面で構成されたことを特徴とする請求項1記載のチッ
プトレイ。
3. The chip tray according to claim 1, wherein the support surface (12, 53, 104) is a curved surface.
【請求項4】 前記凹部(2,52,62,72,10
3)を薄膜状のフィルムパッケージ(41,42;5
6,57;71,72;101)で密封したことを特徴
とする請求項1又は請求項2又は請求項3記載のチップ
トレイを用いたチップパッケージ。
4. The recesses (2, 52, 62, 72, 10)
3) a thin film package (41, 42; 5
6, 57; 71, 72; 101), and a chip package using the chip tray according to claim 1 or 2 or 3.
【請求項5】 前記凹部(2,52,103)が複数個
一体に形成されたことを特徴とする請求項4記載のチッ
プパッケージ。
5. The chip package according to claim 4, wherein a plurality of the recesses (2, 52, 103) are integrally formed.
【請求項6】 前記凹部(62,72)が単一で形成さ
れたことを特徴とする請求項4記載のチップパッケー
ジ。
6. The chip package according to claim 4, wherein the recesses (62, 72) are formed as a single unit.
【請求項7】 前記フィルムパッケージ(41,42;
56,57;71,72;101)に前記凹部(2,5
2,62,72,103)に収納された半導体チップ
(4)に応じた情報(43,58,73,105)を印
刷したことを特徴とする請求項4又は請求項5又は請求
項6記載のチップパッケージ。
7. The film package (41, 42;
56, 57; 71, 72; 101) in the recesses (2, 5)
7. The information (43, 58, 73, 105) corresponding to the semiconductor chip (4) housed in (2, 62, 72, 103) is printed. Chip package.
JP5090190A 1993-04-16 1993-04-16 Chip tray and chip package using the same Pending JPH06298290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5090190A JPH06298290A (en) 1993-04-16 1993-04-16 Chip tray and chip package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5090190A JPH06298290A (en) 1993-04-16 1993-04-16 Chip tray and chip package using the same

Publications (1)

Publication Number Publication Date
JPH06298290A true JPH06298290A (en) 1994-10-25

Family

ID=13991570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5090190A Pending JPH06298290A (en) 1993-04-16 1993-04-16 Chip tray and chip package using the same

Country Status (1)

Country Link
JP (1) JPH06298290A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059502A (en) * 2005-08-23 2007-03-08 Ntt Electornics Corp Tray
JP2008213943A (en) * 2008-05-26 2008-09-18 Renesas Technology Corp Carrying method for semiconductor device
JP2008260587A (en) * 2006-10-23 2008-10-30 Hitachi Maxell Ltd Battery tray
FR2993096A1 (en) * 2012-07-03 2014-01-10 Commissariat Energie Atomique DEVICE AND METHOD FOR INDIVIDUAL SUPPORT OF COMPONENTS
JP2022142375A (en) * 2021-03-16 2022-09-30 シノン電気産業株式会社 Tray for semiconductor integrated circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059502A (en) * 2005-08-23 2007-03-08 Ntt Electornics Corp Tray
JP2008260587A (en) * 2006-10-23 2008-10-30 Hitachi Maxell Ltd Battery tray
JP2008213943A (en) * 2008-05-26 2008-09-18 Renesas Technology Corp Carrying method for semiconductor device
FR2993096A1 (en) * 2012-07-03 2014-01-10 Commissariat Energie Atomique DEVICE AND METHOD FOR INDIVIDUAL SUPPORT OF COMPONENTS
EP2682982A3 (en) * 2012-07-03 2015-05-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Device and method for supporting individual components
US9455174B2 (en) 2012-07-03 2016-09-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Device and method for individual support of components
JP2022142375A (en) * 2021-03-16 2022-09-30 シノン電気産業株式会社 Tray for semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US6547076B1 (en) Apparatus and methods for improving uniform cover tape adhesion on a carrier tape
JPH1050815A (en) Wafer container
JP2007281052A (en) Thin plate housing container
JPH06298290A (en) Chip tray and chip package using the same
US7061108B2 (en) Semiconductor device and a method for securing the device in a carrier tape
JP2003168731A (en) Substrate tray, sheet for laying substrate tray, and substrate housing method
JP5679735B2 (en) Package board handling method
JPH0936215A (en) Carrier case
JP2002002695A (en) Substrate storage tray and substrate packaging body using the same
JP3806169B2 (en) Electronic component supply tool and electronic component taping packaging method
JPH1159725A (en) Transfer tape for electronic parts and containing method of electronic parts
JPH05193684A (en) Semiconductor element transporting container
TWI847803B (en) Wafer Storage Box
JPH0640482A (en) Carrying tray
JPH08244877A (en) Tray for transport and storage of semiconductor element
JP2003174040A (en) Manufacturing method for optical semiconductor device
JPH10139089A (en) Transporting container for square chip part
JPH07277389A (en) Storage tray of fine part and inspection method of fine part using the tray
JP4073260B2 (en) Carry tray
JPH10106978A (en) Semiconductor wafer protective sheet and storage-transportation method for semiconductor wafer
KR100259365B1 (en) Carrier method of semiconductor device and its apparatus
JP4234958B2 (en) Carrier tape
KR100612248B1 (en) Carrier tape for semiconductor package
JP2006182363A (en) Carrying tray
KR100857938B1 (en) Transport container and storage method of back ground wafers

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011211