JPH0629790A - One shot multivibrator - Google Patents
One shot multivibratorInfo
- Publication number
- JPH0629790A JPH0629790A JP4182054A JP18205492A JPH0629790A JP H0629790 A JPH0629790 A JP H0629790A JP 4182054 A JP4182054 A JP 4182054A JP 18205492 A JP18205492 A JP 18205492A JP H0629790 A JPH0629790 A JP H0629790A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- output
- delay line
- point
- shot multivibrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ワンショットマルチバ
イブレータに関する。ワンショットマルチバイブレータ
は、波形が変化してから、ある時間が経過した後の波形
状態（Ｈ／Ｌレベル）を検出する場合等に使用されるも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a one-shot multivibrator. The one-shot multivibrator is used when detecting a waveform state (H / L level) after a certain time has elapsed since the waveform changed.
【０００２】[0002]
【従来の技術】従来は、ワンショットマルチバイブレー
タを、抵抗、コンデンサを用いて作成していた。しか
し、ワンショットマルチバイブレータを、抵抗、コンデ
ンサで作成すると、その抵抗、コンデンサが持つ各定数
のバラツキによって、良好なパルス幅の精度を得ること
ができない。2. Description of the Related Art Conventionally, a one-shot multivibrator has been produced using resistors and capacitors. However, if the one-shot multivibrator is made up of resistors and capacitors, it is not possible to obtain good pulse width accuracy due to variations in the constants of the resistors and capacitors.
【０００３】[0003]
【発明が解決しようとする課題】良好なパルス幅の精度
を得るためには、可変抵抗等を使用して、これによって
調整する必要がある。すなわち、従来のワンショットマ
ルチバイブレータを高精度なものとするためには、調整
のための手段と、調整作業が必要であるという問題点が
あった。In order to obtain a good pulse width accuracy, it is necessary to use a variable resistor or the like and adjust it accordingly. That is, there has been a problem in that the conventional one-shot multivibrator requires a means for adjustment and an adjustment work in order to make it highly accurate.
【０００４】本発明は、このような従来の問題点に鑑み
て為されたものであり、可変抵抗等による調整をする必
要がない、高精度ワンショットマルチバイブレータを提
供することを目的としている。The present invention has been made in view of such conventional problems, and an object thereof is to provide a high-precision one-shot multivibrator which does not require adjustment by a variable resistor or the like.
【０００５】[0005]
【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。According to the invention, the above mentioned objects are achieved by means of the patent claims.
【０００６】すなわち、本発明は、第一のゲートと、第
二のゲートと、ディレーラインと、終端抵抗とを有する
回路であって、前記第一のゲートは、その入力を回路入
力とするものであって、その出力を前記第二のゲートの
入力に、及び前記ディレーラインの一方の端点に接続す
るものであり、前記ディレーラインの他方の端点は、前
記終端抵抗を、前記第一のゲートのＬレベル電圧よりも
高く、前記第二のゲートのスレッシホールド電圧よりも
低い電圧値に分割する点であって、その分割点によって
二分割される前記終端抵抗の並列抵抗値が、ディレーラ
インの特性インピーダンスになる点に接続するものであ
り、前記第二のゲートは、その出力を回路出力とするも
のである高精度ワンショットマルチバイブレータであ
る。That is, the present invention is a circuit having a first gate, a second gate, a delay line and a terminating resistor, the first gate having its input as a circuit input. The output of the delay line is connected to the input of the second gate and to one end of the delay line, and the other end of the delay line connects the terminating resistor to the first gate. Is higher than the L level voltage of the second gate and lower than the threshold voltage of the second gate, and the parallel resistance value of the terminating resistor divided into two by the dividing point is the delay line. The second gate is a high-precision one-shot multivibrator whose output is a circuit output.
【０００７】[0007]
【作用】図１は、本発明の原理を説明する回路図であ
る。図１に示す回路は、オープンコレクタ型のゲート”
Ｇ１”１と、トーテムポール型のゲート”Ｇ２”２と、
ディレーラインＤＬ３と、終端抵抗”Ｒ１”４と、終端
抵抗”Ｒ２”５とで構成している。1 is a circuit diagram for explaining the principle of the present invention. The circuit shown in Fig. 1 is an open collector type gate.
G1 "1 and totem pole type gate" G2 "2,
It is composed of a delay line DL3, a terminating resistor "R1" 4 and a terminating resistor "R2" 5.
【０００８】終端抵抗”Ｒ１”４、及び終端抵抗”Ｒ
２”５を分割しているｂ点の電圧は、ゲート”Ｇ１”１
のＬレベル電圧よりも高く、ゲート”Ｇ２”２のスレッ
シホールド電圧よりも低い値に設定してある。ま
た、［”Ｒ１”の抵抗値／”Ｒ２”の抵抗値］の並列抵
抗値は、ディレーラインＤＬ３の特性インピーダンスと
等しくなるように設定してある。Termination resistance "R1" 4 and termination resistance "R
The voltage at the point b dividing 2 "5 is the gate" G1 "1
Is set to a value higher than the L level voltage of the gate and lower than the threshold voltage of the gate "G2" 2. The parallel resistance value of [resistance value of “R1” / resistance value of “R2”] is set to be equal to the characteristic impedance of the delay line DL3.
【０００９】図１の回路は、回路への入力をオープンコ
レクタ型のゲート”Ｇ１”１の入力端子に接続し、トー
テムポール型のゲート”Ｇ２”２の出力端子からの出力
を回路出力として取り出し、使用するものである。以
下、実施例において、当回路の動作を詳細に説明する。In the circuit of FIG. 1, the input to the circuit is connected to the input terminal of the open collector type gate "G1" 1 and the output from the output terminal of the totem pole type gate "G2" 2 is taken out as the circuit output. , What to use. The operation of this circuit will be described in detail in the following embodiments.
【００１０】[0010]
【実施例】ゲート”Ｇ１”１の入力をＬレベルにする
と、終端抵抗”Ｒ１”４、ディレーラインＤＬ３を通し
て、ゲート”Ｇ１”１の出力に電流（Ｉ）が流れる。こ
のとき、ゲート”Ｇ１”１の出力がＬレベルであるか
ら、ゲート”Ｇ２”２の出力はＬレベルになる。When the input of the gate "G1" 1 is set to L level, a current (I) flows to the output of the gate "G1" 1 through the terminating resistor "R1" 4 and the delay line DL3. At this time, since the output of the gate "G1" 1 is at the L level, the output of the gate "G2" 2 is at the L level.
【００１１】この状態から、ゲート”Ｇ１”１の入力を
Ｈレベルに変化させると、ゲート”Ｇ１”１の出力は、
高インピーダンスになる。すると、終端抵抗”Ｒ１”
４、ディレーラインＤＬ３を通して流れていた電流がオ
フになる。オフになった電流は、反射電流（Ｉ）とな
り、ディレーラインＤＬ３を通してｂ点に向かう。When the input of the gate "G1" 1 is changed to the H level from this state, the output of the gate "G1" 1 becomes
High impedance Then, the terminating resistor "R1"
4. The current flowing through the delay line DL3 is turned off. The turned-off current becomes a reflected current (I) and goes to the point b through the delay line DL3.
【００１２】ａ点は、反射電流（Ｉ）とディレーライン
ＤＬ３の特性インピーダンスとの積の電圧になり、Ｈレ
ベルになるため、ゲート”Ｇ２”２の出力はＨレベルに
なる。ａ点からｂ点に向かった電流は、ｂ点に到達する
と”０”になり、ｂ点は終端抵抗”Ｒ１”４と、終端抵
抗”Ｒ２”５とで分割された電圧になる。Point a is a voltage that is the product of the reflected current (I) and the characteristic impedance of the delay line DL3 and is at H level, so that the output of the gate "G2" 2 is at H level. The current flowing from the point a to the point b becomes “0” when reaching the point b, and the point b becomes a voltage divided by the terminating resistance “R1” 4 and the terminating resistance “R2” 5.
【００１３】この電圧は、ディレーラインＤＬを通して
ａ点に向かう。そして、ａ点に到達すると、ａ点は、終
端抵抗”Ｒ１”４と、終端抵抗”Ｒ２”５とで分割され
た電圧になる。終端抵抗”Ｒ１”４と、終端抵抗”Ｒ
２”５とで分割された電圧は、ゲート”Ｇ２”２のスレ
ッシホールド電圧よりも低く設定してあるので、ゲー
ト”Ｇ２”２の出力はＬレベルになる。This voltage goes to point a through the delay line DL. Then, when the point a is reached, the point a becomes a voltage divided by the terminating resistor “R1” 4 and the terminating resistor “R2” 5. Termination resistance "R1" 4 and termination resistance "R
Since the voltage divided by 2 "5 is set lower than the threshold voltage of the gate" G2 "2, the output of the gate" G2 "2 becomes L level.
【００１４】以上の動作によって、ゲート”Ｇ２”２の
出力には、ディレーラインＤＬ３が持つディレー特性の
２倍のパルス幅を有するパルスが現われる。図２は、図
１に示す回路動作を説明するための波形図であり、ゲー
ト”Ｇ１”１入力の波形図と、ゲート”Ｇ１”１出力の
波形図と、ゲート”Ｇ２”２出力の波形図とを示してい
る。By the above operation, a pulse having a pulse width twice the delay characteristic of the delay line DL3 appears at the output of the gate "G2" 2. FIG. 2 is a waveform diagram for explaining the operation of the circuit shown in FIG. 1. The waveform diagram of the gate “G1” 1 input, the waveform diagram of the gate “G1” 1 output, and the waveform of the gate “G2” 2 output. And the figure.
【００１５】図２において、「入力ゲートＧ１入力」と
は、もちろん回路入力のことであり、「ゲートＧ２出
力」とは、回路出力のことである。回路出力より得られ
るパルスのパルス幅Ｔp は、ディレー特性によって定ま
るものであり、抵抗やコンデンサの特性には関係しな
い。In FIG. 2, "input gate G1 input" is of course a circuit input, and "gate G2 output" is a circuit output. The pulse width T p of the pulse obtained from the circuit output is determined by the delay characteristic and is not related to the characteristic of the resistor or the capacitor.
【００１６】[0016]
【発明の効果】以上説明したように、本発明によれば、
パルス幅が、ディレーラインの持つディレー特性のみに
よって決定されるため、高精度なワンショットマルチバ
イブレータを構成することができるという利点がある。As described above, according to the present invention,
Since the pulse width is determined only by the delay characteristic of the delay line, there is an advantage that a highly accurate one-shot multivibrator can be constructed.
【図１】本発明の原理を説明する回路図である。FIG. 1 is a circuit diagram illustrating the principle of the present invention.
【図２】図１に示す回路動作を説明するための波形図で
ある。FIG. 2 is a waveform diagram for explaining the operation of the circuit shown in FIG.
１，２ ゲート ３ ディレーライン ４，５ 終端抵抗 1, 2 Gate 3 Delay line 4, 5 Termination resistance
Claims (1)
（２）と、ディレーライン（３）と、終端抵抗（４，
５）とを有する回路であって、 前記第一のゲート（１）は、その入力を回路入力とする
ものであって、その出力を前記第二のゲート（２）の入
力に、及び前記ディレーライン（３）の一方の端点に接
続するものであり、 前記ディレーライン（３）の他方の端点は、前記終端抵
抗（４，５）を、前記第一のゲート（１）のＬレベル電
圧よりも高く、前記第二のゲート（２）のスレッシホー
ルド電圧よりも低い電圧値に分割する点であって、その
分割点によって二分割される前記終端抵抗（４，５）の
並列抵抗値が、ディレーライン（３）の特性インピーダ
ンスになる点に接続するものであり、 前記第二のゲート（２）は、その出力を回路出力とする
ものであることを特徴とするワンショットマルチバイブ
レータ。1. A first gate (1), a second gate (2), a delay line (3) and a terminating resistor (4).
5) and the first gate (1) has its input as a circuit input, and its output to the input of the second gate (2), and the delay The delay line (3) is connected to one end of the line (3), and the other end of the delay line (3) connects the terminating resistor (4, 5) to the L level voltage of the first gate (1). Is higher than the threshold voltage of the second gate (2) and the parallel resistance value of the terminating resistors (4, 5) divided into two by the dividing point. , A one-shot multivibrator, wherein the second gate (2) is connected to a point having a characteristic impedance of the delay line (3), and the output of the second gate (2) is a circuit output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182054A JPH0629790A (en) | 1992-07-09 | 1992-07-09 | One shot multivibrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182054A JPH0629790A (en) | 1992-07-09 | 1992-07-09 | One shot multivibrator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629790A true JPH0629790A (en) | 1994-02-04 |
Family
ID=16111539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182054A Withdrawn JPH0629790A (en) | 1992-07-09 | 1992-07-09 | One shot multivibrator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629790A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1662239A2 (en) | 2004-10-20 | 2006-05-31 | Omron Healthcare Co., Ltd. | Electronic clinical thermomether |
-
1992
- 1992-07-09 JP JP4182054A patent/JPH0629790A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1662239A2 (en) | 2004-10-20 | 2006-05-31 | Omron Healthcare Co., Ltd. | Electronic clinical thermomether |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0629790A (en) | One shot multivibrator | |
| US4581544A (en) | Delayed monostable multivibrator | |
| JPH0714141B2 (en) | Pulse generator | |
| JPS6063685A (en) | Noise eliminating circuit for coordinate input device | |
| JP2001036361A (en) | Electronic volume | |
| JPS60103822A (en) | Delay circuit | |
| JPS6218991Y2 (en) | ||
| KR880000811Y1 (en) | Synchronizing signal polarity automatic processing apparatus | |
| SU1262707A1 (en) | Device for variable delaying of pulses | |
| JP3526103B2 (en) | Hysteresis circuit of voltage detector | |
| JPH0412471Y2 (en) | ||
| JP3116706B2 (en) | Trigger input circuit | |
| JP2626191B2 (en) | AMI signal receiving circuit | |
| KR910009045Y1 (en) | Noise detecter circuit | |
| JPS6072314A (en) | Comparator circuit | |
| JP2532454Y2 (en) | Timer circuit | |
| JP2513285B2 (en) | Sampling pulse generation circuit | |
| JPS6068714A (en) | Delay circuit | |
| JPS6017970Y2 (en) | Waveform shaping circuit | |
| JPH0350988B2 (en) | ||
| JPS63194413A (en) | Pulse signal deliver circuit | |
| JPS62209370A (en) | Cycle measuring apparatus | |
| JPH03204221A (en) | High speed pulse generating circuit | |
| JPH056640Y2 (en) | ||
| JPH04345207A (en) | Clock pulse interruption detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |