JP2001036361A - Electronic volume - Google Patents

Electronic volume

Info

Publication number
JP2001036361A
JP2001036361A JP11201244A JP20124499A JP2001036361A JP 2001036361 A JP2001036361 A JP 2001036361A JP 11201244 A JP11201244 A JP 11201244A JP 20124499 A JP20124499 A JP 20124499A JP 2001036361 A JP2001036361 A JP 2001036361A
Authority
JP
Japan
Prior art keywords
switch element
switch
switching
volume
element group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11201244A
Other languages
Japanese (ja)
Inventor
Seiji Takahara
誠司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11201244A priority Critical patent/JP2001036361A/en
Publication of JP2001036361A publication Critical patent/JP2001036361A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To exactly prevent a noise at the time of volume switching. SOLUTION: This electronic volume is provided with a switching means, composed of an operational amplifier SA with switch for making effective setting of a resistance value due to switching elements A1 to An or B1 to Bn in one of first and second switch element groups A and B. At switching from one of first and second switch element groups A and B to the other group, this switching means makes effective setting of the resistance value in the other one of first and second switching element groups A and B, by changing a current through the switching elements in one of first or second switching element groups A and B, from high level to zero level with a prescribed time constant and changing a current through the switching elements in the other group of first and second switching element groups A and B from zero level to high level with a prescribed time constant.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、オーディオ製品
に搭載される信号減衰器としての電子ボリュームにおけ
るショック音防止回路の性能改善に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in the performance of a shock noise prevention circuit in an electronic volume as a signal attenuator mounted on an audio product.

【0002】[0002]

【従来の技術】従来の電子ボリュームの構成では、図5
に示すとおり、CMOSトランジスタで構成された抵抗
ラダー回路と、出力用オペアンプの組み合わせにより構
成していた。これらの一般的回路では、いくつかの要因
によりボリューム切替え時に出力に過渡的な出力電圧が
現れ、これを原因としてスピーカ出力に異音(ショック
音)が発生していた。
2. Description of the Related Art FIG.
As shown in (1), a resistor ladder circuit composed of CMOS transistors is combined with an output operational amplifier. In these general circuits, a transient output voltage appears at the output when the volume is switched due to several factors, and as a result, an abnormal sound (shock sound) is generated at the speaker output.

【0003】(要因1) 一般的なオペアンプでは差動
入力段のバイアス電流で決定される固有の入力電源を持
っており、上記に抵抗ラダー回路のスイッチを切り替え
る際にオペアンプの入力側から見たインピーダンスの変
化が入力電源の変化となって現れる。これが切替え時の
ショック音の要因の一つとなる。
(Factor 1) A general operational amplifier has a unique input power supply determined by a bias current of a differential input stage, and is viewed from the input side of the operational amplifier when the switch of the resistance ladder circuit is switched as described above. A change in impedance appears as a change in input power. This is one of the factors of the shock sound at the time of switching.

【0004】(要因2) 抵抗ラダー回路の構成部品で
あるCMOSトランジスタからなるスイッチ素子は、図
6に示すような寄生容量CDG,CGSを等価的に持つこと
が一般的に知られている。図6(a)はCMOSトラン
ジスタからなるスイッチの構成図、図6(b)は等価回
路図、図6(c)は波形図である。この寄生容量CDG,
CGSは、CMOSトランジスタをON/OFF制御する
ゲート:Gとスイッチを構成する拠点となるドレイン:
Dまたはリース:Sとの間で構成されており、このトラ
ンジスタを制御するゲートには電源電圧またはGND電
圧のいずれかが入力される。また、スイッチの切替え時
にはこの電圧が変化する。この等価回路(図6)からも
わかるように、ゲート電圧VG が変化すると、この寄生
容量を介して過渡的な信号がボリュームの信号ラインに
発生する。これもショック音発生の要因の一つとなって
いる。
(Factor 2) It is generally known that a switch element composed of a CMOS transistor, which is a component of a resistance ladder circuit, has equivalent parasitic capacitances CDG and CGS as shown in FIG. 6A is a configuration diagram of a switch formed of a CMOS transistor, FIG. 6B is an equivalent circuit diagram, and FIG. 6C is a waveform diagram. This parasitic capacitance CDG,
CGS is a gate for controlling ON / OFF of a CMOS transistor: G and a drain serving as a base constituting a switch:
D or lease: S, and a power supply voltage or a GND voltage is input to a gate for controlling this transistor. This voltage changes when the switch is switched. As can be seen from this equivalent circuit (FIG. 6), when the gate voltage VG changes, a transient signal is generated on the signal line of the volume via the parasitic capacitance. This is also one of the causes of the shock noise.

【0005】オーディオ機器において、音量調整の電子
ボリュームは音楽を聞きながら切替えるため出力をミュ
ートしながら切替えることはできない。そのため、この
切替え時のショック音は電子ボリュームの性能を決定す
る重要なパラメータとなっている。
In audio equipment, the electronic volume for volume adjustment is switched while listening to music, and cannot be switched while muting the output. Therefore, the shock sound at the time of this switching is an important parameter that determines the performance of the electronic volume.

【0006】[0006]

【発明が解決しようとする課題】この発明は、ボリュー
ム切替時のノイズを的確に防止できる電子ボリュームを
得ようとするものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic volume that can accurately prevent noise at the time of volume switching.

【0007】[0007]

【課題を解決するための手段】第1の発明に係る電子ボ
リュームでは、互いに直列接続された複数の抵抗素子か
らなる抵抗素子群と、前記抵抗素子にそれぞれ接続され
た複数のスイッチ素子からなり、それぞれのスイッチ素
子のスイッチ動作に応じて前記抵抗素子群の抵抗値を設
定するための第1のスイッチ素子群と、前記第1のスイ
ッチ素子群における複数のスイッチ素子にそれぞれ並列
に接続された複数のスイッチ素子からなり、前記第1の
スイッチ素子群と対をなして、それぞれのスイッチ素子
のスイッチ動作に応じて前記抵抗素子群の抵抗値を設定
するための第2のスイッチ素子群と、前記第1および第
2のスイッチ素子群のいずれか一方を選択してそのスイ
ッチ素子を通る電流を導出し、前記第1および第2のス
イッチ素子群の一方における前記抵抗値の設定を有効に
する切替手段とを備え、前記切替手段は、前記第1およ
び第2のスイッチ素子群の一方から他方への切替時に、
前記第1および第2のスイッチ素子群の一方におけるス
イッチ素子を通る電流をハイレベルからゼロレベルに所
定の時定数をもって変化するとともに、前記第1および
第2のスイッチ素子群の他方におけるスイッチ素子を通
る電流をゼロレベルからハイレベルに所定の時定数をも
って変化することによって、前記第1および第2のスイ
ッチ素子群の他方における前記抵抗値の設定を有効にす
るようにしたものである。
According to a first aspect of the invention, there is provided an electronic volume comprising a resistance element group including a plurality of resistance elements connected in series to each other, and a plurality of switch elements respectively connected to the resistance elements. A first switch element group for setting a resistance value of the resistor element group according to a switching operation of each switch element, and a plurality of switch elements connected in parallel to the plurality of switch elements in the first switch element group, respectively. A second switch element group for pairing with the first switch element group and setting a resistance value of the resistor element group in accordance with a switching operation of each switch element; and One of the first and second switch element groups is selected to derive a current passing through the switch element, and one of the first and second switch element groups is selected. Wherein a switching means to enable the setting of the resistance value, the switching means, when switching from one to the other of said first and second switching element group in,
The current passing through the switch element in one of the first and second switch element groups changes from a high level to a zero level with a predetermined time constant, and the switch element in the other of the first and second switch element groups is By changing the passing current from zero level to high level with a predetermined time constant, the setting of the resistance value in the other of the first and second switch element groups is made effective.

【0008】第2の発明に係る電子ボリュームでは、互
いに直列接続された複数の抵抗素子からなる抵抗素子群
と、前記抵抗素子にそれぞれ接続された複数のスイッチ
素子からなり、それぞれのスイッチ素子のスイッチ動作
に応じて前記抵抗素子群の抵抗値を設定するための第1
のスイッチ素子群と、前記第1のスイッチ素子群におけ
る複数のスイッチ素子にそれぞれ並列に接続された複数
のスイッチ素子からなり、前記第1のスイッチ素子群と
対をなして、それぞれのスイッチ素子のスイッチ動作に
応じて前記抵抗素子群の抵抗値を設定するための第2の
スイッチ素子群と、前記第1および第2のスイッチ素子
群のいずれか一方を選択してそのスイッチ素子を通る電
流を導出し、前記第1および第2のスイッチ素子群の一
方における前記抵抗値の設定を有効にする切替手段とを
備え、前記切替手段の切替動作によって抵抗素子群の抵
抗値を変化しボリューム値を変更する場合には、切替手
段によって選択されていない前記第1および第2のスイ
ッチ素子群の他方の設定抵抗値を変更予定のボリューム
値に相当する値に設定し、かつ、前記切替手段は、前記
第1および第2のスイッチ素子群の一方から他方への切
替に応じて、前記第1および第2のスイッチ素子群の一
方におけるスイッチ素子を通る電流をハイレベルからゼ
ロレベルに所定の時定数をもって変化するとともに、前
記第1および第2のスイッチ素子群の他方におけるスイ
ッチ素子を通る電流をゼロレベルからハイレベルに所定
の時定数をもって変化することによって、前記第1およ
び第2のスイッチ素子群の他方における前記抵抗値の設
定を有効にするようにしたものである。
In the electronic volume according to the second aspect of the invention, the electronic volume includes a resistance element group composed of a plurality of resistance elements connected in series to each other, and a plurality of switch elements connected to the resistance elements, respectively. A first method for setting a resistance value of the resistance element group according to an operation.
And a plurality of switch elements connected in parallel to the plurality of switch elements in the first switch element group, respectively, and each of the switch elements is paired with the first switch element group. A second switch element group for setting the resistance value of the resistor element group in accordance with a switch operation, and either one of the first and second switch element groups are selected and a current passing through the switch element is selected. Switching means for deriving and setting the resistance value in one of the first and second switch element groups, and changing the resistance value of the resistance element group by the switching operation of the switching means to change the volume value. When changing, the other set resistance value of the first and second switch element groups not selected by the switching means is set to a value corresponding to the volume value to be changed. And the switching means changes a current passing through a switch element in one of the first and second switch element groups in response to switching from one of the first and second switch element groups to the other. By changing from a high level to a zero level with a predetermined time constant, and changing a current passing through a switch element in the other of the first and second switch element groups from a zero level to a high level with a predetermined time constant, The setting of the resistance value in the other of the first and second switch element groups is made effective.

【0009】第3の発明に係る電子ボリュームでは、前
記切替手段を第1および第2のバイアス電流源によりバ
イアス電流を供給されるスイッチ付オペアンプにより構
成し、前記第1および第2のバイアス電流源によるバイ
アス電流の増減によって前記第1および第2のスイッチ
素子群の一方および他方におけるスイッチ素子を通る電
流をゼロレベルからハイレベルまたはハイレベルからゼ
ロレベルに所定の時定数をもって変化するようにしたも
のである。
In the electronic volume according to a third aspect of the present invention, the switching means comprises an operational amplifier with a switch to which a bias current is supplied by first and second bias current sources, and wherein the first and second bias current sources are provided. The current passing through the switch element in one or the other of the first and second switch element groups is changed from zero level to high level or from high level to zero level with a predetermined time constant by increasing or decreasing the bias current. It is.

【0010】第4の発明に係る電子ボリュームでは、ボ
リューム切替指令に応じて第1および第2のスイッチ素
子群の一方から他方または他方から一方への切替タイミ
ングを設定するタイミング回路と、ボリューム切替指令
に応じて、前記スイッチ付オペアンプからなる切替手段
の第1および第2のバイアス電流源におけるバイアス電
流を所定の時定数をもって変化させるバイアス切替回路
とを設けたものである。
In the electronic volume according to the fourth invention, a timing circuit for setting a switching timing from one of the first and second switch elements to the other or from the other in response to a volume switching command, and a volume switching command. And a bias switching circuit for changing the bias current in the first and second bias current sources of the switching means comprising the operational amplifier with a switch with a predetermined time constant.

【0011】第5の発明に係る電子ボリュームでは、ボ
リューム切替指令信号の立ち上りエッジで、前記第1お
よび第2のスイッチ素子群を切り替える、それぞれのバ
イアス電流を所定の待機状態とするとともに、ボリュー
ム切替指令信号の立ち下りエッジで、バイアス切替回路
を作動し前記第1および第2のスイッチ素子群を切り替
えるようにしたものである。
In the electronic volume according to a fifth aspect of the present invention, the first and second switch element groups are switched at a rising edge of a volume switching command signal. At the falling edge of the command signal, a bias switching circuit is operated to switch the first and second switch element groups.

【0012】第6の発明に係る電子ボリュームでは、ボ
リューム切替指令信号の立ち上りエッジに応動して前記
第1および第2のスイッチング素子群の一方を動作可能
状態とし、他方を動作不能状態とする第1のフリップフ
ロップと、ボリューム切替指令信号の立ち下りエッジに
応動してバイアス切替回路を作動し前記第1および第2
のスイッチ素子群を切り替える第2のフリップフロップ
とを設けたものである。
In an electronic volume according to a sixth aspect of the present invention, one of the first and second switching element groups is made operable and the other is made inoperative in response to a rising edge of a volume switching command signal. 1 and the first and second flip-flops and the bias switching circuit in response to the falling edge of the volume switching command signal.
And a second flip-flop for switching the group of switch elements.

【0013】[0013]

【発明の実施の形態】実施の形態1.図1は、この発明
による実施の形態1の回路構成を示す接続図である。図
において、RLは抵抗ラダー部、SAはスイッチ付オペ
アンプ部、TCはタイミング回路部である。Vinは入力
端子、R1,R2,R3,R4,R5,…,Rnは抵抗
素子群Rを構成する抵抗素子、A1,A2,A3,A
4,A5,…,Anはスイッチ素子群Aを構成するスイ
ッチ素子、B1,B2,B3,B4,B5,…,Bnは
スイッチ素子群Bを構成するスイッチ素子、Vout は出
力端子、11はタイミング回路部TCを構成するバイア
ス切替回路、13はタイミング回路部TCを構成するタ
イミング回路である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a connection diagram showing a circuit configuration of a first embodiment according to the present invention. In the figure, RL is a resistance ladder section, SA is an operational amplifier section with a switch, and TC is a timing circuit section. Vin is an input terminal, R1, R2, R3, R4, R5,..., Rn are resistance elements constituting the resistance element group R, A1, A2, A3, A
, An are switch elements constituting the switch element group A, B1, B2, B3, B4, B5,..., Bn are switch elements constituting the switch element group B, Vout is an output terminal, and 11 is a timing. A bias switching circuit constituting the circuit section TC, and 13 is a timing circuit constituting the timing circuit section TC.

【0014】この回路では、抵抗ラダー部RLとスイッ
チ付オペアンプ部SAとタイミング回路部TCの大きく
三つのブロックで構成されている。抵抗ラダー部RLに
は、2組のスイッチ素子群A,Bが設けられており、設
定される減衰量に対応したスイッチ素子のそれぞれ1個
がONするように動作する。
This circuit is composed of three main blocks: a resistance ladder section RL, an operational amplifier section with switch SA, and a timing circuit section TC. The resistance ladder unit RL is provided with two switch element groups A and B, and operates so that one of the switch elements corresponding to the set attenuation is turned on.

【0015】また、それぞれスイッチ素子群Aおよびス
イッチ素子群Bに対応した二つの入力段を持つスイッチ
付オペアンプSAへそれぞれのスイッチコモン接点A
c,Bcを流れる電流が入力される。スイッチ付オペア
ンプSAの出力は共通の出力となっており、この例にお
いては、ボルテージフォロワ構成となってどちらか一方
の選択された入力側の電圧値を出力する。このオペアン
プSAの入力段の選択には、オペアンプSAを構成する
差動トランジスタのバイアス電流IA ,IB で制御され
る。
Each of the switch common contacts A to the operational amplifier with switch SA having two input stages corresponding to the switch element group A and the switch element group B, respectively.
The current flowing through c and Bc is input. The output of the operational amplifier with switch SA is a common output. In this example, a voltage follower configuration is used to output a voltage value of one of the selected input sides. The selection of the input stage of the operational amplifier SA is controlled by the bias currents IA and IB of the differential transistors constituting the operational amplifier SA.

【0016】バイアス電流IA ,IB は、ソフト切替回
路11により、CRで決定される時定数をもってゆっく
りと変化し、どちらか一方の選択された電流IA または
IBが流れ、反対の非選択側が電流ゼロの状態で終了す
る(1回のボリューム切替指令信号STによる動作)。
また、タイミング回路13は、ボリューム切替の命令S
T(トリガ)が入力された際の2組の抵抗ラダースイッ
チ素子群A,Bの切替タイミングを作るブロックであ
る。
The bias currents IA and IB are slowly changed by the soft switching circuit 11 with a time constant determined by CR, so that either one of the selected currents IA or IB flows, and the other non-selected side has zero current. (Operation by one volume switching command signal ST).
Further, the timing circuit 13 outputs the volume switching instruction S
This is a block for generating switching timing of two sets of resistance ladder switch element groups A and B when T (trigger) is input.

【0017】図2は、図1中のタイミング回路部TCの
具体的回路構成を示す図であり、図3はバイアス切替回
路11の具体的回路構成を示す図である。図2を使い、
さらに詳細な動作を説明する。図において、1はマイコ
ンから入力されるシリアルデータ、2はVOLbit、
3はENbitである。
FIG. 2 is a diagram showing a specific circuit configuration of the timing circuit section TC in FIG. 1, and FIG. 3 is a diagram showing a specific circuit configuration of the bias switching circuit 11. Using Figure 2,
A more detailed operation will be described. In the figure, 1 is serial data input from the microcomputer, 2 is VOLbit,
3 is ENbit.

【0018】一般的電子ボリュームでは、マイコン(図
示せず)から入力されるシリアルデータ1で制御され
る。ENbit2は、イネーブルビットと呼ばれる入力
されたデータの動作機能を選択するビットであり、この
例では3bitを割り当てている。VOLbitはボリ
ュームの減衰量を決定するビットであり、この例では5
ビットを割り当てている。
A general electronic volume is controlled by serial data 1 input from a microcomputer (not shown). ENbit2 is a bit called an enable bit for selecting an operation function of input data. In this example, 3 bits are assigned. VOLbit is a bit for determining the amount of attenuation of the volume.
Bits are allocated.

【0019】決められたフォーマットでシリアルデータ
1が入力された後、ボリューム設定のトリガー入力とな
るボリューム切替指令信号STとして1発のパルスが初
段のAND回路4に入力される。
After the serial data 1 is input in a predetermined format, one pulse is input to the first-stage AND circuit 4 as a volume switching command signal ST serving as a trigger input for volume setting.

【0020】AND回路4のもう一つの入力が「Hi」
すなわちENbit3により選択されている時、出力に
信号STと同様のパルスを出力し、次段のD−FF5の
T入力へ入力される。このD−FF5の出力「−Q」
(=反転Q信号)とD入力は接続されており、T入力へ
パルスが入力される毎に、D−FF5の出力「Q」,
「−Q」は前の状態「Hi」または「Low」から「L
ow」または「Hi」に変化する。D−FF5の出力
「Q」,「−Q」は、それぞれ次段のD−FF(エッジ
・トリガ・タイプ)6,7のT入力へ入力される。
Another input of the AND circuit 4 is "Hi".
That is, when selected by ENbit3, a pulse similar to the signal ST is output to the output, and is input to the T input of the next stage D-FF5. The output "-Q" of this D-FF5
(= Inverted Q signal) and the D input are connected, and each time a pulse is input to the T input, the output “Q”,
“−Q” changes from the previous state “Hi” or “Low” to “L”.
ow "or" Hi ". Outputs “Q” and “−Q” of the D-FF 5 are input to T inputs of D-FFs (edge trigger type) 6 and 7 at the next stage, respectively.

【0021】D−FF6,7のD入力は電源へ、「−
Q」入力は、一定の遅延を持たせた遅延素子Delay
8を介してR入力(リセット)へ入力されている。従っ
て、D−FF6,7のT入力が「Low」から「Hi」
に変化すると、「Q」出力は「Hi」となり、「−Q」
出力は「Low」となる。さらに、「−Q」出力は、次
のDelay素子8へ入力されるが、一定の時間の後、
D−FFのR入力へ「Low」を入力されるため、
「Q」出力は「Hi」から「Low」に変化する。すな
わち、エッジの1ショットパルス回路を構成している。
それぞれのD−FF7,8の出力は、信号TB ,TA と
して、ラッチB回路9B,ラッチA回路9Aのトリガー
入力端子に入力される。
The D inputs of the D-FFs 6 and 7 are supplied to the power supply,
Q ”input is a delay element Delay having a constant delay.
8 to the R input (reset). Therefore, the T inputs of the D-FFs 6 and 7 change from “Low” to “Hi”.
, The “Q” output becomes “Hi” and “−Q”
The output becomes “Low”. Further, the “−Q” output is input to the next Delay element 8, but after a certain time,
Since "Low" is input to the R input of the D-FF,
The “Q” output changes from “Hi” to “Low”. That is, an edge one-shot pulse circuit is formed.
The outputs of the D-FFs 7 and 8 are input to the trigger input terminals of the latch B circuit 9B and the latch A circuit 9A as signals TB and TA, respectively.

【0022】ラッチA,ラッチB回路9A,9Bは、デ
ータとしてシリアルデータ1のボリューム設定ビット2
をトリガー入力TA ,TB のパルス入力タイミングで、
セットされ、次のトリガー入力TA ,TB がくるまで保
持される。この保持された5bitのデータは、次段の
デコーダA:10A,デコーダB:10Bでデータ出力
(A1〜An),(B1〜Bn)のどれか一つのデータ
のみが「Hi」または「Low」となる出力を得る。こ
のデータ出力(A1〜An),(B1〜Bn)は、図1
の抵抗ラダー部RLのスイッチ群A,Bを制御する信号
である。
The latch A and latch B circuits 9A and 9B store volume setting bits 2 of serial data 1 as data.
At the pulse input timing of the trigger inputs TA and TB,
It is set and held until the next trigger input TA or TB comes. The held 5-bit data is such that only one of the data outputs (A1 to An) and (B1 to Bn) is "Hi" or "Low" at the next stage decoder A: 10A and decoder B: 10B. To get the output These data outputs (A1 to An) and (B1 to Bn) are shown in FIG.
For controlling the switch groups A and B of the resistance ladder section RL.

【0023】一方、D−FF12は、前述のD−FF5
と同様の動作を行うが、立ち下りのエッジトリガータイ
プである。D−FF12の出力Qは、バイアス切替回路
11のトリガ入力TSへ入力される。TS入力は、まず
初段のNchMOSトランジスタQsのゲートへ入力さ
れ、このトランジスタQsをON/OFF制御する。ト
ランジスタQsがOFFの時、定電流源Isによりコン
デンサCsを充電し、Vcc電位となる。
On the other hand, the D-FF 12 is the D-FF 5
Performs the same operation as the above, but is a falling edge trigger type. The output Q of the D-FF 12 is input to the trigger input TS of the bias switching circuit 11. The TS input is first input to the gate of the first-stage NchMOS transistor Qs, and ON / OFF-controls the transistor Qs. When the transistor Qs is OFF, the capacitor Cs is charged by the constant current source Is, and becomes the potential Vcc.

【0024】次に、トランジスタQsがONするとコン
デンサCsは抵抗RsとトランジスタQsを介して放電
され、時定数をもって、Vcc電位からGND電位へと
遷移する。この電位の変化により、次段のコンパレータ
によりバイアス電流IA ,IB がそれぞれ時定数を持っ
て「流れる状態(電流ハイレベル)」から「電流ゼロの
状態(電流ゼロレベル)」へと変化する。
Next, when the transistor Qs is turned on, the capacitor Cs is discharged via the resistor Rs and the transistor Qs, and transitions from the Vcc potential to the GND potential with a time constant. Due to this change in potential, the bias currents IA and IB change from the "flowing state (current high level)" to the "current zero state (current zero level)" with the respective time constants by the next stage comparator.

【0025】以上の動作タイミングを図4にそれぞれの
端子波形およびA群,B群のスイッチ状態で示した。こ
のタイミング図からもわかるように、ボリューム切替指
令信号STの立ち上りエッジで、スイッチ付オペアンプ
SAが選択していない側のスイッチ群A,Bを次のボリ
ューム位置のスイッチに必ず切替えるように動作する。
さらに、信号STの立ち下りエッジで次のボリューム位
置のスイッチによるボリューム設定を有効とするように
切替える。この時、前述の通り、必ず非選択側のスイッ
チが切替えられる。
The above operation timings are shown in FIG. 4 in terms of the terminal waveforms and the switching states of the groups A and B. As can be seen from this timing chart, the switch group A, B on the side not selected by the operational amplifier with switch SA is always switched to the switch at the next volume position at the rising edge of the volume switching command signal ST.
Further, at the falling edge of the signal ST, switching is performed so that the volume setting by the switch of the next volume position is made valid. At this time, the switch on the non-selection side is always switched as described above.

【0026】すなわち、図4において、図に示した左端
の状態では、スイッチ付オペアンプSAにおける差動ト
ランジスタのバイアス電流IA ,IB は、バイアス電流
IAがハイレベルであり、バイアス電流IB がゼロレベ
ルである。バイアス電流IA がハイレベルであることに
より、スイッチ素子群Aが選択されており、スイッチ素
子群Bは非選択状態である。
That is, in FIG. 4, in the left end state shown in the figure, the bias currents IA and IB of the differential transistors in the operational amplifier SA with switch are such that the bias current IA is at a high level and the bias current IB is at a zero level. is there. When the bias current IA is at a high level, the switch element group A is selected, and the switch element group B is in a non-selected state.

【0027】スイッチ素子群Aは、スイッチ素子Ax
(スイッチ素子A1〜Anの内の一つ)をON状態と
し、このスイッチ素子Axに対応する抵抗素子群Rの設
定抵抗値が有効とされ、それに従ってボリューム値が決
定されている。ここで、スイッチ素子群Aはそれ以前に
ラッチ回路A:9Aに印加されたラッチ信号TA によっ
てラッチされている制御信号Ax(制御信号A1〜An
の内の一つ)をデコーダA:10Aから出力しているも
のである。一方、スイッチ素子群Bは、それ以前にラッ
チ回路B:9Bに印加されたラッチ信号TB によってラ
ッチされている制御信号B1〜Bnの内の一つをデコー
ダB:10Bから出力し、スイッチ素子B1〜Bnの内
の一つをON状態としているが、非選択状態であること
によって抵抗素子群Rの設定抵抗値によるボリューム値
の決定には関与していない。
The switch element group A includes a switch element Ax
(One of the switch elements A1 to An) is turned on, the set resistance value of the resistance element group R corresponding to the switch element Ax is validated, and the volume value is determined accordingly. Here, the switch element group A includes a control signal Ax (control signals A1 to An) which has been latched by a latch signal TA applied to the latch circuit A: 9A before that.
Is output from the decoder A: 10A. On the other hand, the switch element group B outputs one of the control signals B1 to Bn previously latched by the latch signal TB applied to the latch circuit B: 9B from the decoder B: 10B, and outputs the switch element B1. To Bn are in the ON state, but are not involved in the determination of the volume value based on the set resistance value of the resistance element group R due to the non-selected state.

【0028】この状態で、スイッチ素子m(スイッチ素
子A1〜An,B1〜Bnの内の一つ)に対応するボリ
ューム値に切替える場合には、切替予定のボリューム値
に対応するボリューム設定ビット2の設定値を持つシリ
アルデータ1が入力された後、ボリューム設定のトリガ
となるボリューム切替信号STが入力される(図2参
照)。シリアルデータ1のENbit3からのAND回
路4への入力が「Hi」であることによって、AND回
路4からはボリューム切替信号STと同様のパルス信号
が出力される。このパルス信号すなわちボリューム切替
信号STの立上りエッジに応じてフリップフロップ5が
作動しそのQ出力を「Hi」として、それによりフリッ
プフロップ6を作動しフリップフロップ6からラッチ信
号TB を出力する。
In this state, when switching to the volume value corresponding to the switch element m (one of the switch elements A1 to An and B1 to Bn), the volume setting bit 2 corresponding to the volume value to be switched is set. After the serial data 1 having the set value is input, a volume switching signal ST serving as a trigger for volume setting is input (see FIG. 2). Since the input of the serial data 1 from the ENbit 3 to the AND circuit 4 is “Hi”, the AND circuit 4 outputs a pulse signal similar to the volume switching signal ST. In response to the rising edge of the pulse signal, that is, the rising edge of the volume switching signal ST, the flip-flop 5 operates to set its Q output to "Hi", thereby operating the flip-flop 6 and outputting the latch signal TB from the flip-flop 6.

【0029】ラッチ回路B:9Bに入力されたラッチ信
号TB によってラッチ回路B:9Bは、シリアルデータ
1のVOLbit2におけるボリューム切替予定値に相
当するデータ信号を新たにラッチし、デコーダ回路B:
10Bの出力はボリューム切替予定値に対応するBm
(出力B1〜Bnの内の一つ)となり、スイッチ素子B
m(スイッチ素子B1〜Bnの一つ)をON状態とする
ように切替えられる。
The latch circuit B: 9B newly latches a data signal corresponding to the volume switching expected value in VOLbit 2 of the serial data 1 by the latch signal TB input to the latch circuit B: 9B, and the decoder circuit B:
The output of 10B is Bm corresponding to the scheduled volume switching value.
(One of the outputs B1 to Bn) and the switching element B
m (one of the switch elements B1 to Bn) is switched to the ON state.

【0030】このボリューム切替信号STの立ち上りエ
ッジのタイミングにおいて、バイアス電流IA はフルレ
ベルに維持され、バイアス電流IB はゼロレベルに維持
される待機状態にある。バイアス電流IB がゼロレベル
に維持されている、この状態では、スイッチ素子群Bは
非選択状態であり、このスイッチ素子Bm(スイッチ素
子B1〜Bnの内の一つ)によるボリューム設定値は有
効となっていない。
At the timing of the rising edge of the volume switching signal ST, the bias current IA is maintained at a full level, and the bias current IB is in a standby state in which it is maintained at a zero level. In this state where the bias current IB is maintained at the zero level, the switch element group B is in the non-selected state, and the volume set value by this switch element Bm (one of the switch elements B1 to Bn) is effective. is not.

【0031】次に、ボリューム切替信号STの立ち下り
に応じてフリップフロップ12が作動し、バイアス切替
回路11へのトリガ入力信号TSを出力する。トリガ入
力信号TSの印加によりバイアス切替回路11は、バイ
アス電流IA,IB を抵抗RsおよびコンデンサCsに
よる時定数によって切替え、バイアス電流IA をフルレ
ベルからゼロレベルへ前記時定数をもって緩やかに移行
させるとともに、バイアス電流IB をゼロレベルからフ
ルレベルへ前記時定数をもって緩やかに移行させる。
Next, the flip-flop 12 operates in response to the fall of the volume switching signal ST, and outputs a trigger input signal TS to the bias switching circuit 11. Upon application of the trigger input signal TS, the bias switching circuit 11 switches the bias currents IA and IB according to the time constant of the resistor Rs and the capacitor Cs, and gradually shifts the bias current IA from full level to zero level with the time constant. The bias current IB is gradually shifted from the zero level to the full level with the time constant.

【0032】バイアス電流IB のフルレベルへの移行に
よって、スイッチ素子群BのON状態となっているスイ
ッチ素子Bm(スイッチ素子B1〜Bnの内の一つ)に
よるボリューム設定値が選択され、有効となる。そし
て、バイアス電流IA のゼロレベルへの移行によって、
スイッチ素子群Aは非選択状態となる。
When the bias current IB shifts to the full level, the volume set value by the switch element Bm (one of the switch elements B1 to Bn) in which the switch element group B is in the ON state is selected, and is set to be valid. Become. Then, by the shift of the bias current IA to the zero level,
The switch element group A is in a non-selected state.

【0033】この状態で、スイッチ素子n(スイッチ素
子A1〜An,B1〜Bnの内の一つ)に対応するボリ
ューム値に切替える場合には、切替予定のボリューム値
に対応するボリューム設定ビット2の設定値を持つシリ
アルデータ1が入力された後、ボリューム設定のトリガ
となるボリューム切替信号STが入力される(図2参
照)。シリアルデータ1のENbit3からのAND回
路4への入力が「Hi」であることによって、AND回
路4からはボリューム切替信号STと同様のパルス信号
が出力される。このパルス信号すなわちボリューム切替
信号STの立上りエッジに応じてフリップフロップ5が
作動しそのQ出力を今度は「Low」として、それによ
りフリップフロップ6を作動しフリップフロップ7から
ラッチ信号TA を出力する。
In this state, when switching to the volume value corresponding to the switch element n (one of the switch elements A1 to An and B1 to Bn), the volume setting bit 2 corresponding to the volume value to be switched is set. After the serial data 1 having the set value is input, a volume switching signal ST serving as a trigger for volume setting is input (see FIG. 2). Since the input of the serial data 1 from the ENbit 3 to the AND circuit 4 is “Hi”, the AND circuit 4 outputs a pulse signal similar to the volume switching signal ST. In response to the rising edge of this pulse signal, that is, the volume switching signal ST, the flip-flop 5 operates and its Q output is set to "Low", thereby operating the flip-flop 6 and outputting the latch signal TA from the flip-flop 7.

【0034】ラッチ回路A:9Aに入力されたラッチ信
号TA によってラッチ回路A:9Aは、シリアルデータ
1のVOLbit2におけるボリューム切替予定値に相
当するデータ信号を新たにラッチし、デコーダ回路B:
10Aの出力はボリューム切替予定値に対応するAnと
なり、スイッチ素子AnをON状態とするように切替え
られる。
The latch circuit A: 9A newly latches a data signal corresponding to the expected volume switching value in VOLbit 2 of the serial data 1 by the latch signal TA input to the latch circuit A: 9A.
The output of 10A becomes An corresponding to the scheduled volume switching value, and is switched so that the switch element An is turned on.

【0035】このボリューム切替信号STの立ち上りエ
ッジのタイミングにおいて、バイアス電流IA はゼロレ
ベルに維持され、バイアス電流IB はフルレベルに維持
される待機状態にある。バイアス電流IA がゼロレベル
に維持されている、この状態では、スイッチ素子群Aは
非選択状態であり、このスイッチ素子Anによるボリュ
ーム設定値は有効となっていない。
At the timing of the rising edge of the volume switching signal ST, the bias current IA is maintained at zero level, and the bias current IB is in a standby state in which it is maintained at full level. In this state where the bias current IA is maintained at the zero level, the switch element group A is in the non-selected state, and the volume set value by this switch element An is not valid.

【0036】次に、ボリューム切替信号STの立ち下り
に応じてフリップフロップ12が作動し、バイアス切替
回路11へのトリガ入力信号TSを出力する。トリガ入
力信号TSの印加によりバイアス切替回路11は、バイ
アス電流IA,IB を抵抗RsおよびコンデンサCsに
よる時定数によって切替え、バイアス電流IA をゼロレ
ベルからフルレベルへ前記時定数をもって緩やかに移行
させるとともに、バイアス電流IB をフルレベルからゼ
ロレベルへ前記時定数をもって緩やかに移行させる。
Next, the flip-flop 12 operates in response to the fall of the volume switching signal ST, and outputs a trigger input signal TS to the bias switching circuit 11. Upon application of the trigger input signal TS, the bias switching circuit 11 switches the bias currents IA and IB according to the time constant of the resistor Rs and the capacitor Cs, and gradually shifts the bias current IA from zero level to the full level with the time constant. The bias current IB is gradually shifted from the full level to the zero level with the time constant.

【0037】バイアス電流IA のフルレベルへの移行に
よって、スイッチ素子群AのON状態となっているスイ
ッチ素子Anによるボリューム設定値が選択され、有効
となる。そして、バイアス電流IB のゼロレベルへの移
行によって、スイッチ素子群Bは非選択状態となる。
When the bias current IA shifts to the full level, the volume set value by the switch element An in which the switch element group A is ON is selected and becomes effective. When the bias current IB shifts to the zero level, the switch element group B is deselected.

【0038】さらに、スイッチ素子l切替命令としての
ボリューム切替信号STが発せられると、上述と同様の
動作により、そのスイッチ素子Bl(スイッチ素子B1
〜Bnの内の一つ)がON状態となり、スイッチ素子群
Bが選択される。
Further, when a volume switching signal ST is issued as a switching element l switching command, the switching element B1 (switch element B1) is operated by the same operation as described above.
To Bn) are turned ON, and the switch element group B is selected.

【0039】このように常に切替えられるスイッチ群
A,Bの接続されたオペアンプは、非選択状態にあるた
め、スイッチの寄生容量を要因とされるショックノイズ
は、オペアンプSAの出力へは全く影響されない。ま
た、オペアンプSAのスイッチ切替は、バイアス切替回
路11の時定数により緩やかに変化するため、オペアン
プSAの入力バイアス電流を要因とするショックノイズ
は防止される。
Since the operational amplifier connected to the switch groups A and B, which are always switched, is in a non-selected state, shock noise caused by the parasitic capacitance of the switch is not affected at all by the output of the operational amplifier SA. . In addition, since the switching of the operational amplifier SA is gently changed by the time constant of the bias switching circuit 11, shock noise caused by the input bias current of the operational amplifier SA is prevented.

【0040】この発明による実施の形態によれば、互い
に直列接続された複数の抵抗素子R1,R2,R3,R
4,R5,…,Rnからなる抵抗素子群Rと、前記抵抗
素子にそれぞれ接続された複数のスイッチ素子A1,A
2,A3,A4,A5,…,Anからなり、それぞれの
スイッチ素子のスイッチ動作に応じて前記抵抗素子群の
抵抗値を設定するための第1のスイッチ素子群Aと、前
記第1のスイッチ素子群Aにおける複数のスイッチ素子
A1,A2,A3,A4,A5,…,Anにそれぞれ並
列に接続された複数のスイッチ素子B1,B2,B3,
B4,B5,…,Bnからなり、前記第1のスイッチ素
子群Aと対をなして、それぞれのスイッチ素子のスイッ
チ動作に応じて前記抵抗素子群Rの抵抗値を設定するた
めの第2のスイッチ素子群Bと、前記第1および第2の
スイッチ素子群A,Bのいずれか一方を選択してそのス
イッチ素子を通る電流を導出し、前記第1および第2の
スイッチ素子群A,Bの一方における前記抵抗値の設定
を有効にする段とを備え、前記切替手段の切替動作によ
って抵抗素子群Rの抵抗値を変化しボリューム値を変更
する場合には、切替手段によって選択されていない前記
第1および第2のスイッチ素子群A,Bの他方の設定抵
抗値を変更予定のボリューム値に相当する値に設定し、
かつ、前記切替手段を第1および第2のバイアス電流源
によりバイアス電流を供給されるスイッチ付オペアンプ
SAにより構成し、前記第1および第2のバイアス電流
源によるバイアス電流の増減によって前記第1および第
2のスイッチ素子群A,Bの一方および他方におけるス
イッチ素子を通る電流をゼロレベルからハイレベルまた
はハイレベルからゼロレベルに所定の時定数をもって変
化することによって、第1および第2のスイッチ素子群
の他方における前記抵抗値の設定を有効にするようにし
たので、バイアス電流の調整によってボリューム切替時
のノイズをより的確に防止できる電子ボリュームを得る
ことができる。
According to the embodiment of the present invention, a plurality of resistance elements R1, R2, R3, R
, Rn, and a plurality of switch elements A1, A connected to the resistance elements, respectively.
2, A3, A4, A5,..., An, a first switch element group A for setting the resistance value of the resistance element group according to the switching operation of each switch element, and the first switch A plurality of switch elements B1, B2, B3 connected in parallel to the plurality of switch elements A1, A2, A3, A4, A5,.
, Bn, and a second pair for setting the resistance value of the resistor element group R in accordance with the switching operation of each switch element, forming a pair with the first switch element group A. A switch element group B and one of the first and second switch element groups A and B are selected to derive a current passing through the switch element, and the first and second switch element groups A and B are selected. A stage for validating the setting of the resistance value in one of the above, when the resistance value of the resistance element group R is changed by the switching operation of the switching means to change the volume value, the switching means is not selected by the switching means Setting the other set resistance value of the first and second switch element groups A and B to a value corresponding to a volume value to be changed;
The switching means is constituted by an operational amplifier SA with a switch to which a bias current is supplied by first and second bias current sources, and the first and second bias current sources are used to increase and decrease the bias current. By changing the current passing through the switch element in one and the other of the second switch element groups A and B from zero level to high level or from high level to zero level with a predetermined time constant, the first and second switch elements are changed. Since the setting of the resistance value on the other side of the group is made valid, it is possible to obtain an electronic volume that can more accurately prevent noise during volume switching by adjusting the bias current.

【0041】また、この発明による実施の形態によれ
ば、ボリューム切替指令STに応じて第1および第2の
スイッチ素子群A,Bの一方から他方または他方から一
方への切替タイミングを設定するタイミング回路と、ボ
リューム切替指令に応じて前記スイッチ付オペアンプS
Aからなる切替手段の第1および第2のバイアス電流源
におけるバイアス電流を所定の時定数をもって変化させ
るバイアス切替回路11とを設け、ボリューム切替指令
信号STの立ち上りエッジで、前記第1および第2のス
イッチ素子群A,Bを切り替える、それぞれのバイアス
電流を所定の待機状態とするとともに、ボリューム切替
指令信号の立ち下りエッジで、バイアス切替回路11を
作動し前記第1および第2のスイッチ素子群A,Bを切
り替えるようにしたので、切替に際して所定の待機状態
とされるバイアス切替回路によるバイアス電流IA ,I
B の切替によってボリューム切替時のノイズを更に的確
に防止できる電子ボリュームを得ることができる。
According to the embodiment of the present invention, the timing for setting the switching timing from one of the first and second switch element groups A and B to the other or the other from one in response to the volume switching command ST. Circuit and the operational amplifier with switch S according to a volume switching command.
And a bias switching circuit 11 for changing a bias current in the first and second bias current sources of the switching means having a predetermined time constant with a predetermined time constant. The switch element groups A and B are switched. The respective bias currents are set to a predetermined standby state, and the first and second switch element groups are activated by operating the bias switching circuit 11 at the falling edge of the volume switching command signal. Since A and B are switched, the bias currents IA and I by the bias switching circuit which are brought into a predetermined standby state when switching are performed.
By switching B, it is possible to obtain an electronic volume that can more accurately prevent noise during volume switching.

【0042】そして、この発明による実施の形態によれ
ば、ボリューム切替指令信号STの立ち上りエッジに応
動して前記第1および第2のスイッチング素子群A,B
の一方を動作可能状態とし、他方を動作不能状態とする
第1のフリップフロップ15と、ボリューム切替指令信
号STの立ち下りエッジに応動してバイアス切替回路1
1を作動し前記第1および第2のスイッチ素子群A,B
を切り替える第2のフリップフロップ12とを設けたの
で、フリップフロップにより作動されるバイアス切替回
路によるバイアス電流IA ,IB の切替によってボリュ
ーム切替時のノイズをより一層的確に防止できる電子ボ
リュームを得ることができる。
According to the embodiment of the present invention, the first and second switching element groups A and B are responsive to the rising edge of the volume switching command signal ST.
And a bias switching circuit 1 in response to the falling edge of the volume switching command signal ST.
1 to activate the first and second switch element groups A, B
Is provided, the second flip-flop 12 is provided to switch between the bias currents IA and IB by the bias switching circuit operated by the flip-flop, thereby obtaining an electronic volume that can more accurately prevent noise at the time of volume switching. it can.

【0043】[0043]

【発明の効果】第1の発明によれば、互いに直列接続さ
れた複数の抵抗素子からなる抵抗素子群と、前記抵抗素
子にそれぞれ接続された複数のスイッチ素子からなり、
それぞれのスイッチ素子のスイッチ動作に応じて前記抵
抗素子群の抵抗値を設定するための第1のスイッチ素子
群と、前記第1のスイッチ素子群における複数のスイッ
チ素子にそれぞれ並列に接続された複数のスイッチ素子
からなり、前記第1のスイッチ素子群と対をなして、そ
れぞれのスイッチ素子のスイッチ動作に応じて前記抵抗
素子群の抵抗値を設定するための第2のスイッチ素子群
と、前記第1および第2のスイッチ素子群のいずれか一
方を選択してそのスイッチ素子を通る電流を導出し、前
記第1および第2のスイッチ素子群の一方における前記
抵抗値の設定を有効にする切替手段とを備え、前記切替
手段は、前記第1および第2のスイッチ素子群の一方か
ら他方への切替時に、前記第1および第2のスイッチ素
子群の一方におけるスイッチ素子を通る電流をハイレベ
ルからゼロレベルに所定の時定数をもって変化するとと
もに、前記第1および第2のスイッチ素子群の他方にお
けるスイッチ素子を通る電流をゼロレベルからハイレベ
ルに所定の時定数をもって変化することによって、前記
第1および第2のスイッチ素子群の他方における前記抵
抗値の設定を有効にするようにしたので、ボリューム切
替時のノイズを的確に防止できる電子ボリュームを得る
ことができる。
According to the first aspect of the present invention, there are provided a resistor element group including a plurality of resistor elements connected in series to each other, and a plurality of switch elements respectively connected to the resistor elements.
A first switch element group for setting a resistance value of the resistor element group according to a switching operation of each switch element, and a plurality of switch elements connected in parallel to the plurality of switch elements in the first switch element group, respectively. A second switch element group for pairing with the first switch element group and setting a resistance value of the resistor element group in accordance with a switching operation of each switch element; and A switch for selecting one of the first and second switch element groups to derive a current passing through the switch element, and enabling the setting of the resistance value in one of the first and second switch element groups Means for switching one of the first and second switch element groups when one of the first and second switch element groups is switched to the other. The current passing through the switch element changes from a high level to a zero level with a predetermined time constant, and the current passing through the switch element in the other one of the first and second switch element groups changes from a zero level to a high level with a predetermined time constant. The setting of the resistance value in the other of the first and second switch element groups is made effective by changing the above, so that it is possible to obtain an electronic volume that can accurately prevent noise during volume switching. .

【0044】第2の発明によれば、互いに直列接続され
た複数の抵抗素子からなる抵抗素子群と、前記抵抗素子
にそれぞれ接続された複数のスイッチ素子からなり、そ
れぞれのスイッチ素子のスイッチ動作に応じて前記抵抗
素子群の抵抗値を設定するための第1のスイッチ素子群
と、前記第1のスイッチ素子群における複数のスイッチ
素子にそれぞれ並列に接続された複数のスイッチ素子か
らなり、前記第1のスイッチ素子群と対をなして、それ
ぞれのスイッチ素子のスイッチ動作に応じて前記抵抗素
子群の抵抗値を設定するための第2のスイッチ素子群
と、前記第1および第2のスイッチ素子群のいずれか一
方を選択してそのスイッチ素子を通る電流を導出し、前
記第1および第2のスイッチ素子群の一方における前記
抵抗値の設定を有効にする切替手段とを備え、前記切替
手段の切替動作によって抵抗素子群の抵抗値を変化しボ
リューム値を変更する場合には、切替手段によって選択
されていない前記第1および第2のスイッチ素子群の他
方の設定抵抗値を変更予定のボリューム値に相当する値
に設定し、かつ、前記切替手段は、前記第1および第2
のスイッチ素子群の一方から他方への切替に応じて、前
記第1および第2のスイッチ素子群の一方におけるスイ
ッチ素子を通る電流をハイレベルからゼロレベルに所定
の時定数をもって変化するとともに、前記第1および第
2のスイッチ素子群の他方におけるスイッチ素子を通る
電流をゼロレベルからハイレベルに所定の時定数をもっ
て変化することによって、前記第1および第2のスイッ
チ素子群の他方における前記抵抗値の設定を有効にする
ようにしたので、ボリューム切替時のノイズをより的確
に防止できる電子ボリュームを得ることができる。
According to the second aspect of the present invention, the resistance element group includes a plurality of resistance elements connected in series to each other, and a plurality of switch elements connected to the resistance elements. A first switch element group for setting a resistance value of the resistance element group in accordance with the first switch element group, and a plurality of switch elements respectively connected in parallel to the plurality of switch elements in the first switch element group. A second switch element group for forming a pair with the first switch element group and setting a resistance value of the resistance element group in accordance with a switching operation of each switch element; and the first and second switch elements. Selecting one of the groups to derive a current through the switch element and enabling the setting of the resistance value in one of the first and second switch elements Switching means for changing the resistance value of the resistor element group by the switching operation of the switching means to change the volume value, when the first and second switch element groups not selected by the switching means are changed. The other set resistance value is set to a value corresponding to the volume value to be changed, and the switching means is configured to switch the first and second resistance values.
In response to switching from one of the switch element groups to the other, the current passing through the switch element in one of the first and second switch element groups changes from a high level to a zero level with a predetermined time constant, and The resistance value in the other of the first and second switch element groups is changed by changing the current passing through the switch element in the other of the first and second switch element groups from a zero level to a high level with a predetermined time constant. Since the setting is made effective, it is possible to obtain an electronic volume that can more accurately prevent noise during volume switching.

【0045】第3の発明によれば、前記切替手段を第1
および第2のバイアス電流源によりバイアス電流を供給
されるスイッチ付オペアンプにより構成し、前記第1お
よび第2のバイアス電流源によるバイアス電流の増減に
よって前記第1および第2のスイッチ素子群の一方およ
び他方におけるスイッチ素子を通る電流をゼロレベルか
らハイレベルまたはハイレベルからゼロレベルに所定の
時定数をもって変化するようにしたので、ボリューム切
替時のノイズを一層的確に防止できる電子ボリュームを
得ることができる。
According to the third invention, the switching means is provided with the first switch.
And an operational amplifier with a switch to which a bias current is supplied by a second bias current source, wherein one of the first and second switch element groups and one of the first and second switch element groups are provided by increasing or decreasing the bias current by the first and second bias current sources. Since the current passing through the switch element on the other side is changed from zero level to high level or from high level to zero level with a predetermined time constant, it is possible to obtain an electronic volume that can more accurately prevent noise during volume switching. .

【0046】第4の発明によれば、ボリューム切替指令
に応じて第1および第2の抵抗素子群の一方から他方ま
たは他方から一方への切替タイミングを設定するタイミ
ング回路と、ボリューム切替指令に応じて前記スイッチ
付オペアンプからなる切替手段の第1および第2のバイ
アス電流源におけるバイアス電流を所定の時定数をもっ
て変化させるバイアス切替回路とを設けたので、ボリュ
ーム切替時のノイズを更に的確に防止できる電子ボリュ
ームを得ることができる。
According to the fourth invention, a timing circuit for setting a switching timing from one of the first and second resistance element groups to the other or from the other to one in response to a volume switching command, And a bias switching circuit for changing the bias current in the first and second bias current sources of the switching means comprising the operational amplifier with a switch with a predetermined time constant, so that noise at the time of volume switching can be more accurately prevented. You can get an electronic volume.

【0047】第5の発明によれば、ボリューム切替指令
信号の立ち上りエッジで、前記第1および第2のスイッ
チ素子群を切り替える、それぞれのバイアス電流を所定
の待機状態とするとともに、ボリューム切替指令信号の
立ち下りエッジで、バイアス切替回路を作動し前記第1
および第2のスイッチ素子群を切り替えるようにしたの
で、ボリューム切替時のノイズをより一層的確に防止で
きる電子ボリュームを得ることができる。
According to the fifth aspect, at the rising edge of the volume switching command signal, the first and second switch element groups are switched, the respective bias currents are set to a predetermined standby state, and the volume switching command signal is switched. At the falling edge of, the bias switching circuit is activated and the first
Further, since the second switch element group is switched, it is possible to obtain an electronic volume that can more accurately prevent noise at the time of volume switching.

【0048】第6の発明によれば、ボリューム切替指令
信号の立ち上りエッジに応動して前記第1および第2の
スイッチング素子群の一方を動作可能状態とし、他方を
動作不能状態とする第1のフリップフロップと、ボリュ
ーム切替指令信号の立ち下りエッジに応動してバイアス
切替回路を作動し前記第1および第2のスイッチ素子群
を切り替える第2のフリップフロップとを設けたので、
ボリューム切替時のノイズをなお一層的確に防止できる
電子ボリュームを得ることができる。
According to the sixth aspect, in response to the rising edge of the volume switching command signal, one of the first and second switching element groups is made operable and the other is made inoperative. Since the flip-flop and the second flip-flop for switching the first and second switch element groups by operating the bias switching circuit in response to the falling edge of the volume switching command signal are provided,
It is possible to obtain an electronic volume that can more accurately prevent noise during volume switching.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明による実施の形態を示す接続図。FIG. 1 is a connection diagram showing an embodiment according to the present invention.

【図2】 この発明による実施の形態におけるタイミン
グ発生回路を示す接続図。
FIG. 2 is a connection diagram showing a timing generation circuit in the embodiment according to the present invention;

【図3】 この発明による実施の形態におけるバイアス
切替回路を示す接続図。
FIG. 3 is a connection diagram showing a bias switching circuit in the embodiment according to the present invention.

【図4】 この発明による実施の形態における動作タイ
ミング説明図。
FIG. 4 is an explanatory diagram of operation timing in the embodiment according to the present invention.

【図5】 従来技術における構成例を示す接続図。FIG. 5 is a connection diagram showing a configuration example in a conventional technique.

【図6】 CMOSスイッチの構成および等価回路と寄
生容量の影響を示す説明図。
FIG. 6 is an explanatory diagram showing a configuration of a CMOS switch, an equivalent circuit, and an influence of a parasitic capacitance.

【符号の説明】[Explanation of symbols]

RL 抵抗ラダー部、SA スイッチ付オペアンプ部、
TC タイミング回路部、Vin 入力端子、R 抵抗素
子群、R1,R2,R3,R4,R5,…,Rn 抵抗
素子、A スイッチ素子群、A1,A2,A3,A4,
A5,…,An、B スイッチ素子群、B1,B2,B
3,B4,B5,…,Bn スイッチ素子、Vout 出
力端子、11 バイアス切替回路、13 タイミング回
路。
RL resistor ladder section, operational amplifier section with SA switch,
TC timing circuit section, Vin input terminal, R resistance element group, R1, R2, R3, R4, R5,..., Rn resistance element, A switch element group, A1, A2, A3, A4
A5,..., An, B switch element group, B1, B2, B
3, B4, B5,..., Bn switch element, Vout output terminal, 11 bias switching circuit, 13 timing circuit.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J092 AA01 AA47 CA41 FA20 FR15 HA08 HA10 HA17 HA18 HA25 HA29 HA39 KA00 KA02 KA05 KA07 KA12 KA17 KA25 KA33 KA36 SA05 TA01 TA06 5J100 AA15 BA10 BB10 BB21 BC06 CA01 CA02 CA05 CA07 CA12 CA18 CA19 CA23 CA29 DA06 EA02 FA05  ──────────────────────────────────────────────────の Continued on the front page F term (reference) 5J092 AA01 AA47 CA41 FA20 FR15 HA08 HA10 HA17 HA18 HA25 HA29 HA39 KA00 KA02 KA05 KA07 KA12 KA17 KA25 KA33 KA36 SA05 TA01 TA06 5J100 AA15 BA10 BB10 BB21 CA05 CA01 CA02 CA23 CA29 DA06 EA02 FA05

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 互いに直列接続された複数の抵抗素子か
らなる抵抗素子群と、前記抵抗素子にそれぞれ接続され
た複数のスイッチ素子からなり、それぞれのスイッチ素
子のスイッチ動作に応じて前記抵抗素子群の抵抗値を設
定するための第1のスイッチ素子群と、前記第1のスイ
ッチ素子群における複数のスイッチ素子にそれぞれ並列
に接続された複数のスイッチ素子からなり、前記第1の
スイッチ素子群と対をなして、それぞれのスイッチ素子
のスイッチ動作に応じて前記抵抗素子群の抵抗値を設定
するための第2のスイッチ素子群と、前記第1および第
2のスイッチ素子群のいずれか一方を選択してそのスイ
ッチ素子を通る電流を導出し、前記第1および第2のス
イッチ素子群の一方における前記抵抗値の設定を有効に
する切替手段とを備え、前記切替手段は、前記第1およ
び第2のスイッチ素子群の一方から他方への切替時に、
前記第1および第2のスイッチ素子群の一方におけるス
イッチ素子を通る電流をハイレベルからゼロレベルに所
定の時定数をもって変化するとともに、前記第1および
第2のスイッチ素子群の他方におけるスイッチ素子を通
る電流をゼロレベルからハイレベルに所定の時定数をも
って変化することによって、前記第1および第2のスイ
ッチ素子群の他方における前記抵抗値の設定を有効にす
るようにしたことを特徴とする電子ボリューム。
1. A resistive element group comprising a plurality of resistive elements connected in series to each other and a plurality of switch elements respectively connected to the resistive elements, wherein the resistive element group depends on the switching operation of each switch element. A first switch element group for setting the resistance value of the first switch element group, and a plurality of switch elements connected in parallel to the plurality of switch elements in the first switch element group. Forming a pair, a second switch element group for setting the resistance value of the resistor element group according to the switching operation of each switch element, and one of the first and second switch element groups. Switching means for selecting and deriving a current passing through the switch element, and enabling the setting of the resistance value in one of the first and second switch element groups. The switching means is configured to switch from one of the first and second switch element groups to the other,
The current passing through the switch element in one of the first and second switch element groups changes from a high level to a zero level with a predetermined time constant, and the switch element in the other of the first and second switch element groups is An electronic device wherein the setting of the resistance value in the other of the first and second switch element groups is made effective by changing a passing current from a zero level to a high level with a predetermined time constant. volume.
【請求項2】 互いに直列接続された複数の抵抗素子か
らなる抵抗素子群と、前記抵抗素子にそれぞれ接続され
た複数のスイッチ素子からなり、それぞれのスイッチ素
子のスイッチ動作に応じて前記抵抗素子群の抵抗値を設
定するための第1のスイッチ素子群と、前記第1のスイ
ッチ素子群における複数のスイッチ素子にそれぞれ並列
に接続された複数のスイッチ素子からなり、前記第1の
スイッチ素子群と対をなして、それぞれのスイッチ素子
のスイッチ動作に応じて前記抵抗素子群の抵抗値を設定
するための第2のスイッチ素子群と、前記第1および第
2のスイッチ素子群のいずれか一方を選択してそのスイ
ッチ素子を通る電流を導出し、前記第1および第2のス
イッチ素子群の一方における前記抵抗値の設定を有効に
する切替手段とを備え、前記切替手段の切替動作によっ
て抵抗素子群の抵抗値を変化しボリューム値を変更する
場合には、切替手段によって選択されていない前記第1
および第2のスイッチ素子群の他方の設定抵抗値を変更
予定のボリューム値に相当する値に設定し、かつ、前記
切替手段は、前記第1および第2のスイッチ素子群の一
方から他方への切替に応じて、前記第1および第2のス
イッチ素子群の一方におけるスイッチ素子を通る電流を
ハイレベルからゼロレベルに所定の時定数をもって変化
するとともに、前記第1および第2のスイッチ素子群の
他方におけるスイッチ素子を通る電流をゼロレベルから
ハイレベルに所定の時定数をもって変化することによっ
て、前記第1および第2のスイッチ素子群の他方におけ
る前記抵抗値の設定を有効にするようにしたことを特徴
とする電子ボリューム。
2. A resistive element group comprising a plurality of resistive elements connected in series to each other, and a plurality of switch elements respectively connected to said resistive elements, wherein said resistive element group according to a switching operation of each switch element. A first switch element group for setting the resistance value of the first switch element group, and a plurality of switch elements connected in parallel to the plurality of switch elements in the first switch element group. Forming a pair, a second switch element group for setting the resistance value of the resistor element group according to the switching operation of each switch element, and one of the first and second switch element groups. Switching means for selecting and deriving a current passing through the switch element, and enabling the setting of the resistance value in one of the first and second switch element groups. When the volume of the resistance element group is changed by changing the resistance value of the resistance element group by the switching operation of the switching means, the first signal not selected by the switching means is selected.
And the other set resistance value of the second switch element group is set to a value corresponding to a volume value to be changed, and the switching means is configured to switch from one of the first and second switch element groups to the other. In response to the switching, the current passing through the switch element in one of the first and second switch element groups is changed from a high level to a zero level with a predetermined time constant, and the current of the first and second switch element groups is changed. The setting of the resistance value in the other of the first and second switch element groups is made valid by changing the current passing through the switch element on the other side from a zero level to a high level with a predetermined time constant. Electronic volume characterized by.
【請求項3】 前記切替手段を第1および第2のバイア
ス電流源によりバイアス電流を供給されるスイッチ付オ
ペアンプにより構成し、前記第1および第2のバイアス
電流源によるバイアス電流の増減によって前記第1およ
び第2のスイッチ素子群の一方および他方におけるスイ
ッチ素子を通る電流をゼロレベルからハイレベルまたは
ハイレベルからゼロレベルに所定の時定数をもって変化
するようにしたことを特徴とする請求項2に記載の電子
ボリューム。
3. The switching means comprises an operational amplifier with a switch to which a bias current is supplied by first and second bias current sources, and wherein the first and second bias current sources increase or decrease the bias current to increase or decrease the bias current. 3. The method according to claim 2, wherein the current passing through the switch element in one or the other of the first and second switch element groups is changed from a zero level to a high level or from a high level to a zero level with a predetermined time constant. Electronic volume described.
【請求項4】 ボリューム切替指令に応じて第1および
第2のスイッチ素子群の一方から他方または他方から一
方への切替タイミングを設定するタイミング回路と、ボ
リューム切替指令に応じて前記スイッチ付オペアンプか
らなる切替手段の第1および第2のバイアス電流源にお
けるバイアス電流を所定の時定数をもって変化させるバ
イアス切替回路とを設けたことを特徴とする請求項3に
記載の電子ボリューム。
4. A timing circuit for setting a switching timing from one of the first and second switch element groups to the other or the other from the one according to a volume switching command, and from the operational amplifier with switch according to a volume switching command. 4. The electronic volume according to claim 3, further comprising a bias switching circuit for changing a bias current in the first and second bias current sources of the switching means with a predetermined time constant.
【請求項5】 ボリューム切替指令信号の立ち上りエッ
ジで、前記第1および第2のスイッチ素子群を切り替え
る、それぞれのバイアス電流を所定の待機状態とすると
ともに、ボリューム切替指令信号の立ち下りエッジで、
バイアス切替回路を作動し前記第1および第2のスイッ
チ素子群を切り替えるようにすることを特徴とする請求
項4に記載の電子ボリューム。
5. A method according to claim 1, wherein the first and second switch element groups are switched at a rising edge of a volume switching command signal, each bias current is set to a predetermined standby state, and at a falling edge of the volume switching command signal,
The electronic volume according to claim 4, wherein a bias switching circuit is operated to switch the first and second switch element groups.
【請求項6】 ボリューム切替指令信号の立ち上りエッ
ジに応動して前記第1および第2のスイッチング素子群
の一方を動作可能状態とし、他方を動作不能状態とする
第1のフリップフロップと、ボリューム切替指令信号の
立ち下りエッジに応動してバイアス切替回路を作動し前
記第1および第2のスイッチ素子群を切り替える第2の
フリップフロップとを設けたことを特徴とする請求項4
に記載の電子ボリューム。
6. A first flip-flop that sets one of the first and second switching elements to an operable state and the other to an inoperative state in response to a rising edge of a volume switching command signal, and a volume switch. 5. The semiconductor device according to claim 4, further comprising a second flip-flop that operates a bias switching circuit in response to a falling edge of the command signal to switch between the first and second switch element groups.
Electronic volume as described in.
JP11201244A 1999-07-15 1999-07-15 Electronic volume Pending JP2001036361A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11201244A JP2001036361A (en) 1999-07-15 1999-07-15 Electronic volume

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11201244A JP2001036361A (en) 1999-07-15 1999-07-15 Electronic volume

Publications (1)

Publication Number Publication Date
JP2001036361A true JP2001036361A (en) 2001-02-09

Family

ID=16437737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11201244A Pending JP2001036361A (en) 1999-07-15 1999-07-15 Electronic volume

Country Status (1)

Country Link
JP (1) JP2001036361A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005094119A1 (en) * 2004-03-29 2005-10-06 Rohm Co., Ltd Sound quality regulator
JP2006020265A (en) * 2004-06-30 2006-01-19 Renesas Technology Corp Wireless communication receiver
JP2006262265A (en) * 2005-03-18 2006-09-28 Rohm Co Ltd Operational amplifier, amplifier circuit using the same, and electronic apparatus
JP2006262264A (en) * 2005-03-18 2006-09-28 Rohm Co Ltd Current control circuit, signal-amplifying apparatus using the same and electronic device
JP2006311361A (en) * 2005-04-28 2006-11-09 Rohm Co Ltd Attenuator, and variable gain amplifier and electronic equipment using the same
CN101192811A (en) * 2006-11-30 2008-06-04 三美电机株式会社 Variable gain amplifier circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005094119A1 (en) * 2004-03-29 2005-10-06 Rohm Co., Ltd Sound quality regulator
JP2005286532A (en) * 2004-03-29 2005-10-13 Rohm Co Ltd Sound quality adjustment apparatus
KR100760997B1 (en) * 2004-03-29 2007-09-21 로무 가부시키가이샤 Sound quality adjustment device
JP2006020265A (en) * 2004-06-30 2006-01-19 Renesas Technology Corp Wireless communication receiver
JP2006262265A (en) * 2005-03-18 2006-09-28 Rohm Co Ltd Operational amplifier, amplifier circuit using the same, and electronic apparatus
JP2006262264A (en) * 2005-03-18 2006-09-28 Rohm Co Ltd Current control circuit, signal-amplifying apparatus using the same and electronic device
JP4689309B2 (en) * 2005-03-18 2011-05-25 ローム株式会社 Amplification circuit and electronic equipment
JP2006311361A (en) * 2005-04-28 2006-11-09 Rohm Co Ltd Attenuator, and variable gain amplifier and electronic equipment using the same
CN101192811A (en) * 2006-11-30 2008-06-04 三美电机株式会社 Variable gain amplifier circuit
JP2008141358A (en) * 2006-11-30 2008-06-19 Mitsumi Electric Co Ltd Variable gain amplifier circuit

Similar Documents

Publication Publication Date Title
JP3902444B2 (en) Mixed signal integrated circuit device
US5959481A (en) Bus driver circuit including a slew rate indicator circuit having a one shot circuit
KR20020027258A (en) Power supply pulse width modulation(pwm) control system
KR20020015671A (en) Time-to-digital converter
US20100128898A1 (en) Method and apparatus for operation sequencing of audio amplifiers
US7136000B1 (en) Selective offset adjustment of a track and hold circuit
US8508274B2 (en) Duty correction circuit
JP2001036361A (en) Electronic volume
US7724038B2 (en) Semiconductor device for receiving external signal having receiving circuit using internal reference voltage
US7518424B2 (en) Slew rate controlled output circuit
EP0485973A2 (en) Switching constant current source circuit
US7388409B2 (en) Offset independent sense circuit and method
JPH04273613A (en) Current driving circuit
JP2005244413A (en) Automatic time constant adjustment circuit
JP4897365B2 (en) regulator
JP4558649B2 (en) Delay circuit and test apparatus
JP2009218822A (en) Mute circuit
JP3278635B2 (en) Semiconductor integrated circuit
JP2001292053A (en) Delay circuit, semiconductor device using the circuit, and semiconductor integrated circuit
KR100760997B1 (en) Sound quality adjustment device
JP2002026670A (en) Resistance ladder type electronic volume
US6940329B2 (en) Hysteresis circuit used in comparator
US7183806B2 (en) Output circuit
KR100897294B1 (en) Input buffer of semiconductor intergrated circuit
JPH10171548A (en) Intermediate phase clock generating circuit