JP2626191B2 - AMI signal receiving circuit - Google Patents
AMI signal receiving circuitInfo
- Publication number
- JP2626191B2 JP2626191B2 JP17481490A JP17481490A JP2626191B2 JP 2626191 B2 JP2626191 B2 JP 2626191B2 JP 17481490 A JP17481490 A JP 17481490A JP 17481490 A JP17481490 A JP 17481490A JP 2626191 B2 JP2626191 B2 JP 2626191B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- input
- output
- waveform
- signal receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信装置等に使用するAMI信号受信回路に関
する。Description: TECHNICAL FIELD The present invention relates to an AMI signal receiving circuit used for a communication device or the like.
従来、AMI（Alternate Mark Inversion）信号受信回
路は第４図に示されるように構成されている。Conventionally, an AMI (Alternate Mark Inversion) signal receiving circuit is configured as shown in FIG.
第４図において、入力端Ｉから入力された信号ｉはコ
イルN3に入力され、コイルN1,N2から出力される。コイ
ルN1,N2,N3は互いに電磁的に結合してトランスT1を形成
している。コイルN1,N2からの出力は直流バイアス電圧
−V1がそれぞれ重畳されてコンパレータP1,P2の正極入
力側に入力され、処理の容易な、たとえば、TTL信号レ
ベルに変換されて出力端M,Lから出力される。In FIG. 4, a signal i input from an input terminal I is input to a coil N3 and output from coils N1 and N2. The coils N1, N2, N3 are electromagnetically coupled to each other to form a transformer T1. The output from the coil N1, N2 is input DC bias voltage -V 1 is superimposed respectively to the positive input of comparator P1, P2, easy processing, for example, the output terminal is converted into the TTL signal level M, L Output from
上述した従来のAMI信号受信回路は、非直線等化され
たAMI信号を受信する場合、第５図におけるコンパレー
タP1の正極入力側の波形ｊの期間t3で示されるアンダー
シュート波形のために、コンパレータP1の出力において
は同図の波形ｍの期間ａで示される不要の信号が出力さ
れてしまう。Conventional AMI signal receiving circuit described above, when receiving an AMI signal nonlinear equalization for undershoot waveform shown in the period t 3 of the waveform j of the positive input of comparator P1 in FIG. 5, At the output of the comparator P1, an unnecessary signal shown in a period a of the waveform m in FIG.
このようなコンパレータP1,P2からの不要の信号の出
力を防止するためには、たとえば、第４図において直流
バイアス電圧−V1を最適値に設定するか、同図の部分Ｆ
において、たとえば、第６図に示すようなフィルタを設
けてアンダーシュートを軽減させるかの方法がとられて
いる。In order to prevent output of unnecessary signals from such comparators P1, P2, for example, set to the optimum value a DC bias voltage -V 1 in FIG. 4, the portion of the figure F
For example, there is a method of providing a filter as shown in FIG. 6 to reduce undershoot.
しかし、非直線等化のためのアンダーシュート波形は
伝送路の特性により大きく変化するものである。従っ
て、充分な余裕を持ってアンダーシュートの影響を受け
ないように直流バイアス電圧−V1あるいはフィルタの特
性を設定すると、最低入力レベルにおいて本来の信号が
検出できなくなるという問題がある。また、直流バイア
ス電圧−V1やフィルタの設定値を変化させなければなら
ないため、回路上に調整用部品を用いなければならない
という欠点があった。However, the undershoot waveform for non-linear equalization greatly changes depending on the characteristics of the transmission path. Therefore, setting the DC bias voltage -V 1 or characteristic of the filter so as not to be affected by undershoot with a sufficient margin, there is a problem that the original signal can not be detected at the lowest input level. Moreover, since it is necessary to change the DC bias voltage -V 1 and the set value of the filter, it has a drawback that it is necessary to use the adjustment parts on the circuit.
本発明の目的は、広範囲に変化する入力信号の波形に
おいても、回路上になんの調整を施す必要なく確実に動
作するAMI信号受信回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an AMI signal receiving circuit that operates reliably without any adjustment on the circuit even when the input signal waveform varies over a wide range.
本発明のAMI信号受信回路は、第１、第２及び第３の
コイルによって形成されるトランスの前記第３のコイル
の両端が入力端子であり、前記第１及び第２のコイルの
片端同志が互いに接続され、この接続点に直流バイアス
電圧が供給されており、前記第１及び第２のコイルの互
いに接続されていない片端がそれぞれ第１及び第２のコ
ンパレータの第１の極性の入力側に接続されてなるAMI
信号受信回路において、前記第１のコンパレータの出力
と前記第２のコンパレータの第２の極性の入力側との間
に接続した第１の遅延回路と、前記第２のコンパレータ
の出力と前記第１のコンパレータの前記第２の極性の入
力側との間に接続した第２の遅延回路とを備えている。
前記第１及び第２の遅延回路は、入力側に直列に接続し
た抵抗と、出力側に並列に接続したコンデンサとを含ん
で構成されていてもよい。In the AMI signal receiving circuit of the present invention, both ends of the third coil of the transformer formed by the first, second, and third coils are input terminals, and one end of the first and second coils is connected to each other. The first and second coils are connected to each other, and a DC bias voltage is supplied to the connection point. One ends of the first and second coils that are not connected to each other are connected to the first polarity input sides of the first and second comparators, respectively. Connected AMI
A signal receiving circuit, a first delay circuit connected between an output of the first comparator and an input of a second polarity of the second comparator, and an output of the second comparator and the first delay circuit. And a second delay circuit connected between the comparator and the input side of the second polarity.
The first and second delay circuits may include a resistor connected in series to an input side and a capacitor connected in parallel to an output side.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例のブロック図である。 FIG. 1 is a block diagram of one embodiment of the present invention.
入力端１から第３のコイルN3に入力された信号は第１
のコイルN1及び第２のコイルN2から出力される。コイル
N1,N2及びN3は互いに電磁的に結合してトランスT1を形
成している。コイルN1及びN2は片端同志が互いに接続さ
れ、さらに直流バイアス電圧−V1が印加されている。従
って、コイルN1及びN2に接続されている第１及び第２の
コンパレータP1及びP2の正極入力側には、入力端Ｉにお
ける波形に直流バイアス電圧−V1が重畳された波形が入
力される。但し、コンパレータP1及びP2の正極入力側に
与えられる波形の交流分は互いに逆極性となるように、
コイルN1及びN2が接続されている。The signal input from the input terminal 1 to the third coil N3 is the first signal
Are output from the coil N1 and the second coil N2. coil
N1, N2 and N3 are electromagnetically coupled to each other to form a transformer T1. Coils N1 and N2 are connected one end each other to each other, are further DC bias voltage -V 1 is applied. Therefore, the positive input side of the first and second comparators P1 and P2 which are connected to the coil N1 and N2, the waveform DC bias voltage -V 1 is superimposed on the waveform at the input I is entered. However, the AC components of the waveforms applied to the positive input terminals of the comparators P1 and P2 have opposite polarities,
The coils N1 and N2 are connected.
さらに、コンパレータP1の出力とコンパレータP2の負
極入力側との間に第１の遅延回路D1が接続され、コンパ
レータP2とコンパレータP1の負極入力側との間に第２の
遅延回路D2が接続されている。これら遅延回路D1,D2の
接続によって、たとえば、コンパレータP1がレベルを検
出しその結果を出力端Ｍに出力している時に、コンパレ
ータP2の検出機能がコンパレータP1の出力に対して遅れ
て阻止されることになる。Further, a first delay circuit D1 is connected between the output of the comparator P1 and the negative input side of the comparator P2, and a second delay circuit D2 is connected between the comparator P2 and the negative input side of the comparator P1. I have. By the connection of the delay circuits D1 and D2, for example, when the comparator P1 detects the level and outputs the result to the output terminal M, the detection function of the comparator P2 is delayed with respect to the output of the comparator P1. Will be.
コンパレータP1及びP2の出力は処理の容易な、たとえ
ば、TTLレベルであり、それぞれ出力端Ｍ及びＬから出
力される。The outputs of the comparators P1 and P2 are easy to process, for example, at the TTL level, and are output from the output terminals M and L, respectively.
第２図は第１図における遅延回路D1及びD2の回路図で
ある。同図の抵抗R1及びR2ならびにコンデンサC1の定数
により決定される遅延が実現されている。また、抵抗R1
及びR2の定数により振幅性の制御も同時に実施されてい
る。FIG. 2 is a circuit diagram of the delay circuits D1 and D2 in FIG. The delay determined by the constants of the resistors R1 and R2 and the capacitor C1 in FIG. Also, the resistor R1
The control of the amplitude is also performed by the constant of R2 and R2 at the same time.
第３図は第１図の実施例の各部の信号波形を示してい
る。FIG. 3 shows signal waveforms at various points in the embodiment of FIG.
たとえば、入力端Ｉに波形ｉが入力されると、コンパ
レータP1の正極入力側には直流バイアス電圧−V1の重畳
された波形ｊが印加される。このとき、コンパレータP2
の出力（波形ｌ）が遅延回路D2を通りコンパレータP1の
負極入力側に同時に印加される（波形ｋ）。即ち、波形
ｋのt1期間は波形ｌにおける充電、t2の期間は放電によ
るものである。For example, the waveform i is input to the input terminal I, the positive input side of the comparator P1 superimposed waveform j of the DC bias voltage -V 1 is applied. At this time, the comparator P2
(Waveform l) is simultaneously applied to the negative input side of the comparator P1 through the delay circuit D2 (waveform k). That is, the period t1 of the waveform k is due to charging in the waveform l, and the period t2 is due to discharging.
第３図に示すように、非直線等化のためのアンダーシ
ュートがたとえばコンパレータP1の正極入力側に正極性
パルス（波形ｊにおける期間ｄ）として印加されても、
負極入力側にこれを上まわる入力（波形ｋにおける期間
t1及びt2）を与えることにより、コンパレータP1は正確
にAMI信号の検出を行なうことができる（波形ｍ）。コ
ンパレータP2の動作についても同様である。As shown in FIG. 3, even if an undershoot for nonlinear equalization is applied as a positive pulse (period d in waveform j) to the positive input of comparator P1, for example,
The input exceeding this is input to the negative input side (period in waveform k
By giving t1 and t2), the comparator P1 can accurately detect the AMI signal (waveform m). The same applies to the operation of the comparator P2.
広範囲に変化する信号ｉの入力レベルに対して発生す
る正極性パルス（たとえば波形ｊにおける期間ｄ）のす
べてについて、その電圧の検出を阻止させる信号（たと
えば波形ｋの期間t1,t2の信号）の電圧の方が高くなる
ように遅延回路D1,D2の定数を選ぶことによって、フィ
ルタ等を用いることなく不要の検出を禁止することがで
きる。For all positive polarity pulses (for example, period d in waveform j) generated with respect to the input level of signal i that varies over a wide range, the signals (for example, signals in periods t1 and t2 of waveform k) for preventing the detection of the voltage are detected. By selecting the constants of the delay circuits D1 and D2 so that the voltage becomes higher, unnecessary detection can be prohibited without using a filter or the like.
以上説明したように本実施例は、フィルタ等を使用す
る事なくアンダーシュートによる誤動作を防止してお
り、そのための直流バイアス電圧−V1もその絶対値を小
さくする事ができる。そのため、伝送路が短かくてアン
ダーシュートの大きい入力波形においても、伝送路が長
くて信号そのもののレベルが小さい入力波形において
も、無調整にて対応できることができる。Although the present embodiment as described is to prevent malfunction due to undershoot without using a filter or the like, can be DC bias voltage -V 1 for the smaller its absolute value. Therefore, it is possible to cope with an input waveform having a short transmission path and a large undershoot and an input waveform having a long transmission path and a small signal level without adjustment.
以上説明したように本発明は、第１のコンパレータの
出力と第２のコンパレータの負極入力側との間に第１の
遅延回路を接続し、第２のコンパレータの出力と第１の
コンパレータの負極入力側との間に第２の遅延回路を接
続して構成することにより、伝送路条件の変化による広
範囲な入力レベル変化やアンダーシュートにおいても、
無調整にて確実にAMI信号を受信できるという効果があ
る。As described above, according to the present invention, the first delay circuit is connected between the output of the first comparator and the negative input of the second comparator, and the output of the second comparator is connected to the negative electrode of the first comparator. By connecting and configuring the second delay circuit between the input side and the input side, even in a wide range of input level change or undershoot due to a change in transmission line conditions,
There is an effect that the AMI signal can be received without any adjustment.
【図面の簡単な説明】 第１図は本発明の一実施例を示すブロック図、第２図は
第１図における遅延回路D1及びD2を示す回路図、第３図
は第１図の実施例の各部における信号波形図、第４図は
従来のAMI信号受信回路の一例を示すブロック図、第５
図は第４図の従来例の各部における信号波形図、第６図
は第４図の従来例に付加して使用されるフィルタの一例
を示す回路図である。 C1……コンデンサ、D1……第１の遅延回路、D2……第２
の遅延回路、N1……第１のコイル、N2……第２のコイ
ル、N3……第３のコイル、P1……第１のコンパレータ、
P2……第２のコンパレータ、R1,R2……抵抗、T1……ト
ランス、−V1……直流バイアス電圧。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing delay circuits D1 and D2 in FIG. 1, and FIG. 3 is an embodiment in FIG. FIG. 4 is a block diagram showing an example of a conventional AMI signal receiving circuit, and FIG.
FIG. 4 is a signal waveform diagram in each section of the conventional example shown in FIG. 4, and FIG. 6 is a circuit diagram showing an example of a filter used in addition to the conventional example shown in FIG. C1 ... Capacitor, D1 ... First delay circuit, D2 ... Second
, A first coil, N2, a second coil, N3, a third coil, P1, a first comparator,
P2 ...... second comparator, R1, R2 ...... resistance, T1 ...... transformer, -V 1 ...... DC bias voltage.
Claims (2)
されるトランスの前記第３のコイルの両端が入力端子で
あり、前記第１及び第２のコイルの片端同志が互いに接
続され、この接続点に直流バイアス電圧が供給されてお
り、前記第１及び第２のコイルの互いに接続されていな
い片端がそれぞれ第１及び第２のコンパレータの第１の
極性の入力側に接続されてなるAMI信号受信回路におい
て、前記第１のコンパレータの出力と前記第２のコンパ
レータの第２の極性の入力側との間に接続した第１の遅
延回路と、前記第２のコンパレータの出力と前記第１の
コンパレータの前記第２の極性の入力側との間に接続し
た第２の遅延回路とを備えたことを特徴とするAMI信号
受信回路。1. An input terminal at both ends of a third coil of a transformer formed by first, second and third coils, and one ends of the first and second coils are connected to each other, A DC bias voltage is supplied to this connection point, and one ends of the first and second coils that are not connected to each other are connected to the input terminals of the first polarity of the first and second comparators, respectively. An AMI signal receiving circuit, a first delay circuit connected between an output of the first comparator and an input of a second polarity of the second comparator, and an output of the second comparator And a second delay circuit connected between the first comparator and the second polarity input side of the first comparator.
直列に接続した抵抗と、出力側に並列に接続したコンデ
ンサとを含むことを特徴とする請求項１記載のAMI信号
受信回路。2. The AMI signal receiving device according to claim 1, wherein said first and second delay circuits include a resistor connected in series on an input side and a capacitor connected in parallel on an output side. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17481490A JP2626191B2 (en) | 1990-07-02 | 1990-07-02 | AMI signal receiving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17481490A JP2626191B2 (en) | 1990-07-02 | 1990-07-02 | AMI signal receiving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0465945A JPH0465945A (en) | 1992-03-02 |
| JP2626191B2 true JP2626191B2 (en) | 1997-07-02 |
Family
ID=15985134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17481490A Expired - Lifetime JP2626191B2 (en) | 1990-07-02 | 1990-07-02 | AMI signal receiving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626191B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100765584B1 (en) | 2006-11-20 | 2007-10-09 | 현대자동차주식회사 | System for closed crankcase ventilation |
-
1990
- 1990-07-02 JP JP17481490A patent/JP2626191B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0465945A (en) | 1992-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433256A (en) | Limiter with dynamic hysteresis | |
| KR100227709B1 (en) | Sync-tip clamp circuitry | |
| EP0340762A2 (en) | Impedance compensation circuit in a speaker driving system | |
| EP0611059A2 (en) | A system for DC restoration of serially transmitted binary signals | |
| US4524291A (en) | Transition detector circuit | |
| US4686385A (en) | Waveform converter circuit | |
| US5804993A (en) | Detecting circuit | |
| US4727270A (en) | Noise immune circuit for use with frequency sensor | |
| JP3463727B2 (en) | Clock pulse transmission circuit | |
| JP2626191B2 (en) | AMI signal receiving circuit | |
| US4138612A (en) | Circuit having adjustable clipping level | |
| JPH0356486B2 (en) | ||
| JPS6253967B2 (en) | ||
| US4647795A (en) | Travelling wave sampler | |
| US4266099A (en) | Pulse rejection and duration correction circuit | |
| US4128743A (en) | Circuit arrangement for blocking a bidirectional amplifier against receiving outgoing signals | |
| US4216355A (en) | Telephone line monitoring apparatus | |
| KR20240139993A (en) | Pulse DC Power Supply for Capacitive Load And Operation Method Thereof | |
| JPH0230211B2 (en) | ZATSUONJOKYOKAIRO | |
| JP3583334B2 (en) | Waveform shaping circuit | |
| JPH0735474Y2 (en) | Data receiving circuit | |
| JPH0447835A (en) | Noise tolerance correcting circuit | |
| JPS61191147A (en) | Reception level automatic adjusting circuit of high speed serial interface | |
| JP2001044809A (en) | Waveform shaping circuit | |
| EP0934632A2 (en) | A method and an arrangement for adapting, from a dc point of view, a first circuit to at least one second circuit |