JPH0629660A - Manufacture of multilayered wiring board - Google Patents

Manufacture of multilayered wiring board

Info

Publication number
JPH0629660A
JPH0629660A JP18204192A JP18204192A JPH0629660A JP H0629660 A JPH0629660 A JP H0629660A JP 18204192 A JP18204192 A JP 18204192A JP 18204192 A JP18204192 A JP 18204192A JP H0629660 A JPH0629660 A JP H0629660A
Authority
JP
Japan
Prior art keywords
paste
layer
conductive paste
film
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18204192A
Other languages
Japanese (ja)
Inventor
Akira Nakanishi
朗 中西
Keiichi Nakao
恵一 中尾
Akira Hashimoto
晃 橋本
Noboru Mori
昇 毛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18204192A priority Critical patent/JPH0629660A/en
Publication of JPH0629660A publication Critical patent/JPH0629660A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To reduce cost by forming a fine pattern by using conductive paste for connecting an nth layer with an (n+1)th layer. CONSTITUTION:A conductor wiring circuit 12 as a first layer is formed by screen printing conductive paste on a glass or ceramic substrate 11 and baking the paste. Conductive paste for connecting the first layer with a second layer is printed, and a film 13 of conductive paste is formed by drying or baking after drying. Insulative paste is printed as a pattern having a viahole larger than or equal to the film 13 of conductive paste, and a film 14 of insulative paste is formed by drying or baking after drying. Conductive paste is printed on the film 13 of conductive paste and the film 14 of insulative paste, and a conductor wiring circuit 15 as a second layer is formed by baking after drying. If necessary, the above process is repeated and a wiring board having more layers can be manufactured.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンピュータ、AV機
器、通信機器をはじめとする各種電子機器に使用される
多層配線基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board used in various electronic equipment such as computers, AV equipment and communication equipment.

【0002】[0002]

【従来の技術】従来より、この種のガラスまたはセラミ
ックスを基材とする多層配線基板には大別すると2つあ
る。すなわち、1つはガラスまたはセラミックス基板上
に導電ペーストと絶縁ペーストを交互に印刷、焼成(焼
成は最後に一括して行うこともある)して得られる印刷
多層配線基板、もう1つは、セラミックスまたはガラス
セラミックスのグリーンシート上及びビアホール内に導
電ペーストを印刷または埋め込んだものを積層プレスし
て焼成したいわゆるグリーンシート多層配線基板であ
る。
2. Description of the Related Art Conventionally, there are roughly two types of multi-layer wiring boards using glass or ceramics of this kind as a base material. That is, one is a printed multilayer wiring board obtained by alternately printing and firing a conductive paste and an insulating paste on a glass or ceramic substrate (the firing may also be performed collectively at the end), and the other is a ceramics Alternatively, it is a so-called green sheet multilayer wiring board in which a conductive paste is printed or embedded on a green sheet of glass ceramics and in a via hole is laminated and pressed and fired.

【0003】これら2つのうち、前者はその寸法安定
性、低コストという長所を生かし各種電子機器に使用さ
れている。従来の印刷多層配線基板の製造方法の断面図
を図2に示し、次に説明する。
Of these two, the former is used in various electronic devices by taking advantage of its dimensional stability and low cost. A cross-sectional view of a conventional method for manufacturing a printed multilayer wiring board is shown in FIG. 2 and will be described below.

【0004】まず、図2(a)のようにガラスまたはセ
ラミック基板21上に導電ペーストをスクリーン印刷
し、焼成して第一層目の導体配線回路22を形成する。
次に図2(b)のようにビアホールを有する絶縁層23
をガラスまたはセラミックスを主成分とする絶縁ペース
トをスクリーン印刷し、乾燥後焼成することにより形成
し、さらにこの上の図2(c)のように第2層目の導体
配線回路24となる導電ペーストを印刷し、焼成により
形成する。絶縁ペーストの焼成と第2層目の導電ペース
トの焼成は同時に行うこともある。これをくり返して図
2(d)のように多層配線基板を製造する。
First, as shown in FIG. 2A, a conductive paste is screen-printed on a glass or ceramic substrate 21 and fired to form a first-layer conductor wiring circuit 22.
Next, as shown in FIG. 2B, the insulating layer 23 having via holes is formed.
Is formed by screen-printing an insulating paste containing glass or ceramics as a main component, baking after drying, and further forming a conductive wiring circuit 24 of the second layer as shown in FIG. 2C. Is printed and formed by firing. The firing of the insulating paste and the firing of the second-layer conductive paste may be performed simultaneously. By repeating this, a multilayer wiring board is manufactured as shown in FIG.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の多層配線基板の製造方法には次のような課題があ
る。ビアホールを有する絶縁層を焼成後の膜厚5〜50
μm程度に形成する場合、一般的に用いられるスクリー
ン印刷では、印刷後の絶縁ペーストのにじみや焼成時の
絶縁ペースト中のガラス成分の溶融、流動等により、微
細なビアホールは埋まってしまうという現象が起こり、
ビアホール径としては、丸穴の場合その直径、角穴の場
合その一辺の長さが200〜250μm程度の歩留まり
良く製造できる最小径であり、200μm以下の小さな
ビアホールを形成することは非常に困難である。このこ
とは、多層配線基板の高密度化を妨げ、さらには電子機
器の小型化を阻害する要因ともなっている問題である。
However, the above-mentioned conventional method for manufacturing a multilayer wiring board has the following problems. Film thickness after firing insulating layer having via holes 5 to 50
In the case of forming to a thickness of about μm, in a generally used screen printing, there is a phenomenon that fine via holes are filled up due to bleeding of the insulating paste after printing and melting or flowing of the glass component in the insulating paste during firing. Happened,
The diameter of the via hole is the minimum diameter of a round hole that can be manufactured with a good yield and the length of one side of a square hole is about 200 to 250 μm, and it is very difficult to form a small via hole of 200 μm or less. is there. This is a problem that hinders the densification of the multilayer wiring board and further hinders downsizing of electronic devices.

【0006】この課題に対し、近年、絶縁ペーストを全
面に印刷、乾燥し、微細なビアホールをレーザー光をあ
てた部分の絶縁ペースト膜の溶解、飛散により形成する
方法、また、絶縁ペーストを全面に印刷、乾燥し、その
上に、ビアホールの径に等しいパターンで特殊な組成の
ペーストを印刷すると絶縁ペースト乾燥膜中に浸透し
て、現像により特殊な組成のペーストの浸透部分を溶解
除去して微細なビアホールを得る方法等が開発されつつ
ある。しかし、これらの方法は、レーザー装置や現像工
程、特殊な材料を必要とし、コストがかかること、応用
範囲が限定されること等の別の問題が存在する。
To solve this problem, in recent years, a method of printing and drying an insulating paste on the entire surface and forming fine via holes by melting and scattering an insulating paste film in a portion irradiated with a laser beam, and the insulating paste on the entire surface When printing and drying, and then printing a paste with a special composition in a pattern equal to the diameter of the via hole, it penetrates into the insulating paste dry film, and by development, the penetrating portion of the paste with a special composition is dissolved and removed to make it fine. A method for obtaining a large via hole is being developed. However, these methods have other problems such as requiring a laser device, a developing process, a special material, being expensive, and limiting the application range.

【0007】本発明はこの課題を解決するもので、ビア
ホール径が200μm以下、特に100μm径以下の微
細ビアホールを従来の製造方法とほとんど変わらない工
程で安価に形成する多層配線基板の製造方法を提供しよ
うとするものである。
The present invention solves this problem, and provides a method for manufacturing a multilayer wiring board, in which a fine via hole having a via hole diameter of 200 μm or less, particularly 100 μm or less, can be formed at a low cost in a process which is almost the same as the conventional manufacturing method. Is what you are trying to do.

【0008】[0008]

【課題を解決するための手段】この目的を達成するため
に本発明は、第n層目(n≧1)導体上に第n層と第
(n+1)層を接続するための導電ペーストを印刷によ
り形成する工程と、第n層と第(n+1)層間の絶縁層
を形成する絶縁ペーストを前記導電ペーストの膜と同一
以上の大きさのビアホールを有するパターンとして印刷
により形成する工程と、第(n+1)層目の導体用導電
ペーストを印刷により形成する工程を含むものである。
To achieve this object, the present invention prints a conductive paste for connecting the nth layer and the (n + 1) th layer on the nth layer (n ≧ 1) conductor. A step of forming an insulating paste for forming an insulating layer between the nth layer and the (n + 1) th layer by printing as a pattern having a via hole having a size equal to or larger than that of the conductive paste film; It includes a step of forming a conductive paste for conductor of the (n + 1) th layer by printing.

【0009】[0009]

【作用】本発明は、前記のような工程を含むために、次
に述べるように微細なビアホールを形成する働きを有し
ている。すなわち、第n層と第(n+1)層間の絶縁層
を形成する絶縁ペーストを印刷する前に、第n層と第
(n+1)層を接続するための導電ペーストを微細なド
ット状等で印刷し、乾燥、または乾燥、焼成しておくこ
とにより、絶縁ペースト印刷後のにじみや焼成時の絶縁
ペースト中のガラス成分等の溶融が起こっても導電ペー
ストの膜が防波堤の役目を果たし、第n層と第(n+
1)層の電気的接続を確実にすることができる。ビアホ
ールパターンを有する絶縁ペーストの印刷に比べ、第n
層と第(n+1)層を接続するための導電ペーストはメ
タルスクリーン版等を用いることにより、100μm径
以下のドット状パターンが比較的容易に形成できるの
で、結果的に100μm径以下の微細なビアホールを有
する多層配線基板が、特別な工程を必要とせず安価に製
造することができる。
The present invention has the function of forming fine via holes as described below because it includes the above steps. That is, before printing the insulating paste for forming the insulating layer between the nth layer and the (n + 1) th layer, the conductive paste for connecting the nth layer and the (n + 1) th layer is printed in the form of fine dots. By drying, or drying and baking, the conductive paste film acts as a breakwater even if bleeding after printing the insulating paste or melting of the glass component in the insulating paste during baking occurs, and the n-th layer And the (n +
1) The electrical connection of the layers can be ensured. Compared with printing of insulating paste having a via hole pattern,
By using a metal screen plate or the like as a conductive paste for connecting the layer and the (n + 1) th layer, a dot-like pattern having a diameter of 100 μm or less can be formed relatively easily, and as a result, a fine via hole having a diameter of 100 μm or less can be formed. The multi-layer wiring board having the above can be manufactured at low cost without requiring a special process.

【0010】[0010]

【実施例】以下、本発明の一実施例による製造方法につ
いて説明する。
EXAMPLE A manufacturing method according to an example of the present invention will be described below.

【0011】まず、本発明の工程を図1を用いて説明す
る。図1(a)のようにガラスまたはセラミック基板1
1上に導電ペーストをスクリーン印刷し、焼成して第1
層目の導体配線回路12を形成する。次に、第1層と第
2層を接続するための導電ペーストを印刷し、乾燥また
は乾燥後焼成して導電ペーストの乾燥または焼成した膜
13を形成する。次に、絶縁ペーストを導電ペーストの
膜13と同一以上の大きさのビアホールを有するパター
ンとして印刷し、乾燥または乾燥後焼成して絶縁ペース
トの乾燥または焼成した膜14を形成する。次に、この
導電ペーストと絶縁ペーストの膜13,14上に導電ペ
ーストを印刷、乾燥後焼成して第2層目の導体配線回路
15を形成する。さらに必要ならば、これをくり返すこ
とでより多層の配線基板が製造できることになる。
First, the process of the present invention will be described with reference to FIG. A glass or ceramic substrate 1 as shown in FIG.
Conductive paste is screen-printed on top of 1 and fired to
The conductor wiring circuit 12 of the layer is formed. Next, a conductive paste for connecting the first layer and the second layer is printed and dried or dried and then baked to form a dried or baked film 13 of the conductive paste. Next, the insulating paste is printed as a pattern having a via hole having a size equal to or larger than that of the conductive paste film 13 and dried or dried and then baked to form a dried or baked film 14 of the insulating paste. Next, the conductive paste is printed on the films 13 and 14 of the conductive paste and the insulating paste, dried and baked to form the second-layer conductor wiring circuit 15. If necessary, by repeating this, a multilayer wiring board can be manufactured.

【0012】次に、具体的な例を示す。 (実施例1)アルミナ基板上にAg−Pdペーストをス
クリーン印刷し、850℃で焼成して第1層目の導体配
線回路を形成した上に、同じくAg−Pdペーストを1
00μm角の大きさで焼成膜厚が40μmになるように
棒状に印刷し、乾燥した。
Next, a concrete example will be shown. (Example 1) An Ag-Pd paste was screen-printed on an alumina substrate and baked at 850 [deg.] C. to form a first-layer conductor wiring circuit.
It was printed in a rod shape in a size of 00 μm square so that the baked film thickness was 40 μm, and dried.

【0013】次に、150μm角のビアホールパターン
を有するスクリーン版を用いて。ガラスペーストの印
刷、乾燥を2回くり返し、焼成膜厚30μmになるよう
にしたところ、印刷直後のにじみにより、図1に示した
ようにAg−Pd乾燥膜に接する形となった。これを8
50℃で焼成してから、さらにこの焼成膜上にAg−P
dペーストをスクリーン印刷し、850℃で焼成して第
2層目の導体配線回路を形成した。以上の工程をさらに
2回くり返して、100μm角のビアホールを有する四
層配線基板を製造した。
Next, using a screen plate having a 150 μm square via hole pattern. Printing and drying of the glass paste were repeated twice to obtain a baked film thickness of 30 μm, and bleeding immediately after printing resulted in a shape in contact with the Ag-Pd dry film as shown in FIG. This 8
After firing at 50 ° C, Ag-P is further deposited on the fired film.
The d paste was screen-printed and fired at 850 ° C. to form a second-layer conductor wiring circuit. The above steps were repeated twice more to manufacture a four-layer wiring board having 100 μm square via holes.

【0014】(実施例2)アルミナ基板上にAuレジネ
ートペーストをスクリーン印刷し、850℃で焼成して
第1層目の導体配線回路を形成した上に、RuO2を主
成分とする抵抗体ペーストを80μm角の大きさで焼成
膜厚で30μmになるように印刷、乾燥し、850℃で
焼成した。
Example 2 An Au resinate paste was screen-printed on an alumina substrate and fired at 850 ° C. to form a conductor wiring circuit of the first layer, and a resistor paste containing RuO 2 as a main component. Was printed so as to have a baked film thickness of 30 μm in a size of 80 μm square, dried, and baked at 850 ° C.

【0015】次に、200μm角のビアホールパターン
を有するスクリーン版を用いて、軟化点が700℃のガ
ラス粉末を主成分とするガラスペーストの印刷、乾燥を
2回くり返し、焼成膜厚20μmになるようにした。こ
の時、印刷直後のにじみによりガラスペースト乾燥膜の
ビアホール径は100〜150μmとなり。RuO2
ースト膜に接していないが、これを850℃で焼成する
と、ガラスペースト乾燥膜中の主成分である軟化点70
0℃のガラス粉末が溶融、流動するため、できあがった
ガラス焼成膜は、RuO2焼成膜を被覆することなく密
着した図1に示す状態になる。さらにこの焼成膜上にA
uレジネートペーストをスクリーン印刷し、700℃で
焼成して第2層目の導体配線回路を形成して、80μm
角のビアホールを有する二層配線基板を製造した。
Next, using a screen plate having a 200 μm square via hole pattern, printing and drying of a glass paste containing a glass powder having a softening point of 700 ° C. as a main component were repeated twice to obtain a baked film thickness of 20 μm. I chose At this time, due to bleeding immediately after printing, the via hole diameter of the glass paste dry film becomes 100 to 150 μm. Although it is not in contact with the RuO 2 paste film, when it is baked at 850 ° C., it has a softening point of 70, which is the main component in the glass paste dry film.
Since the glass powder at 0 ° C. melts and flows, the finished glass fired film is in the state shown in FIG. 1 in which it is in close contact without being covered with the RuO 2 fired film. Furthermore, A
80 μm by printing u resinate paste by screen printing and baking at 700 ° C. to form the second layer conductor wiring circuit.
A two-layer wiring board having corner via holes was manufactured.

【0016】実施例1,2に示した基板、ペースト材料
以外にも次のようなものが用いられる。基板は、アルミ
ナ基板の他、ガラス基板、ムライト基板、石英基板、シ
リコン基板、窒化アルミニウム基板、フェライト基板等
を用いることができる。導体配線回路用導電ペーストと
しては、Ag−Pdペースト、Auレジネートペースト
の他、Agペースト、Auペースト、Cuペースト、P
dペースト等の各種厚膜回路形成用ペースト、Agレジ
ネート、Cuレジネート、有機酸In、有機酸Sn等の
金属有機物(レジネート)ペースト等の一種または複数
種を用いることができる。第n層と第(n+1)層を接
続するための導電ペーストとしては、Ag−Pdペース
ト、RuO2ペーストの他に、Auペースト、Agペー
スト、Cuペースト、Pdペースト、SnO2ペースト
等の各種厚膜回路形成用、厚膜抵抗体形成用ペーストを
そのまま用いることができる。第n層と第(n+1)層
間の絶縁ペーストは、ガラスペーストの他、アルミナ、
ムライト等のセラミックスフィラーを含有したガラスセ
ラミックペースト、乾燥、焼成によりシリカ、アルミナ
等になるアルコキシドを主成分としたペーストも用いる
ことができる。
Besides the substrates and paste materials shown in Examples 1 and 2, the following materials are used. As the substrate, in addition to the alumina substrate, a glass substrate, a mullite substrate, a quartz substrate, a silicon substrate, an aluminum nitride substrate, a ferrite substrate, or the like can be used. Examples of the conductive paste for conductor wiring circuit include Ag-Pd paste, Au resinate paste, Ag paste, Au paste, Cu paste, and P.
One or more kinds of various thick film circuit forming pastes such as d paste, metal organic compound (resinate) pastes such as Ag resinate, Cu resinate, organic acid In and organic acid Sn can be used. As the conductive paste for connecting the nth layer and the (n + 1) th layer, various thicknesses of Au paste, Ag paste, Cu paste, Pd paste, SnO 2 paste, etc. other than Ag-Pd paste and RuO 2 paste are used. The film circuit forming paste and the thick film resistor forming paste can be used as they are. The insulating paste between the nth layer and the (n + 1) th layer may be glass paste, alumina,
A glass ceramic paste containing a ceramic filler such as mullite, or a paste containing an alkoxide, which becomes silica, alumina or the like when dried and fired, as a main component can also be used.

【0017】また、実施例1,2に示した以外の工法も
用いることができる。たとえば、導電ペーストやガラス
ペーストのパターン形成には、一般的には実施例1,2
に示したスクリーン印刷法を用いるが、他にオフセット
印刷、グラビア印刷等も用いることができる。焼成温
度、焼成雰囲気も、実施例1,2に示した以外の各使用
材料に適した条件を用いることができる。
Further, construction methods other than those shown in Examples 1 and 2 can also be used. For example, in order to form a pattern of a conductive paste or a glass paste, the first and second embodiments are generally used.
Although the screen printing method shown in 1 is used, offset printing, gravure printing, or the like can also be used. Regarding the firing temperature and firing atmosphere, conditions suitable for each used material other than those shown in Examples 1 and 2 can be used.

【0018】[0018]

【発明の効果】以上の実施例から明らかなように本発明
による多層配線基板の製造方法は、次のような効果があ
る。すなわち、第n層と第(n+1)層を接続するため
の導電ペーストで微細なパターンを形成することによ
り、絶縁ペーストのにじみ、焼成によるビアホール埋ま
りがなくなり、ビアホール径200μm以下、特に10
0μm径以下のビアホールを有する多層配線基板を、従
来のスクリーン印刷、乾燥、焼成という工程以外の特別
な工程を必要とせずに安価に製造でき、基板の高密度
化、電子機器の小型化に貢献するところが大なるものが
ある。
As is apparent from the above embodiments, the method of manufacturing a multilayer wiring board according to the present invention has the following effects. That is, by forming a fine pattern with a conductive paste for connecting the nth layer and the (n + 1) th layer, bleeding of the insulating paste and filling of the via hole due to firing are eliminated, and the via hole diameter is 200 μm or less, particularly 10 μm.
A multi-layer wiring board with via holes with a diameter of 0 μm or less can be manufactured at low cost without requiring special steps other than the conventional screen printing, drying, and baking steps, contributing to higher board density and smaller electronic devices. There is a big place to do.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による多層配線基板の製造方
法を示す断面図
FIG. 1 is a sectional view showing a method for manufacturing a multilayer wiring board according to an embodiment of the present invention.

【図2】従来の多層配線基板の製造方法を示す断面図FIG. 2 is a cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.

【符号の説明】[Explanation of symbols]

11 セラミック基板 12,15 導体配線回路 13,14 膜 11 Ceramic Substrate 12,15 Conductor Wiring Circuit 13,14 Film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 毛利 昇 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Noboru Mohri 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ガラスまたはセラミック基板上に導電ペー
ストと絶縁ペーストを交互に印刷、焼成して多層配線基
板を得る際に、第n層目(n≧1)の導体上に第n層と
第(n+1)層を接続するための導電ペーストを印刷に
より形成する工程と、第n層と第(n+1)層間の絶縁
層を形成する絶縁ペーストを前記導電ペーストの膜と同
一以上の形状のビアホールを有するパターンとして印刷
により形成する工程と、第(n+1)層目の導体用導電
ペーストを印刷により形成する工程を含むことを特徴と
する多層配線基板の製造方法。
1. When a conductive paste and an insulating paste are alternately printed and fired on a glass or ceramic substrate to obtain a multilayer wiring substrate, the nth layer and the nth layer are formed on the nth layer conductor (n ≧ 1). Forming a conductive paste for connecting the (n + 1) th layer by printing, and forming an insulating paste for forming an insulating layer between the nth layer and the (n + 1) th layer into a via hole having the same or more shape as the conductive paste film. A method of manufacturing a multilayer wiring board, comprising: a step of forming a pattern having a pattern by printing; and a step of forming a conductive paste for a conductor of the (n + 1) th layer by printing.
JP18204192A 1992-07-09 1992-07-09 Manufacture of multilayered wiring board Pending JPH0629660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18204192A JPH0629660A (en) 1992-07-09 1992-07-09 Manufacture of multilayered wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18204192A JPH0629660A (en) 1992-07-09 1992-07-09 Manufacture of multilayered wiring board

Publications (1)

Publication Number Publication Date
JPH0629660A true JPH0629660A (en) 1994-02-04

Family

ID=16111311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18204192A Pending JPH0629660A (en) 1992-07-09 1992-07-09 Manufacture of multilayered wiring board

Country Status (1)

Country Link
JP (1) JPH0629660A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134424A (en) * 2015-01-16 2016-07-25 株式会社村田製作所 Method of manufacturing multilayer wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134424A (en) * 2015-01-16 2016-07-25 株式会社村田製作所 Method of manufacturing multilayer wiring board

Similar Documents

Publication Publication Date Title
JP3556164B2 (en) How to embed passive components
US4806188A (en) Method for fabricating multilayer circuits
JP3780386B2 (en) Ceramic circuit board and manufacturing method thereof
JP2001210956A (en) Multilayer laminate
US4914260A (en) Ceramic multi-layer printed circuit boards
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
JPH0629660A (en) Manufacture of multilayered wiring board
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH09298368A (en) Ceramic wiring board
JPH0786739A (en) Manufacture of multilayer ceramic board
JP2001320151A (en) Method of manufacturing ceramic circuit board
JPH05327220A (en) Manufacture of multilayer ceramic base
JP2981515B2 (en) Electronic component manufacturing method
JP3176258B2 (en) Multilayer wiring board
JP2515165B2 (en) Method for manufacturing multilayer wiring board
JP3093602B2 (en) Manufacturing method of ceramic circuit board
JPH0380358B2 (en)
JP2003304060A (en) Method of manufacturing double-sided circuit board
JPS5850437B2 (en) Multilayer wiring board manufacturing method
JPH02256290A (en) Manufacture of thick film circuit board
JPH06260761A (en) Manufacture of thick film multilayer printed board
JPH08125335A (en) Forming method for thick film printed multilayer circuit
JPH0563366A (en) Manufacture of ceramic multilayer wiring board
JPH08307061A (en) Multilayer wiring board for multichip module and its production
JPH08242049A (en) Conductive paste for multilayer wiring board