JPH06291646A - チャージポンプ回路及びそれを用いたpll回路 - Google Patents
チャージポンプ回路及びそれを用いたpll回路Info
- Publication number
- JPH06291646A JPH06291646A JP5074488A JP7448893A JPH06291646A JP H06291646 A JPH06291646 A JP H06291646A JP 5074488 A JP5074488 A JP 5074488A JP 7448893 A JP7448893 A JP 7448893A JP H06291646 A JPH06291646 A JP H06291646A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- circuit
- current
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
るオン・オフ状態がステップ状に変化しても、滑らかに
変化するチャージポンプ電流を出力するチャージポンプ
回路を提供すること。 【構成】 チャージポンプ回路10は、第1の微分回路
6を介して第1の入力端子に接続されたPNPトランジ
スタ5と、第2のの微分回路6′を介して第2のの入力
端子に接続されたNPNトランジスタ5′とを備える。
PNPトランジスタ5のエミッタはNPNトランジスタ
5′のコレクタと接続され、この接続点からチャージポ
ンプ電流が取り出される。これにより、トランジスタ
5、5′のベースに電圧として入力されるオン・オフ状
態がステップ状に変化しても、チャージポンプ電流は指
数関数的に滑らかに変化する。
Description
いられるフェーズロックループ(PLL)回路に関する
もので、特に、PLL回路を高速でロックアップさせる
ためのチャージポンプ回路に関する。
普及に見られるような移動体通信技術の著しい進歩に伴
い、通信機の内部に設けられ周波数を制御するフェーズ
ロックループ回路に一層高速な動作が要求されるように
なった。
ブロック図である。同図の回路の動作を説明すると、電
圧制御発振器25の出力信号27と基準信号源21から
の基準信号26との位相を位相比較器22で比較する。
その結果得られる位相誤差信号はチャージポンプ部23
によって電流に変換され、ループフィルタ部24により
ノイズ成分を除去した後、電圧制御発振器25に制御入
力として加えられる。このPLL回路は以上の操作によ
り成り立つフィードバックループであり、位相比較器2
2に入力される基準信号26と電圧制御発振器25の出
力信号27との位相が一致した時点でPLL回路はロッ
ク状態となり、このときチャージポンプ電流は原則とし
てゼロになる。
チャージポンプ部23の一例を示す回路図である。図に
示すとおり、このチャージポンプ部は、一端が第1の入
力端子に接続され、他端がPNPトランジスタ30のベ
ースに接続された抵抗28と、一端が第2の入力端子に
接続され、他端がNPNトランジスタ30′のベースに
接続された抵抗28′と、PNPトランジスタ30のベ
ースと電源Vccとの間に接続された抵抗29と、NP
Nトランジスタ30′のベースとアースとの間に接続さ
れた抵抗29′とを備えている。PNPトランジスタ3
0のエミッタは電源Vccに接続され、NPNトランジ
スタ30′のエミッタは接地され、両トランジスタのコ
レクタは相互に接続されてチャージポンプ部23の出力
が取り出される。以上のとおりの構成により、チャージ
ポンプ部23は位相比較器22から出力される位相誤差
に比例した電圧を電流に変換して次段のループフィルタ
部24に供給する役割を担う。
オフは、チャージポンプ回路の第1の入力端子及び第2
の入力端子に印加される電圧(位相比較器22の位相誤
差信号)の極性(正負)に応じて切り換わり、チャージ
ポンプ回路を動作させないときはトランジスタ30のベ
ース電圧をハイレベル且つトランジスタ30′のベース
電圧をローレベルにし、ループフィルタ部24に正電流
を供給するときはトランジスタ30のベース電圧をロー
レベルに、負電流を供給するときにはトランジスタ3
0′のベース電圧をハイレベルにする。
るために、そのチャージポンプ部を並列に接続された複
数のチャージポンプ回路で構成し、PLL回路を高速で
ロックアップさせるとき、チャージポンプ部からの出力
電流を強制的に大きくすることにより、位相誤差を短時
間に無くすロックアップ方法が提案されている。このよ
うな高速ロックアップ手法を採用した従来のチャージポ
ンプ部の一例を図7に示す。図7のチャージポンプ部2
3は、PLL回路を通常の速度でロックアップさせるよ
う制御する(通常ロックアップ・モード)ための第1の
チャージポンプ回路31に並列にスイッチ33を介し
て、大きなチャージポンプ電流を出力してPLL回路を
高速でロックアップさせるよう制御する(高速ロックア
ップ・モード)ための第2のチャージポンプ回路32を
備えている。高速ロックアップ・モード時には、スイッ
チ33が閉じられ、第1のチャージポンプ回路31に加
えて第2のチャージポンプ回路32をも駆動するように
し、通常ロックアップ・モードに切り換わると、スイッ
チ33を開いて第2のチャージポンプ回路32を停止さ
せ、第1のチャージポンプ回路31のみを駆動する。
いない場合のチャージポンプ電流と制御された発振周波
数とが時間と共にどのように変化するかを示したグラフ
である。このグラフから、電圧制御発振器25の発振周
波数は単一の指数関数曲線を描いて目標値に近づいてい
くことがわかる。一方、図9は、図7で説明したような
高速ロックアップ手法を用いた場合におけるチャージポ
ンプ電流と制御された発振周波数との時間的変化を示し
たグラフである。この図9のグラフから、高速ロックア
ップ・モードの期間(即ち、チャージポンプ電流が大き
い期間)34には、電圧制御発振器25の発振周波数は
図8の場合に比べて急速に立ち上がり、目標周波数に速
く到達することがわかる。
発振周波数のグラフからわかるように、図7のチャージ
ポンプ部23では、高速ロックアップ・モードから通常
ロックアップ・モードへ切り換わる際に、チャージポン
プ電流が急激に減少するため、通常ロックアップ・モー
ド期間35の初期に、電圧制御発振器25の発振周波数
が図9のグラフに示すように一旦揺り戻されてしまうと
いう課題があった。つまり、電圧制御発振器25の発振
周波数は、高速モード時においては短時間で目標周波数
へ向かって立ち上がるが、通常ロックアップ・モードに
切り換わった瞬間に揺り戻され、即ち急激に低下してし
まい、その後緩やかに目標周波数に近づくように変化す
ることになる。
ードの期間34を長くすることやこの期間34での電流
値を調整することにより、電圧制御発振器25の発振周
波数の変動をある程度は軽減することができるが、回路
設計や調整が面倒であり、それでも周波数変動を完全に
無くすことは困難であった。
成されたもので、チャージポンプ電流値の微調整等の複
雑な作業なしに電圧制御発振器の発振周波数の変動を抑
えることができるチャージポンプ回路及びそれを用いた
PLL回路を提供することを目的とする。
めに、この出願の第1の発明に係るチャージポンプ回路
は、入力側に微分回路を備え、入力電流の急激な変化に
対して指数関数的に変化するチャージポンプ電流を出力
することを特徴とする。
は、チャージポンプ回路は、第1の入力端子に接続され
た第1の微分回路と、第2の入力端子に接続された第2
の微分回路と、前記第1の微分回路の出力に入力電極が
接続された第1のトランジスタと、前記第2の微分回路
の出力に入力電極が接続され、前記第1のトランジスタ
と直列に接続された第2のトランジスタとを備えてい
る。
おいては、チャージポンプ部が、発生するチャージポン
プ電流値が異なる複数のチャージポンプ回路を備えてお
り、該チャージポンプ回路のうちの少なくとも1つを、
この出願の第1の発明に係るチャージポンプ回路とす
る。
路の入力側に微分回路を設けることにより、入力電流の
急激な変化は、この微分回路の時定数で規定される指数
関数状の変化に変えられ、チャージポンプ電流の急激な
変動が緩和される。
おいては、チャージポンプ部の少なくとも1つのチャー
ジポンプ回路として第1の発明に係るチャージポンプ回
路を用いることにより、入力電流の急激な変化は微分回
路の時定数で規定される指数関数状の変化に変えられ、
電圧制御発振器の発振周波数を不要に変動させることが
ない。
を参照して説明する。
路の第1の実施例を示す回路図である。図1におけるチ
ャージポンプ回路10は、図6に示したチャージポンプ
回路23と比較すると、入力端子と抵抗との間にコンデ
ンサを挿入して微分回路を構成した点で実質的に相違し
ている。即ち、図1において、第1の入力端子にコンデ
ンサ1の一端が接続され、コンデンサ1の他端は直列接
続された抵抗2、3を介して電源Vccに接続される。
抵抗2と抵抗3との間の接続点は抵抗4を介してPNP
トランジスタ5のベースと接続され、PNPトランジス
タ5のエミッタは電源Vccに接続される。同様に、第
2の入力端子にコンデンサ1′の一端が接続され、コン
デンサ1′の他端は直列接続された抵抗2′、3′を介
して接地される。抵抗2′と抵抗3′との間の接続点は
抵抗4′を介してNPNトランジスタ5′のベースと接
続され、NPNトランジスタ5のエミッタは接地され
る。こうして、コンデンサ1、抵抗2及び抵抗3により
第1の微分回路6を構成し、コンデンサ1′、抵抗2′
及び抵抗3′により第2の微分回路6′を構成する。P
NPトランジスタ5とNPNトランジスタ5′とのコレ
クタは相互に接続され、その接続点から出力電流が取り
出される。
動作を説明するためのグラフで、(a)は、トランジス
タ5、5′のベースに電圧として入力されるオン・オフ
の状態を、(b)はそれに対応して出力されるチャージ
ポンプ電流の絶対値8をそれぞれ示している。ここで、
チャージポンプ電流の極性(正負)は、トランジスタ5
のときは正、トランジスタ5′のときは負となる。
(a)に示すように、オン・オフの状態7がオンからオ
フへとステップ状に変化すると、チャージポンプ回路1
0は、(b)に示すように、微分回路6、6′の作用に
より絶対値8が指数関数的に零へ滑らかに減少するチャ
ージポンプ電流を出力する。
を、図7に示すチャージポンプ部23における高速ロッ
クアップ用のチャージポンプ回路32として用いた場
合、このチャージポンプ回路10は図2に示す特性を有
するのであるから、PLL回路が高速ロックアップ・モ
ードから通常ロックアップ・モードへ切り換わる際にチ
ャージポンプ部への入力電流がステップ状に減少して
も、チャージポンプ部から出力されるチャージポンプ電
流は、高速ロックアップ・モード時の大きな電流から指
数関数的に滑らかに減少して通常ロックアップ・モード
の電流になるので、電圧制御発振器の発振周波数に急激
な変動を生じることがない。
通常のチャージポンプ回路を2個並列に接続したときの
動作を示している。高速ロックアップ・モードの期間T
の間は、大きなチャージポンプ電流を電圧制御発振器に
供給し、電圧制御発振器の発振周波数を波形9に示すよ
うに目標周波数に向けて急速に立ち上がらせる。次に高
速ロックアップ・モードから通常ロックアップ・モード
へ切り換わった時点でチャージポンプ・ユニットへの入
力電流がステップ状に減少するが、チャージポンプ電流
は微分回路6、6′の時定数で指数関数的に滑らかに減
少し、やがて通常ロックアップ・モードのチャージポン
プ電流になるので、電圧制御発振器の発振周波数は波形
9′に示すように滑らかに目標周波数へと遷移する。こ
のように、チャージポンプ部からのチャージポンプ電流
が滑らかに変化するので、チャージポンプ切り換え時に
おける電圧制御発振器の発振周波数への影響を効果的に
抑えることができる。
ージポンプ回路の第2の実施例を示している。この実施
例は、図1のチャージポンプ回路10から抵抗3、3′
及び抵抗4、4′を省略したものであるが、図1に回路
と同様に、入力電流を微分して滑らかに減少するチャー
ジポンプ電流を出力する作用を奏することができる。
部は高速ロックアップ用と通常ロックアップ用との2個
のチャージポンプ回路を備えているものとしたが、これ
に限らず、PLL回路を異なる速度でロックアップさせ
るための3個以上のチャージポンプ回路によりチャージ
ポンプ部を構成するようにしてもよい。
の発明を詳細に説明したところから明らかなように、こ
の発明に係るチャージポンプ回路は、入力側に微分回路
を備えているので、入力電流がステップ状に変化して
も、チャージポンプ回路から出力される電流は、この微
分回路の時定数によって規定される指数関数状の滑らか
な変化に変換される。したがって、PLL回路を高速で
ロックアップさせるためにこのチャージポンプ回路を使
用すると、チャージポンプ回路への入力電流がステップ
状に変化しても、そこから出力されるチャージポンプ電
流は指数関数的に変化するので、電圧制御発振器の発振
周波数が変動するのを抑えることができるという格別の
効果を奏する。
施例を示す図。
めの図。
用に用いたときのチャージポンプ電流と電圧制御発振器
の発振周波数の変化の動作を説明するための図。
施例を示す図。
プ部の一例を示す回路図。
ための従来のチャージポンプ部の構成を示す図。
説明するための図。
おいて、高速ロックアップ・モードから通常ロックアッ
プ・モードへ切り換わったときのチャージポンプ電流と
電圧制御発振器の発振周波数の変化とを示す図。
4′:抵抗、 5・5′:トランジスタ、 6・6′:
微分回路、 10:チャージポンプ回路
Claims (3)
- 【請求項1】 入力側に微分回路を備え、入力電流の急
激な変化に対して指数関数的に変化するチャージポンプ
電流を出力することを特徴とするチャージポンプ回路。 - 【請求項2】 請求項1記載のチャージポンプ回路であ
って、 第1の入力端子に接続された第1の微分回路と、 第2の入力端子に接続された第2の微分回路と、 前記第1の微分回路の出力に入力電極が接続された第1
のトランジスタと、 前記第2の微分回路の出力に入力電極が接続され、前記
第1のトランジスタと直列に接続された第2のトランジ
スタと、 を備えることを特徴とするチャージポンプ回路。 - 【請求項3】 チャージポンプ部から出力されるチャー
ジポンプ電流によって電圧制御発振器の発振周波数を制
御するようにしたPLL回路であって、前記チャージポ
ンプ部が、発生するチャージポンプ電流値が異なる複数
のチャージポンプ回路を備え、該チャージポンプ回路の
うちの少なくとも1つが請求項1又は2記載のチャージ
ポンプ回路であることを特徴とするPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07448893A JP3435520B2 (ja) | 1993-03-31 | 1993-03-31 | チャージポンプ回路及びそれを用いたpll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07448893A JP3435520B2 (ja) | 1993-03-31 | 1993-03-31 | チャージポンプ回路及びそれを用いたpll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06291646A true JPH06291646A (ja) | 1994-10-18 |
JP3435520B2 JP3435520B2 (ja) | 2003-08-11 |
Family
ID=13548731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07448893A Expired - Fee Related JP3435520B2 (ja) | 1993-03-31 | 1993-03-31 | チャージポンプ回路及びそれを用いたpll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3435520B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912575A (en) * | 1996-09-24 | 1999-06-15 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Phase-locked loop circuit with charge pump and time constant circuit |
-
1993
- 1993-03-31 JP JP07448893A patent/JP3435520B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912575A (en) * | 1996-09-24 | 1999-06-15 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Phase-locked loop circuit with charge pump and time constant circuit |
Also Published As
Publication number | Publication date |
---|---|
JP3435520B2 (ja) | 2003-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6011440A (en) | Amplifier having output range that exceeds supply voltage | |
JP2748676B2 (ja) | Pll回路 | |
KR20050105213A (ko) | 2π 슬립 검출을 이용하여 위상 동기 루프(PLL)합성기를 거칠게 동조시키는 시스템 및 방법 | |
US4758801A (en) | Dynamic control system with switchable filter-function groups | |
US7184732B2 (en) | PLL frequency synthesizer | |
JP3609658B2 (ja) | Pll回路 | |
CA2063404C (en) | Voltage control oscillator with automatic current control | |
JP3748414B2 (ja) | 位相同期ループ回路 | |
JP3435520B2 (ja) | チャージポンプ回路及びそれを用いたpll回路 | |
JPH05211413A (ja) | 位相比較回路 | |
US5367201A (en) | Control circuit system for control of parameters in logic circuits or similar | |
JP2002271213A (ja) | Fm送信機 | |
JPH0752850B2 (ja) | 送信機 | |
CN210469271U (zh) | 应用于锁相环系统的锁相加速电路及锁相环系统 | |
CN110855291A (zh) | 一种应用于锁相环系统的锁相加速电路及锁相环系统 | |
JPH06276090A (ja) | Pll回路 | |
US6452461B1 (en) | High-speed power-efficient coded M-ary FSK modulator | |
JPH10256903A (ja) | Pll回路 | |
JP2844596B2 (ja) | Pll回路 | |
JPH1127141A (ja) | チャージポンプ回路およびpll回路 | |
JP3270586B2 (ja) | フェーズ・ロックド・ループ回路 | |
JP3070076B2 (ja) | 位相同期発振回路 | |
JP2979805B2 (ja) | Pll周波数シンセサイザ | |
KR100390510B1 (ko) | 이동통신 단말기의 배터리 사용시간 증가장치 | |
JP2923198B2 (ja) | 位相同期ループ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |