JPH0628496A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0628496A JPH0628496A JP4202983A JP20298392A JPH0628496A JP H0628496 A JPH0628496 A JP H0628496A JP 4202983 A JP4202983 A JP 4202983A JP 20298392 A JP20298392 A JP 20298392A JP H0628496 A JPH0628496 A JP H0628496A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- built
- rom
- chip microcomputer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 製造に用いるマスク数を削減することによ
り、パターン設計に対する労力を削減するとともに、短
期間で、かつ安い費用で開発及び製造が行える半導体装
置の製造方法を提供する。 【構成】 中央演算処理装置１１，第１配線パターン２
５，マスクＲＯＭ１２等の素子から成るＲＯＭ内蔵ワン
チップマイコン１Ｍの第１配線パターン２５を除く素子
と、中央演算処理装置１１，第２配線パターン，外部Ｒ
ＯＭ接続用電極としてのＲＳＳパッド１３等の素子から
成るＲＳＳパッド内蔵ワンチップマイコンの第２配線パ
ターンを除く素子とをあらかじめ同一基板としてのワン
チップ２０上に実装しておき、後から第１配線パターン
２５と第２配線パターンのいずれかを当該基板としての
ワンチップ２０に設けるようにして、ＲＯＭ内蔵ワンチ
ップマイコン１ＭとＲＳＳパッド内蔵ワンチップマイコ
ンとを選択的に製造する。
り、パターン設計に対する労力を削減するとともに、短
期間で、かつ安い費用で開発及び製造が行える半導体装
置の製造方法を提供する。 【構成】 中央演算処理装置１１，第１配線パターン２
５，マスクＲＯＭ１２等の素子から成るＲＯＭ内蔵ワン
チップマイコン１Ｍの第１配線パターン２５を除く素子
と、中央演算処理装置１１，第２配線パターン，外部Ｒ
ＯＭ接続用電極としてのＲＳＳパッド１３等の素子から
成るＲＳＳパッド内蔵ワンチップマイコンの第２配線パ
ターンを除く素子とをあらかじめ同一基板としてのワン
チップ２０上に実装しておき、後から第１配線パターン
２５と第２配線パターンのいずれかを当該基板としての
ワンチップ２０に設けるようにして、ＲＯＭ内蔵ワンチ
ップマイコン１ＭとＲＳＳパッド内蔵ワンチップマイコ
ンとを選択的に製造する。
Description
【０００１】
【産業上の利用分野】この発明は、ＲＯＭ内蔵ワンチッ
プマイコン，ＲＳＳパッド内蔵ワンチップマイコン等の
半導体装置の製造方法に関するものである。
プマイコン，ＲＳＳパッド内蔵ワンチップマイコン等の
半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来の半導体装置の製造方法の一例を図
５及び図６に示す。ここでは、半導体装置としてワンチ
ップマイコンを例にとる。図５はＲＯＭ内蔵ワンチップ
マイコン１Ｍのレイアウトパターンの一例を示す概略構
成図、図６は外部ＲＯＭ接続用の電極であるＲＳＳパッ
ド内蔵ワンチップマイコン２Ｍのレイアウトパターンの
一例を示す概略構成図である。図５及び図６において、
１１は入力されるデータにもとづき所定の演算を行い、
結果を出力する中央演算処理装置、１２はこの中央演算
処理装置１１を制御するプログラムが記憶されるマスク
ＲＯＭ、１３は外部ＲＯＭ接続用の電極であるＲＳＳパ
ッド、１４，１５は例えばシリアルＩ／Ｏ，タイマとい
った周辺装置、１６，１７はチップイネーブル線，アウ
トプットイネーブル線で、上記中央演算処理装置１１か
らの制御信号にもとづき上記マスクＲＯＭ１２又はＲＳ
Ｓパッド１３を介して外部ＲＯＭを制御するための内部
信号線である。１８は例えば８ビットのデータ線、１９
は例えば１６ビットのアドレス線で、上記中央演算処理
装置１１のデータ入力，アドレス入力のビット数に対応
して設けられる。又、２０は基板としてのワンチップで
ある。
５及び図６に示す。ここでは、半導体装置としてワンチ
ップマイコンを例にとる。図５はＲＯＭ内蔵ワンチップ
マイコン１Ｍのレイアウトパターンの一例を示す概略構
成図、図６は外部ＲＯＭ接続用の電極であるＲＳＳパッ
ド内蔵ワンチップマイコン２Ｍのレイアウトパターンの
一例を示す概略構成図である。図５及び図６において、
１１は入力されるデータにもとづき所定の演算を行い、
結果を出力する中央演算処理装置、１２はこの中央演算
処理装置１１を制御するプログラムが記憶されるマスク
ＲＯＭ、１３は外部ＲＯＭ接続用の電極であるＲＳＳパ
ッド、１４，１５は例えばシリアルＩ／Ｏ，タイマとい
った周辺装置、１６，１７はチップイネーブル線，アウ
トプットイネーブル線で、上記中央演算処理装置１１か
らの制御信号にもとづき上記マスクＲＯＭ１２又はＲＳ
Ｓパッド１３を介して外部ＲＯＭを制御するための内部
信号線である。１８は例えば８ビットのデータ線、１９
は例えば１６ビットのアドレス線で、上記中央演算処理
装置１１のデータ入力，アドレス入力のビット数に対応
して設けられる。又、２０は基板としてのワンチップで
ある。
【０００３】ここで、図５のＲＯＭ内蔵ワンチップマイ
コン及び図６のＲＳＳパッド内蔵ワンチップマイコンに
ついて説明する。ＲＯＭ内蔵ワンチップマイコンとは、
ワンチップで構成された半導体装置内に中央演算処理装
置と、この中央演算処理装置をある一定の手順に従って
動作させるためのソフトウエアを書き込んだ読み出し専
用メモリ（ＲＯＭ）の他、タイマ，シリアルＩ／Ｏ，Ａ
／Ｄ変換器等を内蔵したものである。又、ＲＳＳパッド
内蔵ワンチップマイコンとは、ＲＯＭに書き込むソフト
ウエア評価用の半導体装置で、やはりワンチップで構成
され、上記ＲＯＭ内蔵ワンチップマイコンでは半導体装
置内のＲＯＭに接続されているデータ線，アドレス線，
チップイネーブル線，アウトプットイネーブル線等の信
号線を半導体装置の外部端子に取り出せるように電極
（ＲＳＳパッド）を取り付けたものである。したがって
ＲＳＳパッド内蔵ワンチップマイコンは、上記外部端子
に外部ＲＯＭ（通常ＥＰＲＯＭ）を接続（載置）して、
使用する。つまり、外部ＲＯＭに書き込まれた所定のプ
ログラムにもとづきＲＳＳパッド内蔵ワンチップマイコ
ンを動作させ、当該プログラムの評価を行うことができ
る。外部ＲＯＭがＥＰＲＯＭの場合、評価の終了したプ
ログラムを紫外線照射により消去して、新たなプログラ
ムを書き込み、評価を行うという手順を繰り返す。従
来、この種のＲＯＭ内蔵ワンチップマイコンとＲＳＳパ
ッド内蔵ワンチップマイコンは異なる品種として別々に
開発，設計を行なっていた。
コン及び図６のＲＳＳパッド内蔵ワンチップマイコンに
ついて説明する。ＲＯＭ内蔵ワンチップマイコンとは、
ワンチップで構成された半導体装置内に中央演算処理装
置と、この中央演算処理装置をある一定の手順に従って
動作させるためのソフトウエアを書き込んだ読み出し専
用メモリ（ＲＯＭ）の他、タイマ，シリアルＩ／Ｏ，Ａ
／Ｄ変換器等を内蔵したものである。又、ＲＳＳパッド
内蔵ワンチップマイコンとは、ＲＯＭに書き込むソフト
ウエア評価用の半導体装置で、やはりワンチップで構成
され、上記ＲＯＭ内蔵ワンチップマイコンでは半導体装
置内のＲＯＭに接続されているデータ線，アドレス線，
チップイネーブル線，アウトプットイネーブル線等の信
号線を半導体装置の外部端子に取り出せるように電極
（ＲＳＳパッド）を取り付けたものである。したがって
ＲＳＳパッド内蔵ワンチップマイコンは、上記外部端子
に外部ＲＯＭ（通常ＥＰＲＯＭ）を接続（載置）して、
使用する。つまり、外部ＲＯＭに書き込まれた所定のプ
ログラムにもとづきＲＳＳパッド内蔵ワンチップマイコ
ンを動作させ、当該プログラムの評価を行うことができ
る。外部ＲＯＭがＥＰＲＯＭの場合、評価の終了したプ
ログラムを紫外線照射により消去して、新たなプログラ
ムを書き込み、評価を行うという手順を繰り返す。従
来、この種のＲＯＭ内蔵ワンチップマイコンとＲＳＳパ
ッド内蔵ワンチップマイコンは異なる品種として別々に
開発，設計を行なっていた。
【０００４】従来の半導体装置の製造方法の作業手順は
次のとおりである。ＲＯＭ内蔵ワンチップマイコン１Ｍ
は、図５に示したＲＯＭ内蔵版用のレイアウトパターン
に従い、シリコンチップ等から成る基板としてのワンチ
ップ２０上に、酸化膜等を利用した所定のマスクを用い
て、まず上記中央演算処理装置１１，マスクＲＯＭ１
２，シリアルＩ／Ｏ１４，タイマ１５の各素子が、エッ
チング等により設けられた後、最終のアルミ配線工程に
おいて、上記レイアウトパターンに対応した複数のマス
クを用いて、上記チップイネーブル線１６，アウトプッ
トイネーブル線１７，データ線１８，アドレス線１９が
設けられることにより、製造される。同様に、ＲＳＳパ
ッド内蔵ワンチップマイコン２Ｍは、図６に示したＲＳ
Ｓパッド内蔵版用のレイアウトパターンに従い、基板と
してのワッチップ２０上に、まず上記中央演算処理装置
１１，ＲＳＳパッド１３，シリアルＩ／Ｏ１４，タイマ
１５の各素子が設けられた後、アルミ配線工程におい
て、上記チップイネーブル線１６，アウトプットイネー
ブル線１７，データ線１８，アドレス線１９が設けられ
ることにより、製造される。
次のとおりである。ＲＯＭ内蔵ワンチップマイコン１Ｍ
は、図５に示したＲＯＭ内蔵版用のレイアウトパターン
に従い、シリコンチップ等から成る基板としてのワンチ
ップ２０上に、酸化膜等を利用した所定のマスクを用い
て、まず上記中央演算処理装置１１，マスクＲＯＭ１
２，シリアルＩ／Ｏ１４，タイマ１５の各素子が、エッ
チング等により設けられた後、最終のアルミ配線工程に
おいて、上記レイアウトパターンに対応した複数のマス
クを用いて、上記チップイネーブル線１６，アウトプッ
トイネーブル線１７，データ線１８，アドレス線１９が
設けられることにより、製造される。同様に、ＲＳＳパ
ッド内蔵ワンチップマイコン２Ｍは、図６に示したＲＳ
Ｓパッド内蔵版用のレイアウトパターンに従い、基板と
してのワッチップ２０上に、まず上記中央演算処理装置
１１，ＲＳＳパッド１３，シリアルＩ／Ｏ１４，タイマ
１５の各素子が設けられた後、アルミ配線工程におい
て、上記チップイネーブル線１６，アウトプットイネー
ブル線１７，データ線１８，アドレス線１９が設けられ
ることにより、製造される。
【０００５】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は、以上のようにＲＯＭ内蔵ワンチップマイコン
と、ＲＳＳパッド内蔵ワンチップマイコンとは別々に製
造していたので、マスクとしてのＲＯＭ内蔵版とＲＳＳ
パッド内蔵版を別々に開発しなければならず、パターン
設計に多大の労力が必要であり、又、両品種合計のマス
ク数が多く、製造に費用がかかるという問題点があっ
た。
造方法は、以上のようにＲＯＭ内蔵ワンチップマイコン
と、ＲＳＳパッド内蔵ワンチップマイコンとは別々に製
造していたので、マスクとしてのＲＯＭ内蔵版とＲＳＳ
パッド内蔵版を別々に開発しなければならず、パターン
設計に多大の労力が必要であり、又、両品種合計のマス
ク数が多く、製造に費用がかかるという問題点があっ
た。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、パターン設計に対する労力を削
減できるとともに、両品種合計のマスク数を削減するこ
とによって短期間で、かつ、安い費用で両品種の開発，
製造を行うことを目的とする。
ためになされたもので、パターン設計に対する労力を削
減できるとともに、両品種合計のマスク数を削減するこ
とによって短期間で、かつ、安い費用で両品種の開発，
製造を行うことを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、中央演算処理装置１１，第１配線パター
ン２５，ＲＯＭ（マスクＲＯＭ１２）等の素子から成る
第１回路（ＲＯＭ内蔵ワンチップマイコン１Ｍ）の第１
配線パターン２５を除く素子と、中央演算処理装置１
１，第２配線パターン２６，外部ＲＯＭ接続用電極（Ｒ
ＳＳパッド１３）等の素子から成る第２回路（ＲＳＳパ
ッド内蔵ワンチップマイコン２Ｍ）の第２配線パターン
２６を除く素子とをあらかじめ同一基板（ワンチップ２
０）上に実装しておき、後から第１配線パターン２５と
第２配線パターン２６のいずれかを当該基板（ワンチッ
プ２０）に設けるようにして、第１回路（ＲＯＭ内蔵ワ
ンチップマイコン１Ｍ）と第２回路（ＲＳＳパッド内蔵
ワンチップマイコン２Ｍ）とを選択的に製造するように
した。
の製造方法は、中央演算処理装置１１，第１配線パター
ン２５，ＲＯＭ（マスクＲＯＭ１２）等の素子から成る
第１回路（ＲＯＭ内蔵ワンチップマイコン１Ｍ）の第１
配線パターン２５を除く素子と、中央演算処理装置１
１，第２配線パターン２６，外部ＲＯＭ接続用電極（Ｒ
ＳＳパッド１３）等の素子から成る第２回路（ＲＳＳパ
ッド内蔵ワンチップマイコン２Ｍ）の第２配線パターン
２６を除く素子とをあらかじめ同一基板（ワンチップ２
０）上に実装しておき、後から第１配線パターン２５と
第２配線パターン２６のいずれかを当該基板（ワンチッ
プ２０）に設けるようにして、第１回路（ＲＯＭ内蔵ワ
ンチップマイコン１Ｍ）と第２回路（ＲＳＳパッド内蔵
ワンチップマイコン２Ｍ）とを選択的に製造するように
した。
【０００８】
【作用】本発明に係る半導体装置の製造方法は、用途の
異なる第１回路，第２回路の第１，第２配線パターンを
除く素子をあらかじめ同一基板上に実装しておくことに
より、第１回路，第２回路を同一のパターンで設計で
き、第１回路，第２回路に対し同一のマスクを用いるこ
とができる。又、最終の配線工程に用いるマスクの変更
で、第１配線パターンと第２配線パターンのいずれかを
設けることにより、第１回路と第２回路とを選択的に製
造できる。
異なる第１回路，第２回路の第１，第２配線パターンを
除く素子をあらかじめ同一基板上に実装しておくことに
より、第１回路，第２回路を同一のパターンで設計で
き、第１回路，第２回路に対し同一のマスクを用いるこ
とができる。又、最終の配線工程に用いるマスクの変更
で、第１配線パターンと第２配線パターンのいずれかを
設けることにより、第１回路と第２回路とを選択的に製
造できる。
【０００９】
【実施例】本発明に係る半導体装置の製造方法の一実施
例を図１ないし図３を用いて説明する。なお図中、図５
及び図６と同じものは同一の符号を付して説明を省略す
る。本実施例では、図２の第１回路としてのＲＯＭ内蔵
ワンチップマイコン１Ｍと、図３の第２回路としてのＲ
ＳＳパッド内蔵ワンチップマイコン２Ｍのいずれかを製
造するものである。その製造に際し、図１に示すように
ＲＯＭ内蔵ワンチップマイコン１ＭとＲＳＳパッド内蔵
ワンチップマイコン２Ｍとの共通の素子である中央演算
処理装置１１，シリアルＩ／Ｏ１４，タイマ１５及び共
通ではない素子であるマスクＲＯＭ１２，ＲＳＳパッド
１３を１個ずつ同一基板上としてのワンチップ２０にあ
らかじめマスクを用いて露光，現像，エッチング等によ
り設ける。すなわち、アルミ配線工程前にＲＯＭ内蔵ワ
ンチップマイコン１Ｍの第１配線パターン２５，ＲＳＳ
パッド内蔵ワンチップマイコン２Ｍの第２配線パターン
２６を除く各素子１１〜１５があらかじめ実装される。
つぎに、ＲＯＭ内蔵ワンチップマイコン１Ｍを得る場合
は、アルミ配線工程で、チップイネーブル線１６，アウ
トプットイネーブル線１７，データ線１８，アドレス線
１９，周辺装置接続線２７，マスクＲＯＭ接続線２８，
２９より成る第１配線パターンとしてのＲＯＭ内蔵版の
配線パターン２５を設ける。ＲＳＳパッド内蔵ワンチッ
プマイコン２Ｍを得る場合はチップイネーブル線１６，
アウトプットイネーブル線１７，データ線１８，アドレ
ス線１９，周辺装置接続線３０，ＲＳＳパッド接続線３
１，３２より成る第２配線パターンとしてのＲＳＳパッ
ド内蔵版の配線パターン２６を設ける。このように第１
配線パターン２５，第２配線パターン２６のいずれかを
設けることにより、第１回路としてのＲＯＭ内蔵ワンチ
ップマイコンと第２回路としてのＲＳＳパッド内蔵ワン
チップマイコンとを選択的に製造するものである。
例を図１ないし図３を用いて説明する。なお図中、図５
及び図６と同じものは同一の符号を付して説明を省略す
る。本実施例では、図２の第１回路としてのＲＯＭ内蔵
ワンチップマイコン１Ｍと、図３の第２回路としてのＲ
ＳＳパッド内蔵ワンチップマイコン２Ｍのいずれかを製
造するものである。その製造に際し、図１に示すように
ＲＯＭ内蔵ワンチップマイコン１ＭとＲＳＳパッド内蔵
ワンチップマイコン２Ｍとの共通の素子である中央演算
処理装置１１，シリアルＩ／Ｏ１４，タイマ１５及び共
通ではない素子であるマスクＲＯＭ１２，ＲＳＳパッド
１３を１個ずつ同一基板上としてのワンチップ２０にあ
らかじめマスクを用いて露光，現像，エッチング等によ
り設ける。すなわち、アルミ配線工程前にＲＯＭ内蔵ワ
ンチップマイコン１Ｍの第１配線パターン２５，ＲＳＳ
パッド内蔵ワンチップマイコン２Ｍの第２配線パターン
２６を除く各素子１１〜１５があらかじめ実装される。
つぎに、ＲＯＭ内蔵ワンチップマイコン１Ｍを得る場合
は、アルミ配線工程で、チップイネーブル線１６，アウ
トプットイネーブル線１７，データ線１８，アドレス線
１９，周辺装置接続線２７，マスクＲＯＭ接続線２８，
２９より成る第１配線パターンとしてのＲＯＭ内蔵版の
配線パターン２５を設ける。ＲＳＳパッド内蔵ワンチッ
プマイコン２Ｍを得る場合はチップイネーブル線１６，
アウトプットイネーブル線１７，データ線１８，アドレ
ス線１９，周辺装置接続線３０，ＲＳＳパッド接続線３
１，３２より成る第２配線パターンとしてのＲＳＳパッ
ド内蔵版の配線パターン２６を設ける。このように第１
配線パターン２５，第２配線パターン２６のいずれかを
設けることにより、第１回路としてのＲＯＭ内蔵ワンチ
ップマイコンと第２回路としてのＲＳＳパッド内蔵ワン
チップマイコンとを選択的に製造するものである。
【００１０】図４は、上記実施例を模式的に説明するた
めの図である。図中、図１ないし図３と同じものは同一
の符号を付して説明を省略する。例えば、図４のように
スイッチ群２１，２２をオンし、かつ、スイッチ群２
３，２４をオフ状態にすると中央演算処理装置１１が必
要とするＲＯＭデータは、アドレス線１９とデータ線１
８を介してマスクＲＯＭ１２から得られる。逆にスイッ
チ群２１，２２をオフし、スイッチ群２３，２４をオン
状態とすると、中央演算処理装置１１が必要とするＲＯ
ＭデータはＲＳＳパッド１３と接続された上記外部端子
を介して外部ＲＯＭから得られる。上記実施例では、図
４のスイッチ群２１〜２４の切り換えで表現した作用
は、アルミ配線工程で用いるマスクの変更を意味する。
めの図である。図中、図１ないし図３と同じものは同一
の符号を付して説明を省略する。例えば、図４のように
スイッチ群２１，２２をオンし、かつ、スイッチ群２
３，２４をオフ状態にすると中央演算処理装置１１が必
要とするＲＯＭデータは、アドレス線１９とデータ線１
８を介してマスクＲＯＭ１２から得られる。逆にスイッ
チ群２１，２２をオフし、スイッチ群２３，２４をオン
状態とすると、中央演算処理装置１１が必要とするＲＯ
ＭデータはＲＳＳパッド１３と接続された上記外部端子
を介して外部ＲＯＭから得られる。上記実施例では、図
４のスイッチ群２１〜２４の切り換えで表現した作用
は、アルミ配線工程で用いるマスクの変更を意味する。
【００１１】すなわち、上記実施例は、図１に示すよう
にアルミ配線工程前までは、同一のマスクを使用して、
第１配線パターン２５，第２配線パターン２６を除く素
子を同一基板上に実装しておき、アルミ配線工程におい
て、図２及び図３に示した２つの配線パターンのいずれ
かを設けることにより用途の異なる２品種のワンチップ
マイコンのいずれかを完成させるものである。これによ
り、従来例と比べ、両品種合計のマスク数をほぼ半減で
き、２品種共通のパターン設計が可能となり、上記２品
種のワンチップマイコンのいずれかを得ることができ
る。
にアルミ配線工程前までは、同一のマスクを使用して、
第１配線パターン２５，第２配線パターン２６を除く素
子を同一基板上に実装しておき、アルミ配線工程におい
て、図２及び図３に示した２つの配線パターンのいずれ
かを設けることにより用途の異なる２品種のワンチップ
マイコンのいずれかを完成させるものである。これによ
り、従来例と比べ、両品種合計のマスク数をほぼ半減で
き、２品種共通のパターン設計が可能となり、上記２品
種のワンチップマイコンのいずれかを得ることができ
る。
【００１２】なお、上記実施例においては、アルミ配線
を例示したが、これがポリシリコン配線等の他の配線方
法であってもよく、又、内蔵されるＲＯＭとしてマスク
ＲＯＭ１２を例示したが、ＥＥＰＲＯＭ，フラッシュＥ
ＥＰＲＯＭを用いて構成してもよく、上記実施例と同様
の効果が得られる。尚、上記実施例では、中央演算処理
装置１１としてデータ線１８が８ビット、アドレス線１
９が１６ビットのものを示したが、これらが他のビット
数、例えば４ビット，８ビット，１６ビット，３２ビッ
ト等の他の組み合わせであってもよい。
を例示したが、これがポリシリコン配線等の他の配線方
法であってもよく、又、内蔵されるＲＯＭとしてマスク
ＲＯＭ１２を例示したが、ＥＥＰＲＯＭ，フラッシュＥ
ＥＰＲＯＭを用いて構成してもよく、上記実施例と同様
の効果が得られる。尚、上記実施例では、中央演算処理
装置１１としてデータ線１８が８ビット、アドレス線１
９が１６ビットのものを示したが、これらが他のビット
数、例えば４ビット，８ビット，１６ビット，３２ビッ
ト等の他の組み合わせであってもよい。
【００１３】
【発明の効果】本発明に係る半導体装置の製造方法は、
中央演算処理装置，第１配線パターン，ＲＯＭ等の素子
から成る第１回路の第１配線パターンを除く素子と、中
央演算処理装置，第２配線パターン，外部ＲＯＭ接続用
電極等の素子から成る第２回路の第２配線パターンを除
く素子とをあらかじめ同一基板上に実装しておき、後か
ら第１配線パターンと第２配線パターンのいずれかを当
該基板に設けるようにして、第１回路と第２回路とを選
択的に製造するようにしたので、上記第１回路と第２回
路のいずれかを備える２品種の半導体装置の同時開発及
び共通のパターン設計が可能となり、かつ、その製造に
用いるためのマスク数をほぼ半減でき、パターン設計に
対する労力を大幅に削減できるとともに、短期間で、か
つ、安い費用で両品種の開発，製造を行うことができ
る。
中央演算処理装置，第１配線パターン，ＲＯＭ等の素子
から成る第１回路の第１配線パターンを除く素子と、中
央演算処理装置，第２配線パターン，外部ＲＯＭ接続用
電極等の素子から成る第２回路の第２配線パターンを除
く素子とをあらかじめ同一基板上に実装しておき、後か
ら第１配線パターンと第２配線パターンのいずれかを当
該基板に設けるようにして、第１回路と第２回路とを選
択的に製造するようにしたので、上記第１回路と第２回
路のいずれかを備える２品種の半導体装置の同時開発及
び共通のパターン設計が可能となり、かつ、その製造に
用いるためのマスク数をほぼ半減でき、パターン設計に
対する労力を大幅に削減できるとともに、短期間で、か
つ、安い費用で両品種の開発，製造を行うことができ
る。
【図１】本発明に係る半導体装置の製造方法の一実施例
を示す概略構成図である。
を示す概略構成図である。
【図２】本発明に係る半導体装置の製造方法の一実施例
を示す概略構成図である。
を示す概略構成図である。
【図３】本発明に係る半導体装置の製造方法の一実施例
を示す概略構成図である。
を示す概略構成図である。
【図４】図１の実施例を模式的に説明するための図であ
る。
る。
【図５】従来の半導体装置の製造方法の一例を示す概略
構成図である。
構成図である。
【図６】従来の半導体装置の製造方法の一例を示す概略
構成図である。
構成図である。
１Ｍ ＲＯＭ内蔵ワンチップマイコン（第１回路） ２Ｍ ＲＳＳパッド内蔵ワンチップマイコン（第２回
路） １１ 中央演算処理装置 １２ マスクＲＯＭ（ＲＯＭ） １３ ＲＳＳパッド（外部ＲＯＭ接続用電極） ２０ ワンチップ（基板） ２５ 第１配線パターン ２６ 第２配線パターン
路） １１ 中央演算処理装置 １２ マスクＲＯＭ（ＲＯＭ） １３ ＲＳＳパッド（外部ＲＯＭ接続用電極） ２０ ワンチップ（基板） ２５ 第１配線パターン ２６ 第２配線パターン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】従来の半導体装置の製造方法の作業手順は
次のとおりである。ＲＯＭ内蔵ワンチップマイコン１Ｍ
は、図５に示したＲＯＭ内蔵版用のレイアウトパターン
に従い、シリコンチップ等から成る基板としてのワンチ
ップ２０上に、酸化膜等を利用した所定のマスクを用い
て、まず上記中央演算処理装置１１，マスクＲＯＭ１
２，シリアルＩ／Ｏ１４，タイマ１５の各素子が、エッ
チング等により設けられた後、最終のアルミ配線工程に
おいて、上記レイアウトパターンに対応した複数のマス
クを用いて、上記チップイネーブル線１６，アウトプッ
トイネーブル線１７，データ線１８，アドレス線１９が
設けられることにより、製造される。同様に、ＲＳＳパ
ッド内蔵ワンチップマイコン２Ｍは、図６に示したＲＳ
Ｓパッド内蔵版用のレイアウトパターンに従い、基板と
してのワンチップ２０上に、まず上記中央演算処理装置
１１，ＲＳＳパッド１３，シリアルＩ／Ｏ１４，タイマ
１５の各素子が設けられた後、アルミ配線工程におい
て、上記チップイネーブル線１６，アウトプットイネー
ブル線１７，データ線１８，アドレス線１９が設けられ
ることにより、製造される。
次のとおりである。ＲＯＭ内蔵ワンチップマイコン１Ｍ
は、図５に示したＲＯＭ内蔵版用のレイアウトパターン
に従い、シリコンチップ等から成る基板としてのワンチ
ップ２０上に、酸化膜等を利用した所定のマスクを用い
て、まず上記中央演算処理装置１１，マスクＲＯＭ１
２，シリアルＩ／Ｏ１４，タイマ１５の各素子が、エッ
チング等により設けられた後、最終のアルミ配線工程に
おいて、上記レイアウトパターンに対応した複数のマス
クを用いて、上記チップイネーブル線１６，アウトプッ
トイネーブル線１７，データ線１８，アドレス線１９が
設けられることにより、製造される。同様に、ＲＳＳパ
ッド内蔵ワンチップマイコン２Ｍは、図６に示したＲＳ
Ｓパッド内蔵版用のレイアウトパターンに従い、基板と
してのワンチップ２０上に、まず上記中央演算処理装置
１１，ＲＳＳパッド１３，シリアルＩ／Ｏ１４，タイマ
１５の各素子が設けられた後、アルミ配線工程におい
て、上記チップイネーブル線１６，アウトプットイネー
ブル線１７，データ線１８，アドレス線１９が設けられ
ることにより、製造される。
Claims (1)
- 【請求項１】 少なくとも中央演算処理装置，第１配線
パターン，ＲＯＭ等の素子から成る第１回路の上記第１
配線パターンを除く素子と、上記中央演算処理装置，第
２配線パターン，外部ＲＯＭ接続用電極等の素子から成
る第２回路の上記第２配線パターンを除く素子とをあら
かじめ同一基板上に実装しておき、後から上記第１配線
パターンと第２配線パターンのいずれかを当該基板に設
けるようにして、第１回路と第２回路とを選択的に製造
するようにしたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202983A JPH0628496A (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202983A JPH0628496A (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0628496A true JPH0628496A (ja) | 1994-02-04 |
Family
ID=16466393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4202983A Pending JPH0628496A (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628496A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160111357A (ko) | 2014-01-24 | 2016-09-26 | 자니스 화이트 컴퍼니 리미티드 | 응축수 배출 장치 |
-
1992
- 1992-07-07 JP JP4202983A patent/JPH0628496A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160111357A (ko) | 2014-01-24 | 2016-09-26 | 자니스 화이트 컴퍼니 리미티드 | 응축수 배출 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628496A (ja) | 半導体装置の製造方法 | |
| EP0609047A2 (en) | Process for fabricating an ASIC device having a gate-array function block | |
| EP0633529A1 (en) | Emulation system for microcomputer | |
| JPH05267454A (ja) | ハードマクロのパターンデータ生成方法 | |
| JPS62224836A (ja) | 半導体集積回路装置 | |
| JPH0683990A (ja) | マイクロコンピュータ | |
| JP2740374B2 (ja) | 半導体集積回路装置 | |
| JPS6353572B2 (ja) | ||
| JPH0816425A (ja) | １チップマイコン用検証ボード | |
| JP3003151B2 (ja) | 半導体集積回路の設計方法 | |
| KR900000563B1 (ko) | 반주문형 시스템 lsi | |
| JPH04291743A (ja) | 半導体集積回路の設計支援装置 | |
| JP2886622B2 (ja) | ウェハスケール半導体集積回路及びその製造方法 | |
| JP2575458B2 (ja) | 露光用マスクの作成方法 | |
| JPH0719478B2 (ja) | 半導体メモリ | |
| JPH02106053A (ja) | プログラマブルロジックアレイ | |
| JPH0221634A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JPH03227039A (ja) | 半導体集積回路 | |
| JPH0412550A (ja) | ウエハ・スケール・インテグレーションデバイスの製造方法 | |
| JP2004111530A (ja) | マスクデータ作成方法、マスク製造方法、半導体装置の製造方法及び半導体装置 | |
| JPH02278848A (ja) | 集積回路装置 | |
| JPH08125025A (ja) | マイコンコア及びそのレイアウト方法 | |
| JPH0786415A (ja) | 自動配置配線方法 | |
| JPH0945593A (ja) | 半導体チップ | |
| JP2003168977A (ja) | 半導体装置 |