JPH06283542A - ベース・コレクタ接合特性を改善したトランジスタ構成体 - Google Patents
ベース・コレクタ接合特性を改善したトランジスタ構成体Info
- Publication number
- JPH06283542A JPH06283542A JP5322649A JP32264993A JPH06283542A JP H06283542 A JPH06283542 A JP H06283542A JP 5322649 A JP5322649 A JP 5322649A JP 32264993 A JP32264993 A JP 32264993A JP H06283542 A JPH06283542 A JP H06283542A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- junction
- collector
- depletion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002019 doping agent Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 36
- 238000002161 passivation Methods 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000008901 benefit Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000002028 premature Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 与えられた固有抵抗値に対して得ることの可
能な接合ブレークダウン電圧を向上させるベース・コレ
クタ接合トランジスタ構成体を提供する。 【構成】 本発明は従来のバイポーラトランジスタより
も接合ブレークダウン電圧が高く且つ接合容量の低い改
良したベース・コレクタ接合トランジスタ構成体を提供
する。接合ブレークダウン電圧及び接合容量に良好な影
響を与えるために幅狭なトレンチを使用している。この
トレンチは、使用すべきメサ構成体及び空乏リングの両
方の有益的な特性を得ることを可能としている。接合ブ
レークダウン電圧に悪影響を与える空乏領域分布は、該
トレンチ及び空乏向上用チャンネルを使用することによ
り最小とさせている。
能な接合ブレークダウン電圧を向上させるベース・コレ
クタ接合トランジスタ構成体を提供する。 【構成】 本発明は従来のバイポーラトランジスタより
も接合ブレークダウン電圧が高く且つ接合容量の低い改
良したベース・コレクタ接合トランジスタ構成体を提供
する。接合ブレークダウン電圧及び接合容量に良好な影
響を与えるために幅狭なトレンチを使用している。この
トレンチは、使用すべきメサ構成体及び空乏リングの両
方の有益的な特性を得ることを可能としている。接合ブ
レークダウン電圧に悪影響を与える空乏領域分布は、該
トレンチ及び空乏向上用チャンネルを使用することによ
り最小とさせている。
Description
【０００１】
【産業上の利用分野】本発明は、大略、トランジスタに
関するものであって、更に詳細には、接合ブレークダウ
ン電圧及び接合容量特性を改善したバイポーラトランジ
スタ構成体に関するものである。
関するものであって、更に詳細には、接合ブレークダウ
ン電圧及び接合容量特性を改善したバイポーラトランジ
スタ構成体に関するものである。
【０００２】
【従来の技術】電力利得を発生することが期待されるバ
イポーラトランジスタの設計者にとって、トランジスタ
の構成がより高い電圧及び電流の両方の条件に対処する
ものであることが重要である。例えばマイクロ波及びＲ
Ｆパワートランジスタ等の高い電力利得を発生する装置
は、電力増幅を与えることのないトランジスタと比較し
てより高い電圧及び電流能力を有することが必要であ
る。
イポーラトランジスタの設計者にとって、トランジスタ
の構成がより高い電圧及び電流の両方の条件に対処する
ものであることが重要である。例えばマイクロ波及びＲ
Ｆパワートランジスタ等の高い電力利得を発生する装置
は、電力増幅を与えることのないトランジスタと比較し
てより高い電圧及び電流能力を有することが必要であ
る。
【０００３】最適なトランジスタ電力利得を達成するた
めに、幾つかの電気的パラメータの間の正しいバランス
が見つけられねばならない。適切な電圧値及び電流値が
見出されねばならない。固有抵抗を増加させることは達
成可能な電圧レベルを増加させるが、同時に、電流値を
減少させる。従って、可及的に最も低い固有抵抗と可及
的に最も高いブレークダウン電圧との間の正しいバラン
スが達成されねばならない。更に、例えばベース・コレ
クタ容量等のその他の電気的特性も最小とされねばなら
ない。
めに、幾つかの電気的パラメータの間の正しいバランス
が見つけられねばならない。適切な電圧値及び電流値が
見出されねばならない。固有抵抗を増加させることは達
成可能な電圧レベルを増加させるが、同時に、電流値を
減少させる。従って、可及的に最も低い固有抵抗と可及
的に最も高いブレークダウン電圧との間の正しいバラン
スが達成されねばならない。更に、例えばベース・コレ
クタ容量等のその他の電気的特性も最小とされねばなら
ない。
【０００４】逆バイアス条件下において、トランジスタ
のベース・コレクタ接合ブレークダウン電圧値が悪影響
を受ける場合がある。ベース・コレクタ接合が結晶表面
と遭遇するシリコン結晶表面上の欠陥及び不純物は、接
合ブレークダウン電圧を低下させる場合がある。バルク
のシリコンの高いブレークダウン電圧特性は達成するこ
とが不可能である。拡散形成した接合の特性から、特に
狭い接合の場合、典型的にはバルクのブレークダウン電
圧の約４０％を得ることが可能である。
のベース・コレクタ接合ブレークダウン電圧値が悪影響
を受ける場合がある。ベース・コレクタ接合が結晶表面
と遭遇するシリコン結晶表面上の欠陥及び不純物は、接
合ブレークダウン電圧を低下させる場合がある。バルク
のシリコンの高いブレークダウン電圧特性は達成するこ
とが不可能である。拡散形成した接合の特性から、特に
狭い接合の場合、典型的にはバルクのブレークダウン電
圧の約４０％を得ることが可能である。
【０００５】与えられた固有抵抗レベルに対して接合ブ
レークダウン電圧を向上させるために、例えば空乏リン
グ及びメサ等の物理的構成が使用されていた。これらの
構成は、適宜の環境下において適宜のエッチング、洗
浄、加熱技術と関連して使用される場合には、ブレーク
ダウン電圧を向上させることが可能である。表面の構成
は、しばしば、酸化物又は窒化物を使用するパッシベー
ションによって安定化される。
レークダウン電圧を向上させるために、例えば空乏リン
グ及びメサ等の物理的構成が使用されていた。これらの
構成は、適宜の環境下において適宜のエッチング、洗
浄、加熱技術と関連して使用される場合には、ブレーク
ダウン電圧を向上させることが可能である。表面の構成
は、しばしば、酸化物又は窒化物を使用するパッシベー
ションによって安定化される。
【０００６】物理的な構造は表面効果を最小とすべく作
用するが、不所望の特性を有している。単一又は複数個
の同心円状の空乏リングは、より高い接合ブレークダウ
ン電圧を得ることが可能であるという点において有益的
である。然しながら、空乏リングを一つ加える度に接合
容量が加えられ、そのことはＲＦ及びマイクロ波性能に
とって不所望なパラメータである。空乏リングに帰属す
る区域が大きければ大きい程、その他の全てのパラメー
タが等しい場合には、接合容量はそれだけ大きくなる。
用するが、不所望の特性を有している。単一又は複数個
の同心円状の空乏リングは、より高い接合ブレークダウ
ン電圧を得ることが可能であるという点において有益的
である。然しながら、空乏リングを一つ加える度に接合
容量が加えられ、そのことはＲＦ及びマイクロ波性能に
とって不所望なパラメータである。空乏リングに帰属す
る区域が大きければ大きい程、その他の全てのパラメー
タが等しい場合には、接合容量はそれだけ大きくなる。
【０００７】メサ構造は空乏リングを使用するものでは
なく、従って、メサ構造を使用することの結果として著
しい接合容量が加えられることはない。然しながら、ベ
ース・コレクタ接合は未だに結晶シリコン表面内に突出
し、その結果中程度の接合ブレークダウン電圧を達成す
ることが可能であるに過ぎない。
なく、従って、メサ構造を使用することの結果として著
しい接合容量が加えられることはない。然しながら、ベ
ース・コレクタ接合は未だに結晶シリコン表面内に突出
し、その結果中程度の接合ブレークダウン電圧を達成す
ることが可能であるに過ぎない。
【０００８】
【発明が解決しようとする課題】本発明の目的とすると
ころは、与えられた固有抵抗値に対して得ることの可能
な接合ブレークダウン電圧を向上させるベース・コレク
タ接合トランジスタ構成体を提供することである。
ころは、与えられた固有抵抗値に対して得ることの可能
な接合ブレークダウン電圧を向上させるベース・コレク
タ接合トランジスタ構成体を提供することである。
【０００９】本発明の別の目的とするところは、逆バイ
アス条件下において表面現象によって制限された接合ブ
レークダウン電圧を最小とするベース・コレクタ接合ト
ランジスタ構成体を提供することである。
アス条件下において表面現象によって制限された接合ブ
レークダウン電圧を最小とするベース・コレクタ接合ト
ランジスタ構成体を提供することである。
【００１０】本発明の更に別の目的とするところは、空
乏リング及びメサ物理的構造の最良の特性を使用するベ
ース・コレクタ接合トランジスタ構成体を提供すること
である。
乏リング及びメサ物理的構造の最良の特性を使用するベ
ース・コレクタ接合トランジスタ構成体を提供すること
である。
【００１１】本発明の更に別の目的とするところは、ベ
ース・コレクタ接合容量を最小とするベース・コレクタ
接合トランジスタ構成体を提供することである。
ース・コレクタ接合容量を最小とするベース・コレクタ
接合トランジスタ構成体を提供することである。
【００１２】
【課題を解決するための手段】本発明は、従来のバイポ
ーラトランジスタよりもより高い接合ブレークダウン電
圧及びより低い接合容量とすることの可能な改良したベ
ース・コレクタ接合トランジスタ構成体を提供してい
る。接合ブレークダウン電圧及び接合容量に積極的に影
響を与えるために幅狭のトレンチ即ち溝が使用されてい
る。このトレンチは、空乏リング及びメサ構造の両方を
使用する場合に有益的な特性を得ることを可能としてい
る。接合ブレークダウン電圧に悪影響を与える空乏領域
分布は、トレンチ及び空乏向上用チャンネルを使用する
ことによって最小とされている。
ーラトランジスタよりもより高い接合ブレークダウン電
圧及びより低い接合容量とすることの可能な改良したベ
ース・コレクタ接合トランジスタ構成体を提供してい
る。接合ブレークダウン電圧及び接合容量に積極的に影
響を与えるために幅狭のトレンチ即ち溝が使用されてい
る。このトレンチは、空乏リング及びメサ構造の両方を
使用する場合に有益的な特性を得ることを可能としてい
る。接合ブレークダウン電圧に悪影響を与える空乏領域
分布は、トレンチ及び空乏向上用チャンネルを使用する
ことによって最小とされている。
【００１３】
【実施例】図１は従来技術に基づくバイポーラトランジ
スタ構成体１０のベース・コレクタ接合１８の詳細を示
している。シリコン表面２０は部分的に酸化物層１６に
よって被覆されている。逆バイアス条件下において、空
乏領域２２及び２７は夫々Ｎ領域３２及びＰ+ 領域２６
内へ延在している。ベース・コレクタ接合１８の球状及
び／又は円筒状の部分１９はより高い電界強度を有して
いる。Ｐ領域２６における曲がり部における電荷分布は
より低く、従って、電荷の中和性を維持するために、Ｎ
領域３２における位置３０における空乏層は、ベース・
コレクタ接合１８の平坦な領域と比較して、曲率半径に
比例して著しく小さくなっている。
スタ構成体１０のベース・コレクタ接合１８の詳細を示
している。シリコン表面２０は部分的に酸化物層１６に
よって被覆されている。逆バイアス条件下において、空
乏領域２２及び２７は夫々Ｎ領域３２及びＰ+ 領域２６
内へ延在している。ベース・コレクタ接合１８の球状及
び／又は円筒状の部分１９はより高い電界強度を有して
いる。Ｐ領域２６における曲がり部における電荷分布は
より低く、従って、電荷の中和性を維持するために、Ｎ
領域３２における位置３０における空乏層は、ベース・
コレクタ接合１８の平坦な領域と比較して、曲率半径に
比例して著しく小さくなっている。
【００１４】図２を参照すると、従来技術に基づくバイ
ポーラトラジスタ構成体４０の空乏リングを有するベー
ス・コレクタ接合４４が示されている。Ｐ+ 領域５６及
びＮ領域４６は、夫々、該トランジスタのベース及びコ
レクタである。Ｎ領域４６はＰＮ接合４４によってＰ-
領域５４から分離されている。空乏領域がＰＮ接合４４
の両側に延在している。領域５２はＮ領域４６内に延在
する空乏領域であり且つ境界５８によって取囲まれてい
る。
ポーラトラジスタ構成体４０の空乏リングを有するベー
ス・コレクタ接合４４が示されている。Ｐ+ 領域５６及
びＮ領域４６は、夫々、該トランジスタのベース及びコ
レクタである。Ｎ領域４６はＰＮ接合４４によってＰ-
領域５４から分離されている。空乏領域がＰＮ接合４４
の両側に延在している。領域５２はＮ領域４６内に延在
する空乏領域であり且つ境界５８によって取囲まれてい
る。
【００１５】位置６０におけるＮ空乏領域５２の境界と
ＰＮ接合４４との間の距離は、図１の位置３０とベース
・コレクタ接合１８との間の距離と比較して一層大きな
ものである。空乏領域５２が大きいことの利点は、そこ
での電界が低く、位置６０においてそれと対応して好適
な電荷分布を有しており且つ時期尚早な電圧ブレークダ
ウンが発生する可能性を低下させている。従って、より
高い接合ブレークダウン電圧が得られる。又、接合ブレ
ークダウンは、図１におけるものよりも一層高いが、図
２に示した正の曲率半径によって制限されている。
ＰＮ接合４４との間の距離は、図１の位置３０とベース
・コレクタ接合１８との間の距離と比較して一層大きな
ものである。空乏領域５２が大きいことの利点は、そこ
での電界が低く、位置６０においてそれと対応して好適
な電荷分布を有しており且つ時期尚早な電圧ブレークダ
ウンが発生する可能性を低下させている。従って、より
高い接合ブレークダウン電圧が得られる。又、接合ブレ
ークダウンは、図１におけるものよりも一層高いが、図
２に示した正の曲率半径によって制限されている。
【００１６】然しながら、達成することの可能な有益的
な接合ブレークダウン電圧にも拘らず、図２に示した空
乏リング構造には欠点が存在している。Ｎ領域４６内に
別個のＰ- 領域５４を加えることによって、トランジス
タの実効的なベース寸法をＰ- 領域５４とＰ+ 領域５６
との和に等しいものとなっている。トランジスタのベー
スがより大きくなると、ＰＮ接合４４の容量が比例的に
増加する。表面５０へＰＮ接合４４が突出することは、
不所望の表面効果を発生し、それは、更に、接合ブレー
クダウン電圧を最小とさせる。
な接合ブレークダウン電圧にも拘らず、図２に示した空
乏リング構造には欠点が存在している。Ｎ領域４６内に
別個のＰ- 領域５４を加えることによって、トランジス
タの実効的なベース寸法をＰ- 領域５４とＰ+ 領域５６
との和に等しいものとなっている。トランジスタのベー
スがより大きくなると、ＰＮ接合４４の容量が比例的に
増加する。表面５０へＰＮ接合４４が突出することは、
不所望の表面効果を発生し、それは、更に、接合ブレー
クダウン電圧を最小とさせる。
【００１７】二つの空乏リングトランジスタ構成が通常
使用されており、即ち非接触型空乏リングと接触型空乏
リングである。図３ａは従来技術に基づく非接触型空乏
リングを有するベース・コレクタ接合の概略平面図７０
を示している。Ｐ+ トランジスタベース７２は二つのＰ
+ 非接触型空乏リング７４及び７６によって囲まれてい
る。ベース７２はＮシリコンリング７３によって空乏リ
ング７４から分離されており、且つリング７４及び７６
は別のシリコンリング７５によって分離されている。こ
れらの空乏リングは、上述した如く、ベースと同一の不
純物濃度とすることが可能であるが、それらを異なった
不純物濃度のものとすることも可能である。
使用されており、即ち非接触型空乏リングと接触型空乏
リングである。図３ａは従来技術に基づく非接触型空乏
リングを有するベース・コレクタ接合の概略平面図７０
を示している。Ｐ+ トランジスタベース７２は二つのＰ
+ 非接触型空乏リング７４及び７６によって囲まれてい
る。ベース７２はＮシリコンリング７３によって空乏リ
ング７４から分離されており、且つリング７４及び７６
は別のシリコンリング７５によって分離されている。こ
れらの空乏リングは、上述した如く、ベースと同一の不
純物濃度とすることが可能であるが、それらを異なった
不純物濃度のものとすることも可能である。
【００１８】このトランジスタベースの実効面積は、ベ
ース７２＋リング７３，７４，７５，７６に等しい。こ
の空乏リング構成体の利点は、空乏ゾーンが多く、且つ
接合ブレークダウン電圧が明らかに向上されていること
である。然しながら、図３ａに示した非接触型空乏リン
グを使用することにより幾つかの欠点が存在している。
トランジスタのベース７２の周りに余分のリングを設け
ることは、リングの幅に依存してより多くの空間が使用
されることを意味する。表面積が最も問題である設計に
おいては、このことは欠点となる場合がある。更に、達
成することの可能な接合ブレークダウン電圧が顕著なも
のでない場合がある。最後に、トランジスタのベースを
大きくすることは、接合容量も一層大きくなることを意
味している。
ース７２＋リング７３，７４，７５，７６に等しい。こ
の空乏リング構成体の利点は、空乏ゾーンが多く、且つ
接合ブレークダウン電圧が明らかに向上されていること
である。然しながら、図３ａに示した非接触型空乏リン
グを使用することにより幾つかの欠点が存在している。
トランジスタのベース７２の周りに余分のリングを設け
ることは、リングの幅に依存してより多くの空間が使用
されることを意味する。表面積が最も問題である設計に
おいては、このことは欠点となる場合がある。更に、達
成することの可能な接合ブレークダウン電圧が顕著なも
のでない場合がある。最後に、トランジスタのベースを
大きくすることは、接合容量も一層大きくなることを意
味している。
【００１９】図３ｂは図３ａに示した非接触型空乏リン
グの場合のベース・コレクタ接合を示した概略断面図で
ある。ベース７２はＮシリコンリング７３によって取囲
まれており、その上にＰ+ 空乏リング７４が付加されて
いる。リング７４と７６とは第二のＮシリコンリング７
５によって分離されている。いくつものリングを付加す
ることはトランジスタのベース寸法を増加させて領域７
２，７３，７４，７５，７６の幅を結合したものと等し
くさせる。
グの場合のベース・コレクタ接合を示した概略断面図で
ある。ベース７２はＮシリコンリング７３によって取囲
まれており、その上にＰ+ 空乏リング７４が付加されて
いる。リング７４と７６とは第二のＮシリコンリング７
５によって分離されている。いくつものリングを付加す
ることはトランジスタのベース寸法を増加させて領域７
２，７３，７４，７５，７６の幅を結合したものと等し
くさせる。
【００２０】図４ａは従来技術に基づく接触型空乏リン
グを有するベース・コレクタ接合の概略平面図９０を示
している。Ｐ+ ベース領域９２はＰ- 空乏領域９４によ
って取囲まれており、Ｐ- 空乏リングは点線で示した如
く領域９２の周辺部下側に位置されている。図４ｂは図
４ａに示したベース・コレクタ接合の概略断面図を示し
ている。Ｐ+ ベース領域９２の周辺部はＰ- 空乏リング
９４によって支持されている。接触型空乏リングは図３
ａ及び３ｂの非接触型空乏リング構造と同様の空乏リン
グを増加させる利点を与える。然しながら、それは、図
３ａ及び３ｂにおける程空間を消費することなしにリン
グを付加することを可能としている。このことは、トラ
ンジスタのベースの下側に空乏リングの一部を配置させ
ることによって達成されている。空間が節約されるにも
拘らず、この接触型リング構成体は尚且つ接合容量が付
加されるという欠点を有しており、且つ接合ブレークダ
ウンが幾分向上されるが、未だに円筒状及び／又は球状
接合によって制限を受ける。
グを有するベース・コレクタ接合の概略平面図９０を示
している。Ｐ+ ベース領域９２はＰ- 空乏領域９４によ
って取囲まれており、Ｐ- 空乏リングは点線で示した如
く領域９２の周辺部下側に位置されている。図４ｂは図
４ａに示したベース・コレクタ接合の概略断面図を示し
ている。Ｐ+ ベース領域９２の周辺部はＰ- 空乏リング
９４によって支持されている。接触型空乏リングは図３
ａ及び３ｂの非接触型空乏リング構造と同様の空乏リン
グを増加させる利点を与える。然しながら、それは、図
３ａ及び３ｂにおける程空間を消費することなしにリン
グを付加することを可能としている。このことは、トラ
ンジスタのベースの下側に空乏リングの一部を配置させ
ることによって達成されている。空間が節約されるにも
拘らず、この接触型リング構成体は尚且つ接合容量が付
加されるという欠点を有しており、且つ接合ブレークダ
ウンが幾分向上されるが、未だに円筒状及び／又は球状
接合によって制限を受ける。
【００２１】図５を参照すると、従来技術に基づくトラ
ンジスタ構成体１１０のメサ型のベース・コレクタ接合
が示されている。このメサ構造は、空乏リング構成体と
は異なっており、即ち、この構成では円筒状及び／又は
球状のリングを有するものではなく、従ってメサ構造に
おけるトランジスタのコレクタから円筒状及び／又は球
状のベース領域をバッファするためにＰ- 物質を設ける
ことは必要ではない。Ｐ+ ベース領域１１２がＮコレク
タ領域１１４の上側に設けられている。Ｎ領域１１４は
バルクのシリコン基板領域１２４上に設けられている。
側壁１１６が酸化物１１８で被覆されている。ベースに
対してＰ- 物質が付加されていないという事実は、ベー
ス領域１１２が同一の寸法のままであり且つ接合容量が
増加されることがないということを意味している。この
ことはメサ構造を使用するうえでの利点である。
ンジスタ構成体１１０のメサ型のベース・コレクタ接合
が示されている。このメサ構造は、空乏リング構成体と
は異なっており、即ち、この構成では円筒状及び／又は
球状のリングを有するものではなく、従ってメサ構造に
おけるトランジスタのコレクタから円筒状及び／又は球
状のベース領域をバッファするためにＰ- 物質を設ける
ことは必要ではない。Ｐ+ ベース領域１１２がＮコレク
タ領域１１４の上側に設けられている。Ｎ領域１１４は
バルクのシリコン基板領域１２４上に設けられている。
側壁１１６が酸化物１１８で被覆されている。ベースに
対してＰ- 物質が付加されていないという事実は、ベー
ス領域１１２が同一の寸法のままであり且つ接合容量が
増加されることがないということを意味している。この
ことはメサ構造を使用するうえでの利点である。
【００２２】メサ構造と空乏リング構造との間の別の差
異は、メサ構造はシリコン表面１２０へ向かうか又はそ
れから離れる方向への曲率半径を有するものではないと
いうことである。空乏領域１１４は拡大されることはな
く又小さくされることもない。三交点１２２において、
酸化物１１８と、Ｐ+ 物質１１２と、Ｎ物質１１４とが
表面上で合流する。逆バイアス条件下において、大きな
電界が酸化物１１８内に形成され、特にこの三交点１２
２において形成され、且つ時期尚早な接合電圧ブレーク
ダウンを発生する。この表面現象はバルク近傍でのブレ
ークダウン電圧を実現することを可能とするものではな
い。
異は、メサ構造はシリコン表面１２０へ向かうか又はそ
れから離れる方向への曲率半径を有するものではないと
いうことである。空乏領域１１４は拡大されることはな
く又小さくされることもない。三交点１２２において、
酸化物１１８と、Ｐ+ 物質１１２と、Ｎ物質１１４とが
表面上で合流する。逆バイアス条件下において、大きな
電界が酸化物１１８内に形成され、特にこの三交点１２
２において形成され、且つ時期尚早な接合電圧ブレーク
ダウンを発生する。この表面現象はバルク近傍でのブレ
ークダウン電圧を実現することを可能とするものではな
い。
【００２３】本発明は、従来技術における空乏リング及
びメサ構造に関連する円筒状及び／又は球状の領域及び
表面現象によって制限される接合ブレークダウン電圧及
び接合容量に関連する問題に対処するものである。図６
は本発明に基づくトランジスタ構成体１３０を示してい
る。シリコン表面１３８の下側において、Ｐ+ ベース領
域１３２はＰ- 空乏領域向上用チャンネル１３４を有し
ており、それはＮコレクタ空乏領域をＰＮ接合１４２か
ら離す方向でバルクのシリコン領域１４６へ向かった方
向へシフトさせる。Ｐ- 空乏領域向上用チャンネル１３
４は、ＰＮ接合１４２を表面１３８から分離させ且つＰ
Ｎ接合１４２の円筒状及び／又は球状の曲率を逆にさせ
る。図１において点３０において示し且つ図２において
点６０において示した如く減少する代わりに、Ｎ領域内
の空乏境界１３７は最大とされている。従って、本発明
は曲率によって制限されているブレークダウンを取除い
ている。
びメサ構造に関連する円筒状及び／又は球状の領域及び
表面現象によって制限される接合ブレークダウン電圧及
び接合容量に関連する問題に対処するものである。図６
は本発明に基づくトランジスタ構成体１３０を示してい
る。シリコン表面１３８の下側において、Ｐ+ ベース領
域１３２はＰ- 空乏領域向上用チャンネル１３４を有し
ており、それはＮコレクタ空乏領域をＰＮ接合１４２か
ら離す方向でバルクのシリコン領域１４６へ向かった方
向へシフトさせる。Ｐ- 空乏領域向上用チャンネル１３
４は、ＰＮ接合１４２を表面１３８から分離させ且つＰ
Ｎ接合１４２の円筒状及び／又は球状の曲率を逆にさせ
る。図１において点３０において示し且つ図２において
点６０において示した如く減少する代わりに、Ｎ領域内
の空乏境界１３７は最大とされている。従って、本発明
は曲率によって制限されているブレークダウンを取除い
ている。
【００２４】Ｐ- 空乏領域向上用チャンネル１３４は側
壁１４０と当接しており、該側壁は片側及び／又は両側
及び／又は幅狭のトレンチ１４８の底部とすることが可
能である。トレンチ１４８はその上に酸化物／窒化物パ
ッシベーション層１４９を有している。それは著しく接
合容量を増加させることなしにＰ- 領域を使用する方法
を与えている。Ｐ- 領域はＰ+ 層の物理的に下側にあ
り、且つ接合面積の増加は著しく小さく、付加的な二次
的な利点は空乏リング構成の場合よりも空間が著しく節
約されるということである。空乏チャンネル１３４は３
０％乃至５０％だけ典型的な空乏リングよりもより小さ
なものとすることが可能であるので、使用される空間は
より少なく且つ接合容量が著しく増加することはない。
壁１４０と当接しており、該側壁は片側及び／又は両側
及び／又は幅狭のトレンチ１４８の底部とすることが可
能である。トレンチ１４８はその上に酸化物／窒化物パ
ッシベーション層１４９を有している。それは著しく接
合容量を増加させることなしにＰ- 領域を使用する方法
を与えている。Ｐ- 領域はＰ+ 層の物理的に下側にあ
り、且つ接合面積の増加は著しく小さく、付加的な二次
的な利点は空乏リング構成の場合よりも空間が著しく節
約されるということである。空乏チャンネル１３４は３
０％乃至５０％だけ典型的な空乏リングよりもより小さ
なものとすることが可能であるので、使用される空間は
より少なく且つ接合容量が著しく増加することはない。
【００２５】幅狭トレンチ１４８の側壁１４０に沿って
Ｐ- 領域１３４を設けることにより、ＰＮ接合の円筒状
及び／又は球状の部分の曲率角度が逆にされ、空乏領域
１３６内において好ましい条件を発生させる。Ｐ+ Ｎ接
合１４２はＰ+ 領域１３２から離れ且つＮ領域１４６へ
向かう負の曲率半径を有している。その結果大きな空乏
領域１３６が発生し、それはＰ+ Ｎ接合１４２の円筒状
及び／又は球状の部分において不所望の効果に対する保
護を与えている。空乏領域１３６内の電界はバルクのシ
リコン１４６の方向に向かい且つＰＮ接合１４２から離
れる方向にシフトされている。従って、このトランジス
タは、バルクのブレークダウン電圧に近いものを得るこ
とが可能である。Ｐ+ Ｎ接合１４２と比較して、Ｐ- Ｎ
+ 接合１４４が存在することにより、著しく電荷蓄積を
減少させ、従って接合ブレークダウンに関して事実上影
響を与えることはない。従って、Ｐ- 領域が存在するこ
とは、表面現象によって制限され且つ円筒状及び／又は
球状の接合によって制限されるブレークダウンを取除い
ている。
Ｐ- 領域１３４を設けることにより、ＰＮ接合の円筒状
及び／又は球状の部分の曲率角度が逆にされ、空乏領域
１３６内において好ましい条件を発生させる。Ｐ+ Ｎ接
合１４２はＰ+ 領域１３２から離れ且つＮ領域１４６へ
向かう負の曲率半径を有している。その結果大きな空乏
領域１３６が発生し、それはＰ+ Ｎ接合１４２の円筒状
及び／又は球状の部分において不所望の効果に対する保
護を与えている。空乏領域１３６内の電界はバルクのシ
リコン１４６の方向に向かい且つＰＮ接合１４２から離
れる方向にシフトされている。従って、このトランジス
タは、バルクのブレークダウン電圧に近いものを得るこ
とが可能である。Ｐ+ Ｎ接合１４２と比較して、Ｐ- Ｎ
+ 接合１４４が存在することにより、著しく電荷蓄積を
減少させ、従って接合ブレークダウンに関して事実上影
響を与えることはない。従って、Ｐ- 領域が存在するこ
とは、表面現象によって制限され且つ円筒状及び／又は
球状の接合によって制限されるブレークダウンを取除い
ている。
【００２６】図７ａは図６に示した本発明に基づくトラ
ンジスタ構成体のコレクタ・ベース領域の概略平面図１
５０を示している。Ｐ+ ベース領域１５２の周辺部はＰ
- 空乏領域１５４の上側に存在している。二つの側壁１
５６が幅狭のトレンチと当接しており且つＰ+ ベース領
域１５２とＰ- 空乏領域１５４とを有する垂直のバリア
即ち障壁を与えている。図７ｂはこのトランジスタ構成
体の概略断面図を示している。Ｐ+ ベース領域１５２の
周辺部はＰ- 空乏領域１５４の上側に存在している。幅
狭のトレンチ１５６は、Ｐ+ ベース領域１５２とＰ- 空
乏領域１５４とを包含する側壁１５５と当接している。
ンジスタ構成体のコレクタ・ベース領域の概略平面図１
５０を示している。Ｐ+ ベース領域１５２の周辺部はＰ
- 空乏領域１５４の上側に存在している。二つの側壁１
５６が幅狭のトレンチと当接しており且つＰ+ ベース領
域１５２とＰ- 空乏領域１５４とを有する垂直のバリア
即ち障壁を与えている。図７ｂはこのトランジスタ構成
体の概略断面図を示している。Ｐ+ ベース領域１５２の
周辺部はＰ- 空乏領域１５４の上側に存在している。幅
狭のトレンチ１５６は、Ｐ+ ベース領域１５２とＰ- 空
乏領域１５４とを包含する側壁１５５と当接している。
【００２７】本発明に対してのドーピング濃度は種々の
場合があり得る。コレクタ領域に対しての典型的なドー
ピング濃度は１×１０15乃至２×１０16原子数／ｃｃの
範囲である。典型的なマイクロ波パワートランジスタの
場合には、固有抵抗は約０．５乃至２．０Ω・ｃｍの範
囲の場合がある。
場合があり得る。コレクタ領域に対しての典型的なドー
ピング濃度は１×１０15乃至２×１０16原子数／ｃｃの
範囲である。典型的なマイクロ波パワートランジスタの
場合には、固有抵抗は約０．５乃至２．０Ω・ｃｍの範
囲の場合がある。
【００２８】図７ｂに示した構成の利点は、空乏領域１
５４の上側に存在するベース領域１５２が外側にベース
区域の寸法を増加させるものではなく、その際に接合容
量及び使用されるシリコン面積が不所望に増加すること
を防止しそれを最小としていることである。ベース区域
が最小とされ且つブレークダウンにより制限される円筒
状及び／又は球状の接合が取除かれているという意味に
おいて、本発明は図５のメサ構造のものに類似してい
る。幅狭のトレンチ１４８の側壁１４０に沿って図６に
おけるＰ- 空乏領域向上用チャンネル１３４が存在して
いるので、ＰＮ接合１４２は負の曲率半径が与えられ
て、その際に空乏領域１３６を効果的に拡大し、且つ達
成することの可能な接合ブレークダウン電圧のレベルを
サポートしている。最後に、表面から離れる方向にＰ+
Ｎ接合が移動することにより、時期尚早の接合ブレーク
ダウン電圧を発生する可能性のある電荷の蓄積を最小と
している。
５４の上側に存在するベース領域１５２が外側にベース
区域の寸法を増加させるものではなく、その際に接合容
量及び使用されるシリコン面積が不所望に増加すること
を防止しそれを最小としていることである。ベース区域
が最小とされ且つブレークダウンにより制限される円筒
状及び／又は球状の接合が取除かれているという意味に
おいて、本発明は図５のメサ構造のものに類似してい
る。幅狭のトレンチ１４８の側壁１４０に沿って図６に
おけるＰ- 空乏領域向上用チャンネル１３４が存在して
いるので、ＰＮ接合１４２は負の曲率半径が与えられ
て、その際に空乏領域１３６を効果的に拡大し、且つ達
成することの可能な接合ブレークダウン電圧のレベルを
サポートしている。最後に、表面から離れる方向にＰ+
Ｎ接合が移動することにより、時期尚早の接合ブレーク
ダウン電圧を発生する可能性のある電荷の蓄積を最小と
している。
【００２９】以上、本発明を、特に好適実施例を参照し
て詳細に説明したが、本発明は、これらの具体例にのみ
限定されるべきものではなく、本発明の技術的範囲を逸
脱することなしに種々の変形が可能であることは勿論で
ある。例えば、本発明は高い接合ブレークダウン電圧を
必要とするダイオード構成において使用するのにも適し
ている。ダイオード適用例の幾つかの具体的な例として
は、ＩＭＰＡＴＴ、ＭＥＳＦＥＴ、ＭＯＳＦＥＴダイオ
ードなどがある。
て詳細に説明したが、本発明は、これらの具体例にのみ
限定されるべきものではなく、本発明の技術的範囲を逸
脱することなしに種々の変形が可能であることは勿論で
ある。例えば、本発明は高い接合ブレークダウン電圧を
必要とするダイオード構成において使用するのにも適し
ている。ダイオード適用例の幾つかの具体的な例として
は、ＩＭＰＡＴＴ、ＭＥＳＦＥＴ、ＭＯＳＦＥＴダイオ
ードなどがある。
【００３０】又、当業者にとって明らかな如く、本明細
書に記載したドーピング濃度は単に例示的なものであっ
て、その他の値を使用することも可能である。更に、ベ
ース領域又はコレクタ領域のいずれかに対して使用した
ドーパントのタイプ即ち導電型は実施例に記載したもの
に限定されるものではなく、適用場面に応じて適宜異な
るものを使用することが可能である。説明の便宜上、上
述した好適実施例ではＰ型ベース及びＮ型コレクタにつ
いて説明したが、これと全く反対の導電型のドーパント
を使用することも可能である。又、トランジスタはＮＰ
Ｎ又はＰＮＰのいずれとすることも可能である。
書に記載したドーピング濃度は単に例示的なものであっ
て、その他の値を使用することも可能である。更に、ベ
ース領域又はコレクタ領域のいずれかに対して使用した
ドーパントのタイプ即ち導電型は実施例に記載したもの
に限定されるものではなく、適用場面に応じて適宜異な
るものを使用することが可能である。説明の便宜上、上
述した好適実施例ではＰ型ベース及びＮ型コレクタにつ
いて説明したが、これと全く反対の導電型のドーパント
を使用することも可能である。又、トランジスタはＮＰ
Ｎ又はＰＮＰのいずれとすることも可能である。
【図１】 従来技術に基づくバイポーラトランジスタ構
成体のベース・コレクタ接合を示した概略図。
成体のベース・コレクタ接合を示した概略図。
【図２】 従来技術に基づくバイポーラトランジスタ構
成体の空乏リングを有するベース・コレクタ接合を示し
た概略図。
成体の空乏リングを有するベース・コレクタ接合を示し
た概略図。
【図３ａ】 従来技術に基づくバイポーラトランジスタ
構成体の非接触型空乏リングを有するベース・コレクタ
接合を示した概略平面図。
構成体の非接触型空乏リングを有するベース・コレクタ
接合を示した概略平面図。
【図３ｂ】 従来技術に基づくバイポーラトランジスタ
構成体の非接触型空乏リングを有するベース・コレクタ
接合を示した概略断面図。
構成体の非接触型空乏リングを有するベース・コレクタ
接合を示した概略断面図。
【図４ａ】 従来技術に基づくバイポーラトランジスタ
構成体の接触型空乏リングを有するベース・コレクタ接
合を示した概略平面図。
構成体の接触型空乏リングを有するベース・コレクタ接
合を示した概略平面図。
【図４ｂ】 従来技術に基づくバイポーラトランジスタ
構成体の接触型空乏リングを有するベース・コレクタ接
合を示した概略断面図。
構成体の接触型空乏リングを有するベース・コレクタ接
合を示した概略断面図。
【図５】 従来技術に基づくバイポーラトランジスタ構
成体のメサ型ベース・コレクタ接合を示した概略図。
成体のメサ型ベース・コレクタ接合を示した概略図。
【図６】 本発明に基づくバイポーラトランジスタ構成
体のベース・コレクタ接合を示した概略図。
体のベース・コレクタ接合を示した概略図。
【図７ａ】 本発明に基づくバイポーラトランジスタ構
成体のベース・コレクタ接合を示した概略平面図。
成体のベース・コレクタ接合を示した概略平面図。
【図７ｂ】 本発明に基づくバイポーラトランジスタ構
成体のベース・コレクタ接合を示した概略断面図。
成体のベース・コレクタ接合を示した概略断面図。
１３０ トランジスタ構成体 １３２ Ｐ+ ベース領域 １３４ Ｐ- 空乏領域向上用チャンネル １３７ 空乏境界 １３８ シリコン表面 １４０ 側壁 １４２ ＰＮ接合 １４８ 幅狭トレンチ １４９ パッシベーション層
Claims (20)
- 【請求項１】 ベース・コレクタ接合トランジスタ構成
体において、 少なくとも二つの側壁によって取囲まれたベース空乏チ
ャンネルを具備するベース領域、 コレクタ領域、 前記ベース領域と前記コレクタ領域とを接続するベース
・コレクタ接合、 前記ベース側壁に隣接したトレンチ、 を有することを特徴とする構成体。 - 【請求項２】 請求項１において、前記ベース空乏チャ
ンネルが前記側壁に隣接して位置されていることを特徴
とする構成体。 - 【請求項３】 請求項２において、前記ベース空乏チャ
ンネルが前記ベース領域から離れ且つ前記コレクタ領域
へ向かって前記ベース・コレクタ接合の曲率半径を形成
することを特徴とする構成体。 - 【請求項４】 請求項３において、前記ベース領域の周
辺部が前記ベース空乏チャンネルの上に乗っていること
を特徴とする構成体。 - 【請求項５】 請求項４において、前記ベース領域が第
一タイプのドーパント物質から構成されており、前記コ
レクタ領域が第二タイプのドーパント物質から構成され
ており、且つ前記第一タイプのドーパント物質及び前記
第二タイプのドーパント物質が反対のドーパントタイプ
であることを特徴とする構成体。 - 【請求項６】 請求項５において、前記ベース空乏チャ
ンネルが前記第一タイプのドーパント物質から構成され
ているが、前記ベース領域の濃度よりも低い濃度である
ことを特徴とする構成体。 - 【請求項７】 請求項４において、前記ベース・コレク
タ接合がＰ+ Ｎ接合であることを特徴とする構成体。 - 【請求項８】 請求項４において、前記ベース・コレク
タ接合がＮ+ Ｐ接合であることを特徴とする構成体。 - 【請求項９】 請求項１において、前記コレクタ領域ド
ーピング濃度が少なくとも１×１０15原子数／ｃｃであ
るが２×１０16原子数／ｃｃを超えるものでないことを
特徴とする構成体。 - 【請求項１０】 請求項１において、前記トランジスタ
構成体がマイクロ波パワートランジスタに使用するのに
適したものであることを特徴とする構成体。 - 【請求項１１】 ＰＮ接合ダイオード構成体において、 少なくとも二つの側壁によって取囲まれており空乏チャ
ンネルを具備する第一極性領域、 前記第一極性領域と反対極性の第二極性領域、 前記第一極性領域と前記第二極性領域とを接続するダイ
オード接合、 前記ベース側壁に隣接したトレンチ、 を有することを特徴とする構成体。 - 【請求項１２】 請求項１１において、前記空乏チャン
ネルが前記側壁に隣接して位置されていることを特徴と
する構成体。 - 【請求項１３】 請求項１２において、前記空乏チャン
ネルが、前記第一極性領域から離れる方向で且つ前記第
二極性領域へ向かう方向に前記ダイオード接合の曲率半
径を形成することを特徴とする構成体。 - 【請求項１４】 請求項１３において、前記第一極性領
域の周辺部が前記空乏チャンネルの上に乗っていること
を特徴とする構成体。 - 【請求項１５】 請求項１４において、前記第一極性領
域が第一タイプのドーパント物質から構成されており、
前記第二極性領域が第二タイプのドーパント物質から構
成されており、且つ前記第一タイプのドーパント物質と
前記第二タイプのドーパント物質とが反対のドーパント
タイプであることを特徴とする構成体。 - 【請求項１６】 請求項１５において、前記空乏チャン
ネルが前記第一タイプのドーパント物質から構成されて
いるが、前記第一極性領域の濃度よりも低い濃度である
ことを特徴とする構成体。 - 【請求項１７】 請求項１４において、前記ダイオード
接合がＰ+ Ｎ接合であることを特徴とする構成体。 - 【請求項１８】 請求項１４において、前記ダイオード
接合がＮ+ Ｐ接合であることを特徴とする構成体。 - 【請求項１９】 請求項１１において、前記第二極性領
域のドーパント密度が少なくとも１×１０15原子数／ｃ
ｃであるが２×１０16原子数／ｃｃを超えるものでない
ことを特徴とする構成体。 - 【請求項２０】 請求項１１において、前記ＰＮ接合ダ
イオード構成体がＩＭＰＡＴＴ，ＭＥＳＦＥＴ，ＭＯＳ
ＦＥＴダイオードに使用するのに適したものであること
を特徴とする構成体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US99435692A | 1992-12-21 | 1992-12-21 | |
| US994356 | 1992-12-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283542A true JPH06283542A (ja) | 1994-10-07 |
Family
ID=25540572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5322649A Pending JPH06283542A (ja) | 1992-12-21 | 1993-12-21 | ベース・コレクタ接合特性を改善したトランジスタ構成体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5543655A (ja) |
| EP (1) | EP0604163B1 (ja) |
| JP (1) | JPH06283542A (ja) |
| DE (1) | DE69324119T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055023A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 필드영역에 트렌치를 가지는 모스트랜지스터 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040617A (en) * | 1992-12-22 | 2000-03-21 | Stmicroelectronics, Inc. | Structure to provide junction breakdown stability for deep trench devices |
| US5548158A (en) * | 1994-09-02 | 1996-08-20 | National Semiconductor Corporation | Structure of bipolar transistors with improved output current-voltage characteristics |
| US6212435B1 (en) * | 1998-11-13 | 2001-04-03 | Respironics, Inc. | Intraoral electromuscular stimulation device and method |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2173729B1 (ja) * | 1972-02-29 | 1977-07-15 | Radiotechnique Compelec | |
| JPS5062778A (ja) * | 1973-10-03 | 1975-05-28 | ||
| US4165516A (en) * | 1975-04-28 | 1979-08-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing same |
| JPS5346285A (en) * | 1976-10-08 | 1978-04-25 | Hitachi Ltd | Mesa type high breakdown voltage semiconductor device |
| DE2930460C2 (de) * | 1979-07-27 | 1986-07-17 | Telefunken electronic GmbH, 7100 Heilbronn | Verfahren zum Herstellen hochspannungsfester Mesadioden |
| JPS5630756A (en) * | 1979-08-22 | 1981-03-27 | Nec Corp | Semiconductor device |
| FR2557367B1 (fr) * | 1983-12-23 | 1986-12-05 | Thomson Csf | Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication |
| IT1202311B (it) * | 1985-12-11 | 1989-02-02 | Sgs Microelettronica Spa | Dispositivo a semiconduttore con una giunzione piana a terminazione auto passivante |
| GB2207803A (en) * | 1987-07-27 | 1989-02-08 | Philips Electronic Associated | Junction breakdown prevention |
| JPH0756869B2 (ja) * | 1988-03-03 | 1995-06-14 | 株式会社東芝 | 半導体装置 |
| DE4119904A1 (de) * | 1991-06-17 | 1992-12-24 | Telefunken Electronic Gmbh | Halbleiteranordnung |
-
1993
- 1993-12-20 DE DE69324119T patent/DE69324119T2/de not_active Expired - Fee Related
- 1993-12-20 EP EP93310311A patent/EP0604163B1/en not_active Expired - Lifetime
- 1993-12-21 JP JP5322649A patent/JPH06283542A/ja active Pending
-
1994
- 1994-06-09 US US08/350,611 patent/US5543655A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055023A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 필드영역에 트렌치를 가지는 모스트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69324119T2 (de) | 1999-08-05 |
| US5543655A (en) | 1996-08-06 |
| DE69324119D1 (de) | 1999-04-29 |
| EP0604163A3 (en) | 1994-12-28 |
| EP0604163B1 (en) | 1999-03-24 |
| EP0604163A2 (en) | 1994-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098383B1 (en) | High voltage semiconductor devices | |
| JP3425967B2 (ja) | 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法 | |
| US4821095A (en) | Insulated gate semiconductor device with extra short grid and method of fabrication | |
| US6979864B2 (en) | Semiconductor device and method for fabricating such device | |
| US4157563A (en) | Semiconductor device | |
| JP4328616B2 (ja) | 半導体装置用のトレンチ構造 | |
| US4409606A (en) | High breakdown voltage semiconductor device | |
| US20050253170A1 (en) | Dielectric isolation type semiconductor device | |
| JPH077011A (ja) | トランジスタ及びその製造方法 | |
| CA2033780C (en) | Thin, dielectrically isolated island resident transistor structure having low collector resistance | |
| US7989921B2 (en) | Soi vertical bipolar power component | |
| JPS62189754A (ja) | 半導体装置 | |
| US4047196A (en) | High voltage semiconductor device having a novel edge contour | |
| KR100278526B1 (ko) | 반도체 소자 | |
| US5939769A (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| JPH06283542A (ja) | ベース・コレクタ接合特性を改善したトランジスタ構成体 | |
| US4361846A (en) | Lateral type semiconductor devices with enlarged, large radii collector contact regions for high reverse voltage | |
| JPH06283598A (ja) | 深トレンチ装置に接合ブレークダウン安定性を与える構成体 | |
| US4868921A (en) | High voltage integrated circuit devices electrically isolated from an integrated circuit substrate | |
| US5304832A (en) | Vertical power field effect transistor having base region inwardly projecting from corners thereof into source region | |
| US7692268B2 (en) | Integrated circuit with bipolar transistor | |
| US4331969A (en) | Field-controlled bipolar transistor | |
| EP0086010B1 (en) | Semiconductor device having a reduced surface field strength | |
| US6198154B1 (en) | PNP lateral bipolar electronic device | |
| JP2003092414A (ja) | 半導体装置 |