JPH06268552A - アンテナスイッチ回路 - Google Patents
アンテナスイッチ回路Info
- Publication number
- JPH06268552A JPH06268552A JP5053818A JP5381893A JPH06268552A JP H06268552 A JPH06268552 A JP H06268552A JP 5053818 A JP5053818 A JP 5053818A JP 5381893 A JP5381893 A JP 5381893A JP H06268552 A JPH06268552 A JP H06268552A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- system circuit
- fet
- transmission
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、送受信共用のアンテナを受
信系回路側又は送信系回路側に切り換えて送受信を行う
ディジタル通信機において、大信号受信時に受信系回路
の入力インピーダンスを整合させ、かつ信号を適正レベ
ルに減衰させることのできるアンテナスイッチ回路を提
供することである。 【構成】 アンテナ端子Ａと受信系回路側端子ＲＸとの
間にＦＥＴ１１を接続し、受信系回路側端子ＲＸと接地
間にＦＥＴ１５と抵抗Ｒ７を直列に接続し、ＦＥＴ１５
のゲートに大信号受信時にオンとなる大信号受信制御信
号Ｃ３を供給する。さらに、受信系回路側端子ＲＸと接
地間に接続されるＦＥＴ１２のゲートに、送信時にオン
となり、大信号受信時にオフとなる制御信号Ｃ４を供給
する。これにより、大信号受信時には、ＦＥＴ１１がオ
フして受信信号が減衰され、ＦＥＴ１５がオンして受信
系回路の入力インピーダンスが適正値に終端される。
信系回路側又は送信系回路側に切り換えて送受信を行う
ディジタル通信機において、大信号受信時に受信系回路
の入力インピーダンスを整合させ、かつ信号を適正レベ
ルに減衰させることのできるアンテナスイッチ回路を提
供することである。 【構成】 アンテナ端子Ａと受信系回路側端子ＲＸとの
間にＦＥＴ１１を接続し、受信系回路側端子ＲＸと接地
間にＦＥＴ１５と抵抗Ｒ７を直列に接続し、ＦＥＴ１５
のゲートに大信号受信時にオンとなる大信号受信制御信
号Ｃ３を供給する。さらに、受信系回路側端子ＲＸと接
地間に接続されるＦＥＴ１２のゲートに、送信時にオン
となり、大信号受信時にオフとなる制御信号Ｃ４を供給
する。これにより、大信号受信時には、ＦＥＴ１１がオ
フして受信信号が減衰され、ＦＥＴ１５がオンして受信
系回路の入力インピーダンスが適正値に終端される。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信機のア
ンテナスイッチ回路に関する。
ンテナスイッチ回路に関する。
【０００２】
【従来の技術】図２はＴＤＤ（時分割複信）方式におけ
るディジタル移動帯通信端末機の構成を概略的に示すも
のである。同図において、１は送受信用のアンテナ、２
はアンテナ１を送信系回路側または受信系回路側のいず
れかに切り換え設定するためのアンテナスイッチ回路
（その構成は図３により後述する）である。
るディジタル移動帯通信端末機の構成を概略的に示すも
のである。同図において、１は送受信用のアンテナ、２
はアンテナ１を送信系回路側または受信系回路側のいず
れかに切り換え設定するためのアンテナスイッチ回路
（その構成は図３により後述する）である。
【０００３】上記アンテナスイッチ回路２の受信系回路
側端子ＲＸには、受信帯域通過フィルタ（以下、ＢＰＦ
という）３が接続され、その後段には受信低雑音増幅器
（以下、ＬＮＡという）４が接続されている。そして、
このＬＮＡ４を通過した受信信号は受信部へと送られ
る。
側端子ＲＸには、受信帯域通過フィルタ（以下、ＢＰＦ
という）３が接続され、その後段には受信低雑音増幅器
（以下、ＬＮＡという）４が接続されている。そして、
このＬＮＡ４を通過した受信信号は受信部へと送られ
る。
【０００４】また、アンテナスイッチ２の送信系回路側
端子ＴＸには、低域通過フィルタ（以下、ＬＰＦとい
う）５が接続され、その後段には送信電力増幅器（以
下、ＰＡという）６が接続されている。そして、送信部
からの送信信号がこれらＰＡ６、ＬＰＦ５を通過してア
ンテナ１より発信させられるようになっている。
端子ＴＸには、低域通過フィルタ（以下、ＬＰＦとい
う）５が接続され、その後段には送信電力増幅器（以
下、ＰＡという）６が接続されている。そして、送信部
からの送信信号がこれらＰＡ６、ＬＰＦ５を通過してア
ンテナ１より発信させられるようになっている。
【０００５】このようなディジタル移動帯通信端末にお
いて、アンテナスイッチ回路２は、従来、図３のような
構成となっていた。図３において、Ａはアンテナ１が接
続される端子であり、この端子Ａと上記受信系回路側端
子ＲＸとの間にはスイッチング素子として、例えば電界
効果トランジスタ（以下、ＦＥＴという）１１が接続さ
れ、また、受信系回路側端子ＲＸと接地間にはＦＥＴ１
２が接続されている。
いて、アンテナスイッチ回路２は、従来、図３のような
構成となっていた。図３において、Ａはアンテナ１が接
続される端子であり、この端子Ａと上記受信系回路側端
子ＲＸとの間にはスイッチング素子として、例えば電界
効果トランジスタ（以下、ＦＥＴという）１１が接続さ
れ、また、受信系回路側端子ＲＸと接地間にはＦＥＴ１
２が接続されている。
【０００６】一方、端子Ａと上記送信系回路側端子ＴＸ
との間にはＦＥＴ１３が接続され、また、送信系回路側
端子ＴＸと接地間にはＦＥＴ１４が接続されている。そ
して、上記ＦＥＴ１１のゲ−ト端子Ｇには抵抗Ｒ１を介
して受信モ−ド信号Ｃ１が入力され、ＦＥＴ１４のゲ−
ト端子Ｇには抵抗Ｒ４を介して受信モ−ド信号Ｃ１が入
力されるようになっている。また、上記ＦＥＴ１２のゲ
−ト端子Ｇには抵抗Ｒ２を介して送信モ−ド信号Ｃ２が
入力され、ＦＥＴ１３のゲ−ト端子Ｇには抵抗Ｒ３を介
して送信モ−ド信号Ｃ２が入力されるようになってい
る。
との間にはＦＥＴ１３が接続され、また、送信系回路側
端子ＴＸと接地間にはＦＥＴ１４が接続されている。そ
して、上記ＦＥＴ１１のゲ−ト端子Ｇには抵抗Ｒ１を介
して受信モ−ド信号Ｃ１が入力され、ＦＥＴ１４のゲ−
ト端子Ｇには抵抗Ｒ４を介して受信モ−ド信号Ｃ１が入
力されるようになっている。また、上記ＦＥＴ１２のゲ
−ト端子Ｇには抵抗Ｒ２を介して送信モ−ド信号Ｃ２が
入力され、ＦＥＴ１３のゲ−ト端子Ｇには抵抗Ｒ３を介
して送信モ−ド信号Ｃ２が入力されるようになってい
る。
【０００７】このような構成において、受信モ−ド信号
Ｃ１が与えられると、ＦＥＴ１１，ＦＥＴ１４がオンと
なり、このときＦＥＴ１２，ＦＥＴ１３はオフとなって
いるので、受信系回路側端子ＲＸは端子Ａに接続され、
送信系回路側端子ＴＸは接地される。
Ｃ１が与えられると、ＦＥＴ１１，ＦＥＴ１４がオンと
なり、このときＦＥＴ１２，ＦＥＴ１３はオフとなって
いるので、受信系回路側端子ＲＸは端子Ａに接続され、
送信系回路側端子ＴＸは接地される。
【０００８】また、送信モ−ド信号Ｃ２が与えられる
と、ＦＥＴ１２，ＦＥＴ１３がオンとなり、このときＦ
ＥＴ１１，ＦＥＴ１４はオフとなっているので、送信系
回路側端子ＴＸは端子Ａに接続され、受信系回路側端子
ＲＸは接地される。
と、ＦＥＴ１２，ＦＥＴ１３がオンとなり、このときＦ
ＥＴ１１，ＦＥＴ１４はオフとなっているので、送信系
回路側端子ＴＸは端子Ａに接続され、受信系回路側端子
ＲＸは接地される。
【０００９】今、受信モ−ド信号Ｃ１が与えられた状態
で、アンテナ１から強電界の大信号を受信すると、ＬＮ
Ａ４や受信部のミキサ（図示せず）にその大信号がその
まま入力され、歪みを起こして受信状態を悪化させるこ
とになる。
で、アンテナ１から強電界の大信号を受信すると、ＬＮ
Ａ４や受信部のミキサ（図示せず）にその大信号がその
まま入力され、歪みを起こして受信状態を悪化させるこ
とになる。
【００１０】これを防ぐために、従来では、大信号受信
状態ではアンテナスイッチ２を、受信系回路側への切り
換えを行わず、送信系回路側に切り換えたままの状態で
受信し、端子Ａと受信系回路側端子ＲＸとの間のアイソ
レ−ション（ＩＳＯ）による減衰で歪みを改善すること
が行われている。
状態ではアンテナスイッチ２を、受信系回路側への切り
換えを行わず、送信系回路側に切り換えたままの状態で
受信し、端子Ａと受信系回路側端子ＲＸとの間のアイソ
レ−ション（ＩＳＯ）による減衰で歪みを改善すること
が行われている。
【００１１】
【発明が解決しようとする課題】しかしながら、上記の
ように送信系回路側に切り換えた状態は、図３のＦＥＴ
１２がオンの状態となるために、受信系回路側端子ＲＸ
に接続されたＢＰＦ３はその入力端子がショ−ト（この
場合は接地）した状態となる。通常、アンテナ１やアン
テナスイッチ回路２のインピダンスは５０オ−ム程度あ
るので、ＦＥＴ１２により受信系回路の入力端子が接地
されると、インピーダンスが不整合となりフィルタ特性
が劣化する。
ように送信系回路側に切り換えた状態は、図３のＦＥＴ
１２がオンの状態となるために、受信系回路側端子ＲＸ
に接続されたＢＰＦ３はその入力端子がショ−ト（この
場合は接地）した状態となる。通常、アンテナ１やアン
テナスイッチ回路２のインピダンスは５０オ−ム程度あ
るので、ＦＥＴ１２により受信系回路の入力端子が接地
されると、インピーダンスが不整合となりフィルタ特性
が劣化する。
【００１２】これを解決するための対策として、図４に
示すように、受信系回路側端子ＲＸと接地間に接続され
たＦＥＴ１２のソ−スＳと接地間に５０オ−ム程度の抵
抗Ｒ５を介在させる方法がある。
示すように、受信系回路側端子ＲＸと接地間に接続され
たＦＥＴ１２のソ−スＳと接地間に５０オ−ム程度の抵
抗Ｒ５を介在させる方法がある。
【００１３】これにより、ＢＰＦ３の適正な特性を保持
するに必要なインピダンスが得られ、ＢＰＦ３の特性の
劣化を防止することができるが、この方法では、送信時
にＦＥＴ１１のオフ時のドレイン、ソース間抵抗と抵抗
Ｒ５との分圧比で決まる電圧が受信系回路側端子ＲＸに
印加され、端子Ａと受信系回路側端子ＲＸとの間のアイ
ソレ−ションが悪化してしまうという問題が生じる。
するに必要なインピダンスが得られ、ＢＰＦ３の特性の
劣化を防止することができるが、この方法では、送信時
にＦＥＴ１１のオフ時のドレイン、ソース間抵抗と抵抗
Ｒ５との分圧比で決まる電圧が受信系回路側端子ＲＸに
印加され、端子Ａと受信系回路側端子ＲＸとの間のアイ
ソレ−ションが悪化してしまうという問題が生じる。
【００１４】このように、従来の方式では、端子Ａと受
信系回路側端子ＲＸとの間のアイソレ−ションの確保
と、適正な入力インピーダンスの確保とを両立させるこ
とが困難であった。
信系回路側端子ＲＸとの間のアイソレ−ションの確保
と、適正な入力インピーダンスの確保とを両立させるこ
とが困難であった。
【００１５】本発明の目的は、アイソレ−ションを悪化
させず、入力インピーダンスを整合させ、かつ大信号受
信時に受信信号を適正に減衰させることのできるアンテ
ナスイッチ回路を提供することである。
させず、入力インピーダンスを整合させ、かつ大信号受
信時に受信信号を適正に減衰させることのできるアンテ
ナスイッチ回路を提供することである。
【００１６】
【課題を解決するための手段】送受信共用のアンテナを
送信系回路側または受信系回路側に切り換えて送受信を
行うディジタル通信機において、本発明のアンテナスイ
ッチ回路は、アンテナを送信系回路側または受信系回路
側に切り換える第１のスイッチ手段と、受信系回路の入
力端子とアースとの間に接続され、送信時にオンし、大
信号受信時にオフする第２のスイッチ手段と、受信系回
路の入力端子とアースとの間に接続され、大信号受信時
にオンして受信系回路の入力インピーダンスを所定値に
終端させる第３のスイッチ手段とを有している。
送信系回路側または受信系回路側に切り換えて送受信を
行うディジタル通信機において、本発明のアンテナスイ
ッチ回路は、アンテナを送信系回路側または受信系回路
側に切り換える第１のスイッチ手段と、受信系回路の入
力端子とアースとの間に接続され、送信時にオンし、大
信号受信時にオフする第２のスイッチ手段と、受信系回
路の入力端子とアースとの間に接続され、大信号受信時
にオンして受信系回路の入力インピーダンスを所定値に
終端させる第３のスイッチ手段とを有している。
【００１７】
【作用】本発明では、大信号入力時には、例えば第１の
スイッチ手段によりアンテナが送信系回路側に切り換え
られ、その第１のスイッチ手段で減衰された信号が受信
系回路に入力する。このとき、第３のスイッチ手段がオ
ンして受信系回路の入力インピーダンスを所定値に終端
するので、受信信号を適正レベルで、かつ受信系回路の
入力インピーダンスをアンテナのインピーダンスにマッ
チングさせた状態で受信することができる。
スイッチ手段によりアンテナが送信系回路側に切り換え
られ、その第１のスイッチ手段で減衰された信号が受信
系回路に入力する。このとき、第３のスイッチ手段がオ
ンして受信系回路の入力インピーダンスを所定値に終端
するので、受信信号を適正レベルで、かつ受信系回路の
入力インピーダンスをアンテナのインピーダンスにマッ
チングさせた状態で受信することができる。
【００１８】また、送信時には、第２のスイッチ手段が
オンして受信系回路の入力端子がアースされるので、送
信系回路と受信系回路とのアイソレーションを充分確保
することができる。
オンして受信系回路の入力端子がアースされるので、送
信系回路と受信系回路とのアイソレーションを充分確保
することができる。
【００１９】
【実施例】以下、本発明の実施例を説明する。図１は本
発明に係るディジタル移動通信端末のアンテナスイッチ
回路の構成を示す図である。
発明に係るディジタル移動通信端末のアンテナスイッチ
回路の構成を示す図である。
【００２０】図１のアンテナスイッチ回路は、図３に示
したアンテナスイッチ回路２の受信系回路側端子ＲＸと
接地間に、スイッチング素子としてのＦＥＴ１５と、こ
のＦＥＴ１５に直列接続された抵抗Ｒ６を付加し、さら
にＦＥＴ１５のゲ−トＧに抵抗Ｒ７を介して大信号受信
時にオンとなる大信号受信制御信号Ｃ３を与える構成と
なっている。さらに、受信系回路ＲＸと接地間に接続さ
れたＦＥＴ１２のゲートＧに、送信時にオンとなり、大
信号受信時にオフとなる制御信号Ｃ４を与えている。
したアンテナスイッチ回路２の受信系回路側端子ＲＸと
接地間に、スイッチング素子としてのＦＥＴ１５と、こ
のＦＥＴ１５に直列接続された抵抗Ｒ６を付加し、さら
にＦＥＴ１５のゲ−トＧに抵抗Ｒ７を介して大信号受信
時にオンとなる大信号受信制御信号Ｃ３を与える構成と
なっている。さらに、受信系回路ＲＸと接地間に接続さ
れたＦＥＴ１２のゲートＧに、送信時にオンとなり、大
信号受信時にオフとなる制御信号Ｃ４を与えている。
【００２１】なお、大信号を受信したか否かの判定は、
図１には特には示していないが、受信部において受信信
号のエラーの有無を検出し、さらにＬＮＡ４において受
信信号レベルと基準レベルとを比較し、信号レベルが基
準レベルより大きく、かつエラーが発生してとき大信号
を受信したものと判断している。
図１には特には示していないが、受信部において受信信
号のエラーの有無を検出し、さらにＬＮＡ４において受
信信号レベルと基準レベルとを比較し、信号レベルが基
準レベルより大きく、かつエラーが発生してとき大信号
を受信したものと判断している。
【００２２】なお、上記以外の部分は図３と同一である
ので、同一部分には同一符号を付けてそれらの説明は省
略する。このような構成において、次にその動作を図１
および既に説明した図２を参照して説明する。
ので、同一部分には同一符号を付けてそれらの説明は省
略する。このような構成において、次にその動作を図１
および既に説明した図２を参照して説明する。
【００２３】まず、送信時および通常レベルの信号受信
時には、大信号受信時制御信号Ｃ３はオフとなり、ＦＥ
Ｔ１５はオフ状態を保持している。この状態において、
送信時には、送信モ−ド信号Ｃ２がオン、受信モード信
号Ｃ１がオフ、制御信号Ｃ４がオンとなり、ＦＥＴ１
２，ＦＥＴ１３がオン、ＦＥＴ１１，ＦＥＴ１４がオフ
状態となる。これにより、アンテナ端子ＡはＦＥＴ１３
を介して送信系回路側端子ＴＸと接続され、送信が可能
となる。
時には、大信号受信時制御信号Ｃ３はオフとなり、ＦＥ
Ｔ１５はオフ状態を保持している。この状態において、
送信時には、送信モ−ド信号Ｃ２がオン、受信モード信
号Ｃ１がオフ、制御信号Ｃ４がオンとなり、ＦＥＴ１
２，ＦＥＴ１３がオン、ＦＥＴ１１，ＦＥＴ１４がオフ
状態となる。これにより、アンテナ端子ＡはＦＥＴ１３
を介して送信系回路側端子ＴＸと接続され、送信が可能
となる。
【００２４】この場合、ＦＥＴ１２がオンして受信系回
路側端子ＲＸは接地されるので、送信信号が受信系回路
にまわりこむことがなく、アンテナ端子Ａと受信系回路
側端子ＲＸとの間のアイソレーションは充分確保され
る。
路側端子ＲＸは接地されるので、送信信号が受信系回路
にまわりこむことがなく、アンテナ端子Ａと受信系回路
側端子ＲＸとの間のアイソレーションは充分確保され
る。
【００２５】一方、通常レベルの信号受信時において
は、受信モ−ド信号Ｃ１がオン、送信モード信号Ｃ２が
オフ、制御信号Ｃ４がオフとなり、ＦＥＴ１１，ＦＥＴ
１４がオン、ＦＥＴ１２，ＦＥＴ１３がオフとなる（こ
のときＦＥＴ１５はオフ状態を保持）。これにより、ア
ンテナ端子Ａは受信系回路側端子ＲＸに接続され、受信
が可能となる。この場合、ＦＥＴ１２はオフ状態となっ
ているので、ＢＰＦ３のインピーダンスは整合してい
る。
は、受信モ−ド信号Ｃ１がオン、送信モード信号Ｃ２が
オフ、制御信号Ｃ４がオフとなり、ＦＥＴ１１，ＦＥＴ
１４がオン、ＦＥＴ１２，ＦＥＴ１３がオフとなる（こ
のときＦＥＴ１５はオフ状態を保持）。これにより、ア
ンテナ端子Ａは受信系回路側端子ＲＸに接続され、受信
が可能となる。この場合、ＦＥＴ１２はオフ状態となっ
ているので、ＢＰＦ３のインピーダンスは整合してい
る。
【００２６】そして、このような受信時において、大信
号が入力されると、前述したように、このアンテナスイ
ッチ回路は受信系回路に対して減衰器としての機能をも
たせることが必要となってくる。
号が入力されると、前述したように、このアンテナスイ
ッチ回路は受信系回路に対して減衰器としての機能をも
たせることが必要となってくる。
【００２７】この場合、送信モード信号Ｃ２がオン、受
信モード信号Ｃ１がオフ、制御信号Ｃ４がオフ、大信号
受信制御信号Ｃ３がオンとなり、ＦＥＴ１３，ＦＥＴ１
５がオン、ＦＥＴ１１，ＦＥＴ１２，ＦＥＴ１４がオフ
となる。
信モード信号Ｃ１がオフ、制御信号Ｃ４がオフ、大信号
受信制御信号Ｃ３がオンとなり、ＦＥＴ１３，ＦＥＴ１
５がオン、ＦＥＴ１１，ＦＥＴ１２，ＦＥＴ１４がオフ
となる。
【００２８】このように、大信号受信時には、ＦＥＴ１
１がオフし、ＦＥＴ１５がオンして受信系回路側端子Ｒ
Ｘに接続されているＢＰＦ３が抵抗Ｒ６（５０オ−ム程
度の抵抗値を有する）で終端されるので、ＢＰＦ３はア
ンテナ１やアンテナスイッチ回路２の持っている５０オ
−ム程度のインピーダンスとマッチングする。
１がオフし、ＦＥＴ１５がオンして受信系回路側端子Ｒ
Ｘに接続されているＢＰＦ３が抵抗Ｒ６（５０オ−ム程
度の抵抗値を有する）で終端されるので、ＢＰＦ３はア
ンテナ１やアンテナスイッチ回路２の持っている５０オ
−ム程度のインピーダンスとマッチングする。
【００２９】すなわち、大信号受信時にＦＥＴ１５をオ
ンして受信系回路の入力インピーダンスを、アンテナ１
の持っているインピーダンスと整合させることにより、
大信号入力時におけるＢＰＦ３の特性を劣化させずに、
適正レベルで信号を受信することができる。
ンして受信系回路の入力インピーダンスを、アンテナ１
の持っているインピーダンスと整合させることにより、
大信号入力時におけるＢＰＦ３の特性を劣化させずに、
適正レベルで信号を受信することができる。
【００３０】なお、上記実施例では、大信号受信時にお
けるＦＥＴ１１〜ＦＥＴ１５のオン・オフの設定を、Ｆ
ＥＴ１３，ＦＥＴ１５をオン、ＦＥＴ１１，ＦＥＴ１
２，ＦＥＴ１４をオフとするようにしたが、これに限ら
れること無く、たとえば、ＦＥＴ１４，ＦＥＴ１５をオ
ン、ＦＥＴ１１，ＦＥＴ１２，ＦＥＴ１３をオフとする
ように制御しても上記実施例同様の効果が得られる。
けるＦＥＴ１１〜ＦＥＴ１５のオン・オフの設定を、Ｆ
ＥＴ１３，ＦＥＴ１５をオン、ＦＥＴ１１，ＦＥＴ１
２，ＦＥＴ１４をオフとするようにしたが、これに限ら
れること無く、たとえば、ＦＥＴ１４，ＦＥＴ１５をオ
ン、ＦＥＴ１１，ＦＥＴ１２，ＦＥＴ１３をオフとする
ように制御しても上記実施例同様の効果が得られる。
【００３１】また、上記実施例では、スイッチング素子
として電界効果トランジスタを用いた例を示したが、電
界効果トランジスタだけに限られるものでなく他のスイ
ッチ素子を用いてもよい。
として電界効果トランジスタを用いた例を示したが、電
界効果トランジスタだけに限られるものでなく他のスイ
ッチ素子を用いてもよい。
【００３２】
【発明の効果】本発明によれば、大信号受信時も受信系
回路の入力インピーダンスが適正な値に終端されるの
で、入力信号を減衰させ、かつインピーダンスを整合さ
せた状態で受信することができる。さらに、送信時に送
信系回路と受信系回路とのアイソレーションを充分に確
保することができる。
回路の入力インピーダンスが適正な値に終端されるの
で、入力信号を減衰させ、かつインピーダンスを整合さ
せた状態で受信することができる。さらに、送信時に送
信系回路と受信系回路とのアイソレーションを充分に確
保することができる。
【図１】本発明の一実施例のアンテナスイッチ回路の構
成図である。
成図である。
【図２】ディジタル移動帯通信端末機の概略的な構成図
である。
である。
【図３】従来のアンテナスイッチ回路の構成図である。
【図４】従来のアンテナスイッチ回路の他の構成例を示
す図である。
す図である。
１・・・アンテナ ２・・・アンテナスイッチ回路 １１〜１５・・・ＦＥＴ Ｒ１〜Ｒ７・・・抵抗 Ｃ１・・・受信モ−ド信号 Ｃ２・・・送信モ−ド信号 Ｃ３・・・大信号受信時制御信号 Ｃ４・・・制御信号
Claims (2)
- 【請求項１】 送受信共用のアンテナを受信系回路側ま
たは送信系回路側に切り換えて送受信を行うディジタル
通信機において、 前記アンテナを送信系回路側または受信系回路側に切り
換える第１のスイッチ手段と、 前記受信系回路の入力端子とアース間に接続され、送信
時にオンされ、大信号受信時にオフされる第２のスイッ
チ手段と、 前記受信系回路の入力端子とアースとの間に接続され、
大信号受信時にオンして受信系回路の入力インピーダン
スを所定値に終端させる第３のスイッチ手段と、 からなることを特徴とするアンテナスイッチ回路。 - 【請求項２】 送受信共用のアンテナを受信系回路側ま
たは送信系回路側に切り換えて送受信を行うディジタル
通信機において、 前記アンテナを送信系回路に接続する第１のスイッチ手
段と、 前記アンテナを受信系回路に接続する第２のスイッチ手
段と、 前記受信系回路の入力端子とアースとの間に接続され、
送信時にオンされ、大信号受信時にオフされる第３のス
イッチ手段と、 前記受信系回路の入力端子とアースとの間に接続され、
大信号入力時にオンされる第４のスイッチ手段と、 前記第４のスイッチ手段に直列に接続された抵抗とから
なり、 大信号受信時に、前記第２のスイッチ手段をオフして入
力信号を減衰させ、かつ前記第４のスイッチ手段をオン
して受信系回路の入力インピーダンスを所定値に終端さ
せることを特徴とするアンテナスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05381893A JP3194310B2 (ja) | 1993-03-15 | 1993-03-15 | アンテナスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05381893A JP3194310B2 (ja) | 1993-03-15 | 1993-03-15 | アンテナスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268552A true JPH06268552A (ja) | 1994-09-22 |
| JP3194310B2 JP3194310B2 (ja) | 2001-07-30 |
Family
ID=12953375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05381893A Expired - Fee Related JP3194310B2 (ja) | 1993-03-15 | 1993-03-15 | アンテナスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3194310B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549812B1 (ko) * | 1998-02-20 | 2006-02-06 | 소니 가부시끼 가이샤 | 안테나 스위치회로 |
| US7659795B2 (en) | 2005-08-05 | 2010-02-09 | Hitachi, Ltd. | Antenna duplexer and wireless terminal using the same |
| JP2012222490A (ja) * | 2011-04-06 | 2012-11-12 | Hitachi Metals Ltd | 高周波回路 |
| JP2014168260A (ja) * | 2005-09-28 | 2014-09-11 | Qualcomm Incorporated | 受信機のためのｄｃオフセット取消し回路 |
-
1993
- 1993-03-15 JP JP05381893A patent/JP3194310B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549812B1 (ko) * | 1998-02-20 | 2006-02-06 | 소니 가부시끼 가이샤 | 안테나 스위치회로 |
| US7659795B2 (en) | 2005-08-05 | 2010-02-09 | Hitachi, Ltd. | Antenna duplexer and wireless terminal using the same |
| JP2014168260A (ja) * | 2005-09-28 | 2014-09-11 | Qualcomm Incorporated | 受信機のためのｄｃオフセット取消し回路 |
| JP2017022719A (ja) * | 2005-09-28 | 2017-01-26 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 受信機のためのｄｃオフセット取消し回路 |
| JP2012222490A (ja) * | 2011-04-06 | 2012-11-12 | Hitachi Metals Ltd | 高周波回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3194310B2 (ja) | 2001-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5911116A (en) | Transmitting-receiving switch-over device complete with semiconductors | |
| EP0923811B1 (en) | Circulator usage in time division duplex radios | |
| JP3270801B2 (ja) | アッテネータユニット及びこれを有するステップアッテネータ並びにステップアッテネータを有する電子機器 | |
| US4380822A (en) | Transmit-receive switching circuit for radio frequency circulators | |
| JPH06140959A (ja) | 無線送受信機 | |
| US4191855A (en) | Full duplex audio response device | |
| US6134452A (en) | Multiple band mixer with common local oscillator | |
| JP3194310B2 (ja) | アンテナスイッチ回路 | |
| JPH06244756A (ja) | アンテナインピーダンス整合装置 | |
| JPH1098410A (ja) | 遠隔通信装置 | |
| JP4183532B2 (ja) | 高周波装置 | |
| JP3432262B2 (ja) | 無線電話装置 | |
| JPH10303830A (ja) | 無線装置の内部折り返し試験回路 | |
| JP3140398B2 (ja) | チューナ回路 | |
| JPH06140949A (ja) | 雑音低減装置 | |
| JPH04274621A (ja) | マイクロ波送受信装置 | |
| JPH0888582A (ja) | 無線通信装置 | |
| JP2001186033A (ja) | 無線受信回路 | |
| KR0128568Y1 (ko) | 무선통신시스템의 수신소자보호회로 | |
| JP3169469B2 (ja) | 受信機 | |
| JPH0495417A (ja) | 車両用受信装置 | |
| JPH07288458A (ja) | 高周波信号切り換え回路 | |
| JPH06268404A (ja) | 高周波信号切換器 | |
| JP2867439B2 (ja) | ラジオ受信機 | |
| JPH06311007A (ja) | 半導体スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010501 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090601 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |