JPH0626293B2 - 多素子型セラミツクフイルタ - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、多素子型セラミックフィルタに関する。多素
子型セラミックフィルタは、メカニカルＱの高いフィル
タとして、例えばＡＭもしくはＦＭ用フィルタ、テレビ
用フィルタ、通信機器フィルタ等に広く利用されてい
る。

従来技術 この種の多素子型セラミックフィルタとしては、第１図
に示すような３素子型のものと、第２図に示すような４
素子型のものが良く知られている。第１図及び第２図に
おいて、１及び２は入力端子、３及び４は出力端子であ
る。５〜８はフィルタ素子、９〜11はコンデンサ素子で
ある。フィルタ素子５〜８の各々は、片面に設けた共通
電極51〜81のそれぞれを共通に接続すると共に、反対側
の面に互いに独立して設けた分割電極（52、53）〜（8
2、83）を、入出力端子１−３間で直列に接続すること
により、縦続接続した回路構成となっている。

第３図及び第４図は第１図に示した３素子型セラミック
フィルタの具体的な構造を示す図で、分極処理した平板
状の圧電磁器基板12の一面に、間隔ｄ_１をおいて、共通
電極51〜71をおいて形成すると共に、反対側の他面上
の、前記共通電極51〜71の配設位置と対向する位置に、
分割電極（52、53）〜（72、73）を形成した構造となっ
ている。分割電極52−53、62−63及び72−73は、それぞ
れ、ギャップＧ_１、Ｇ_２及びＧ_３を介して対向してい
る。91及び92はコンデンサ素子９を構成する電極、101
及び102はコンデンサ素子10を構成する電極である。

前記共通電極51〜81及び分割電極（52、53）〜（72、7
3）は、各フィルタ素子５〜７が同一周波数特性及び帯
域幅を持つように同一パターンとなるように形成してあ
る。即ち、共通電極51〜71は電極幅Ｗ_１、長さｌ_１が互
いに等しく、また分割電極（52、53）〜（72、73）は電
極幅Ｗ_２、長さｌ_２が略等しく、かつギャップＧ_１、Ｇ
_２及びＧ_３も略等しくなるように形成してある。

従来技術の欠点 しかしながら、各フィルタ素子を、同一の周波数特性及
び帯域幅を持つように形成した場合、第７図に示すよう
に、振幅特性Ａに歪ａを生じたり群遅延特性Ｂにリップ
ルｂを生じてしまうと言う難点がある。第７図の特性を
得るに当って、３つフィルタ素子５〜７の３dB帯域幅は
全て330 KHzとし、また、コンデンサ素子９、10の容量
は47PFとした。

上述の問題を解決決する従来技術としては、実公昭57−
10092号公報に開示される如く、一端の素子の中心周波
数を他の３素子の中心周波数のほぼ平均値より最大周波
数差値以上に低くした４素子型セラミックフィルタが知
られている。しかし、同一基板上で中心周波数のみを変
えることは技術的な困難性を伴い、また中心周波数の調
整のためのレジスト塗布等による工程の増加、生産性の
低下、コストアップ等を招く。

本発明の目的 本発明は上述する問題点を解決し、歪、リップルのない
振幅特性及び群遅延特性が得られ、しかも、製造が容易
で、量産性に富む安価な多素子型セラミックフィルタを
提供することを目的とする。

本発明の構成 上記目的を達成するため、本発明は、同一基板上で少な
くとも３つのフィルタ素子を縦続接続して構成された多
素子型セラミックフィルタにおいて、中間部に位置する
フィルタ素子の帯域幅を、両端側に位置するフィルタ素
子の帯域幅より狭くしたことを特徴とする。

実施例 第５図は本発明に係る多素子型セラミックフィルタの平
面図、第６図は同じくその底面図である。図において、
第１図及び第２図と同一の参照符号は同一性ある構成部
分を示している。この実施例では、３素子型セラミック
フィルタを示し、中間部のフィルタ素子６の帯域幅を、
両側のフィルタ素子５、７の帯域幅より狭くしてある。
フィルタ素子６の帯域幅を狭くするための具体的な手段
として、この実施例では、フィルタ素子６を構成する分
割電極62−63間のギャップＧ_２を、両側のフィルタ素子
５、７を構成する分割電極52−53間のギャップＧ_１及び
分割電極72−73間のギャップＧ_３より大きくしてある。
ただし、中心周波数が各フィルタ素子５〜７７で略等し
くなるように、電極幅Ｗ_１、Ｗ_２及び長さｌ_１、ｌ_２等
を調整する。

上述の如く、中間部のフィルタ素子６の帯域幅を、その
両側のフィルタ素子５、７の帯域幅より狭くすると、リ
ップルのない振幅特性及び群遅延特性が得られることが
解った。この狭帯域化による効果は、中間部のフィルタ
素子６の帯域幅を、両側のフィルタ素子５、７の帯域幅
の0.8倍以下に設定することにより得られることが、実
験によって確められた。

第８図は本発明に係る３素子型セラミックフィルタの実
測による周波数−利得比特性図である。この特性を得る
に当っては、ギャップＧ_１〜Ｇ_３の寸法をＧ_１、Ｇ_３＝
0.30mm、Ｇ_２＝0.45mmとした。

フィルタ素子５、７の３dB帯域幅は330 KHz、フィルタ
素子６の３dB帯域幅は240 KHzであった。

また、電極91、92によって構成されるコンデンサ素子９
及び電極101、102によって構成されるコンデンサ素子10
の容量は、47PFとした。

第８図に示すように、本発明によれば、歪、リップルの
ない逆Ｕ字型の振幅特性Ａ及びＵ字型の群遅延特性Ｂが
得られる。しかも、周波数を同一としたままで、電極間
ギャップを調整する等の簡単な操作で帯域幅を狭くする
だけで良いので、製造が容易で、量産性に富む安価な多
素子型セラミックフィルタが得られる。

以上、３素子型セラミックフィルタを例にとって説明し
たが、第２図に示した４素子型等、更に多段の多素子型
セラミックフィルタにおいても同様に適用が可能であ
る。４素子型セラミックフィルタにおいては、中間部の
２つのフィルタ素子６、７の帯域幅を、その両端側のフ
ィルタ素子５、８の帯域幅より狭くすればよい。

本発明の効果 以上述べたように、本発明は、同一基板上に少なくとも
３つのフィルタ素子を縦続接続して構成された多素子型
セラミックフィルタにおいて、中間部に位置するフィル
タ素子の帯域幅を、両端側に位置するフィルタ素子の帯
域幅より狭くしたことを特徴とするから、振幅特性及び
群遅延特性の歪、リップルが小さく、しかも、製造が容
易で、量産性に富む安価な多素子型セラミックフィルタ
を提供することができる。

【図面の簡単な説明】 第１図は３素子型セラミックフィルタの電気的等価回路
図、第２図は４素子型セラミックフィルタの電気的等価
回路図、第３図は第１図に示した３素子型セラミックフ
ィルタの具体的な構造を示す平面図、第４図は同じくそ
の底面図、第５図は本発明に係る３素子型セラミックフ
ィルタの平面図、第６図は同じくその底面図、第７図は
第１図及び第３図に示した従来の３素子型セラミックフ
ィルタの周波数−利得比特性図、第８図は本発明に係る
多素子型セラミックフィルタの周波数−利得比特性図で
ある。 ５、６、７、８……フィルタ素子 ９、10、11……コンデンサ素子 12……基板 51、61、71、81……共通電極 52、53、62、63、72、73、82、83……分割電極 Ｇ_１、Ｇ_２、Ｇ_３……ギャップ

Claims (3)

【特許請求の範囲】
1. 【請求項１】同一基板上に少なくとも３つのフィルタ素
   子を縦続接続して構成された多素子型セラミックフィル
   タにおいて、中間部に位置するフィルタ素子の帯域幅
   を、両端側に位置するフィルタ素子の帯域幅より狭くし
   たことを特徴とする多素子型セラミックフィルタ。
2. 【請求項２】前記フィルタ素子のそれぞれは、前記基板
   の一面上でギャップを介して対向する一対の電極と、前
   記基板の他面側で該一対の電極に対して共通に対向する
   電極とを備えて構成されることを特徴とする特許請求の
   範囲第１項に記載の多素子型セラミックフィルタ。
3. 【請求項３】中間部に位置する前記フィルタ素子の前記
   ギャップを、両端側に位置するフィルタ素子のギャップ
   より大きくしたことを特徴とする特許請求の範囲第２項
   に記載の多素子型セラミックフィルタ。