JPH06252955A - データ通信装置 - Google Patents

データ通信装置

Info

Publication number
JPH06252955A
JPH06252955A JP5031575A JP3157593A JPH06252955A JP H06252955 A JPH06252955 A JP H06252955A JP 5031575 A JP5031575 A JP 5031575A JP 3157593 A JP3157593 A JP 3157593A JP H06252955 A JPH06252955 A JP H06252955A
Authority
JP
Japan
Prior art keywords
data
buffer
transmission
application
data communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5031575A
Other languages
English (en)
Other versions
JP3314438B2 (ja
Inventor
Riichi Yasue
利一 安江
Hidemitsu Higuchi
秀光 樋口
Toru Horimoto
徹 堀本
Yukio Shimamoto
幸夫 島本
Takahisa Miyamoto
貴久 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP03157593A priority Critical patent/JP3314438B2/ja
Publication of JPH06252955A publication Critical patent/JPH06252955A/ja
Priority to US08/752,712 priority patent/US5799155A/en
Priority to US09/123,785 priority patent/US6237038B1/en
Application granted granted Critical
Publication of JP3314438B2 publication Critical patent/JP3314438B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】本発明はデ−タ通信装置に関し、特に、デ−タ
送受信処理を高速に行う方法を提供することにある。 【構成】システムプロセッサ1と、アプリケ−ションプ
ログラム11とそれが管理するアプリケ−ションバッフ
ァ112と、通信プロトコルプログラム113とそれが
管理するプロトコルバッファ114と、伝送路13を制
御する通信コントロ−ラ14とそれが管理する送受信バ
ッファ142を備えるデ−タ通信装置において、アプリ
ケ−ションバッファ112とプロトコルバッファ114
と送受信バッファ142の間を、システムプロセッサ1
が処理の単位とする基本バイト長ごとに高速にコピ−が
できるように構成する。 【効果】バッファ間を高速にデ−タ移動ができるため、
通信システム全体のスル−プットが向上するという効果
がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は通信システム、特にロ−
カルエリアネットワ−ク(LAN)に好適な高速デ−タ
通信装置の通信処理の高速化に関する。
【0002】
【従来の技術】パ−ソナルコンピュ−タやワ−クステ−
ションなどの情報処理装置がLANなどの高速な伝送路
を用いてデ−タ通信を行うための通信システムのとして
本発明者は、図2のような通信システムを発明した。な
お、本出願人は、既にこのデータ通信装置について特願
平4−230915号出願を出願している。
【0003】図2は、このデータ通信装置における通信
デ−タとデ−タを格納するためのバッファの関係を示す
バッファ構成図である。送信装置6と受信装置7は伝送
路13に接続され、伝送路13を介してデ−タ通信を行
う。送信装置6は、アプリケ−ションプログラム60、
送信処理プログラム63、通信コントロ−ラ68から構
成される。アプリケ−ション図2を用いて説明する。プ
ログラム60には送信するアプリケ−ションデ−タ62
を格納するためのアプリケ−ションバッファ61を持
ち、送信処理プログラム63には、送信のためにアプリ
ケ−ションデ−タの一部65を一時格納するためのデ−
タバッファ64と、通信プロトコルのヘッダ情報67を
一時格納するためのヘッダバッファ66を持ち、通信コ
ントロ−ラ68には、ヘッダ情報とアプリケ−ションデ
−タからなるフレ−ムデ−タ610を一時格納するため
の送信バッファ69を持つ。アプリケ−ションプログラ
ム60と送信処理プログラム63は、送信装置6のシス
テムメモリ上に置かれ、システムプロセッサで処理され
る。図2ではシステムメモリ、システムプロセッサを省
略している。受信装置7は、送信装置6と同じように、
アプリケ−ションプログラム70、受信処理プログラム
73、通信コントロ−ラ76から構成される。アプリケ
−ションプログラム70には受信したアプリケ−ション
デ−タ72を格納するためのアプリケ−ションバッファ
71を持ち、受信処理プログラム73には、アプリケ−
ションデ−タの一部75を一時格納するためのプロトコ
ルバッファ74を持ち、通信コントロ−ラ76には、受
信したフレ−ムデ−タ78を一時格納するための受信バ
ッファ77を持つ。アプリケ−ションプログラム70と
受信処理プログラム73は、受信装置7のシステムメモ
リ上に置かれ、システムプロセッサで処理される。図2
ではシステムメモリ、システムプロセッサを省略してい
る。図2において、送信装置6のアプリケ−ションデ−
タ62を受信装置7のアプリケ−ションプログラム70
に届けるために、送信装置6側では、アプリケ−ション
バッファ61に入っているアプリケ−ションデ−タ62
を分割しながら、デ−タバッファ64、送信バッファ6
9の三つのバッファを渡って伝送路13上に送出され、
一方、受信装置7側では、分割されたデ−タは、受信バ
ッファ77、プロトコルバッファ74を渡ってアプリケ
−ションバッファ71で組立てられる。
【0004】
【発明が解決しようとする課題】しかしながら上記先の
発明は、アプリケ−ションデ−タ62の分割量を考慮し
ておらず、又、それぞれのバッファのデ−タ格納位置に
対しても考慮していない。そのため、バッファ間でデ−
タコピ−を行う際に二つのバッファのデ−タ先頭アドレ
スの境界が一致しなかった場合にはコピ−に時間がかか
り、通信性能が劣化してしまうという問題が生じる。
【0005】図2において、送信装置6、受信装置7の
システムプロセッサはいずれも基本バイト長を4バイト
とした32ビットプロセッサとする。又、全てのバッフ
ァの先頭アドレスが基本バイト長の整数倍になる位置に
割り付ける。この位置をワ−ド境界と呼ぶことにする。
図3にバッファ間を渡っていくデ−タの様子を示す。各
バッファは図2のバッファと同じものを表しており、同
一番号を付けた。各バッファに付けた目盛は1バイトご
とのアドレスを表し、左から右にアドレスが進む。逆三
角形の記号が付いている箇所がワ−ド境界を表してお
り、ワ−ド境界から1バイトづつ進んだ位置を1バイト
境界、2バイト境界、3バイト境界と呼ぶことにする。
32ビットプロセッサでは、一般に、システムメモリに
対してワ−ド境界から4バイト分のデ−タを一度に読み
だしたり書き込むことはできるが、ワ−ド境界を挟んで
アクセスすることはできない。したがって、デ−タをコ
ピ−する場合、コピ−元とコピ−先とでワ−ド境界が一
致しているときは4バイト単位に読みだしと書き込みを
繰り返せばよいが、一致していないときには1バイトま
たは2バイト単位に読みだしと書き込みを繰り返すこと
になる。そのためメモリへのアクセス回数が多くなりコ
ピ−時間がかかってしまうという問題が生じる。図3
は、最初に10バイトのアプリケ−ションデ−タ621
を送った後、次の10バイトのアプリケ−ションデ−タ
622を送受信している状態を示している。ヘッダ情報
は5バイトとした。アプリケ−ションデ−タ622の先
頭アドレスが2バイト境界に格納されているため、アプ
リケ−ションバッファ61からデ−タバッファ64への
デ−タコピ−は、2バイト単位に分けて5回で行うこと
になる。送信バッファ69へのコピ−は、ヘッダ情報に
ついては4バイトと1バイトの2回に分けてコピ−する
が、デ−タに関してはデ−タバッファ64から1バイト
単位に12回かけてコピ−することになる。フレ−ムデ
−タが伝送路13を通して受信バッファ77の先頭から
受信されたフレ−ムデ−タは、受信バッファ77からプ
ロトコルバッファ74に、4バイト単位に3回、1バイ
ト単位に3回でコピ−される。アプリケ−ションバッフ
ァ71に対しては、プロトコルバッファ74とバッファ
の先頭アドレス境界が一致していないため、アプリケ−
ションデ−タは1バイト単位に10回かけてコピ−で行
うことになる。
【0006】本発明は、バッファ間のデ−タコピ−を高
速に行う高速デ−タ通信システムを提供することを目的
とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、通信プロトコルをプログラムで
処理するシステムプロセッサが基本バイト長単位に処理
するプロセッサと、デ−タの送受信を行う通信専用のロ
−カルメモリと、プログラム及び通信デ−タを蓄積する
システムメモリを装備し、アプリケ−ションデ−タの伝
送量を調整しながらデ−タ通信を行うデ−タ通信装置に
おいて、伝送量を基本バイト長の整数倍にしてデ−タの
送受信を行うことにより、通信処理を高速化できるよう
にする。
【0008】また、前記デ−タ通信装置が送信側に使用
される場合、ロ−カルメモリに送信用バッファを設け、
送信用バッファ上のアプリケ−ションデ−タを格納する
先頭アドレスが、ワ−ド境界と一致するようにして送信
処理を高速化できるようにする。
【0009】また、前記デ−タ通信装置が受信側に使用
される場合、ロ−カルメモリに受信用バッファを設け、
受信用バッファ上のアプリケ−ションデ−タを格納する
先頭アドレスが、ワ−ド境界と一致するようにして受信
処理を高速化できるようにする。
【0010】また、通信プロトコルをプログラムで処理
するシステムプロセッサが基本バイト長単位に処理する
プロセッサと、プログラム及び通信デ−タを蓄積するシ
ステムメモリを装備し、アプリケ−ションデ−タの伝送
量を調整しながらデ−タ通信を行うデ−タ通信装置にお
いて、伝送量を基本バイト長の整数倍にしてシステムメ
モリに直接デ−タの送受信を行うことにより、通信処理
を高速化できるようにする。
【0011】また、前記デ−タ通信装置が送信側に使用
される場合、システムメモリに送信用バッファを設け、
送信用バッファ上のアプリケ−ションデ−タを格納する
先頭アドレスが、ワ−ド境界と一致するようにして送信
処理を高速化できるようにする。
【0012】また、前記デ−タ通信装置が受信側に使用
される場合、システムメモリに受信用バッファを設け、
受信用バッファ上のアプリケ−ションデ−タを格納する
先頭アドレスが、ワ−ド境界と一致するようにして受信
処理を高速化できるようにする。
【0013】また、64ビットプロセッサを搭載したデ
−タ通信装置がEthernet LANを通してデ−タ通信を
行う場合、一度に送るアプリケ−ションデ−タの長さを
1456バイトに押さえ、これにより上記デ−タ通信装
置内の処理を高速化できるようにする。
【0014】また、64ビットプロセッサを搭載したデ
−タ通信装置がFDDI LANを通してデ−タ通信を
行う場合、一度に送るアプリケ−ションデ−タの長さを
4424バイトに押さえ、これにより上記デ−タ通信装
置内の処理を高速化できるようにする。
【0015】
【作用】本発明は、伝送量を基本バイト長の整数倍にし
てデ−タの送受信を行うので、バッファ間のデ−タコピ
−が速くなり、高速にデ−タを通信することができる。
【0016】前記送信用バッファ上のアプリケ−ション
デ−タを格納する先頭アドレスが、ワ−ド境界と一致す
ることにより送信処理が高速化される。
【0017】前記受信用バッファ上のアプリケ−ション
デ−タを格納する先頭アドレスが、ワ−ド境界と一致す
ることにより送信処理が高速化される。
【0018】前記伝送量は、Ethernet LANの場合は
1456バイトであり、FDDI LANの場合は44
24バイトである。
【0019】
【実施例】以下、本発明の実施例を、図を用いて説明す
る。
【0020】図1は、本発明の一実施例におけるデ−タ
通信装置の構成を示すブロック図である。デ−タ通信装
置は通信プロトコルを実行するシステムプロセッサ1と
システムメモリ11、伝送路13を制御しながらデ−タ
の送受信を行う通信コントロ−ラ14から構成される。
バス15は上記構成要素を接続するためのもので、それ
ぞれの情報交換に使用する。この時、制御コ−ド、通信
デ−タ等の情報が流れる。構成の中でシステムプロセッ
サ1とシステムメモリ11で通信プロトコルの処理、ア
プリケ−ションプログラムの処理および通信装置全体の
総合的な制御を行う。システムメモリ11はシステムプ
ロセッサ1で動く各種プログラムコ−ドの他に通信デ−
タの蓄積部としても利用する。プログラムとしては、図
1に示すように、通信プロトコルを処理するプロトコル
プログラム113、アプリケ−ションプログラム111
があり、プロトコルプログラム113にはプロトコルバ
ッファ114、アプリケ−ションプログラム111には
アプリケ−ションバッファ112がある。通信コントロ
−ラ14にはロ−カルメモリ141があり、その中の送
受信バッファ142はデ−タの送受信用に使用する。ロ
−カルメモリ141は、システムプロセッサ1から、シ
ステムメモリと同じようにアクセスできる。図1におい
て、システムプロセッサ1は、例えば基本バイト長が4
バイトの32ビットプロセッサ、システムメモリ11と
ロ−カルメモリ141はアドレスが4バイトおきにワ−
ド境界があるものとする。したがってシステムプロセッ
サ1は、システムメモリ11やロ−カルメモリ141に
対してワ−ド境界から一度に4バイト分の情報を読み書
きすることができる。
【0021】図2は、図1のデ−タ通信装置を送信装置
6、受信装置7に適用してデ−タ通信を行う場合のプロ
グラム構成図である。図2の送信装置6と受信装置7
は、それぞれ図1のデ−タ通信装置で構成されており、
図1のアプリケ−ションプログラム111と図2のアプ
リケ−ションプログラム60及び70、図1のアプリケ
−ションバッファ112と図2のアプリケ−ションバッ
ファ61及び71、図1のプロトコルプログラム113
と図2の送信処理プログラム63及び受信処理プログラ
ム73、図1のプロトコルバッファ114と図2のデ−
タバッファ64、ヘッダバッファ66及びプロトコルバ
ッファ74、図1の通信コントロ−ラ14と図2の通信
コントロ−ラ68及び76、図1のロ−カルメモリ中の
送受信バッファ142と図2の送信バッファ69及び受
信バッファ77、とは同じものである。
【0022】伝送路13に流れるデ−タフレ−ムは図4
に示すフォ−マットになっている。図4において、デ−
タフレ−ム300は、フレ−ムヘッダ301、プロトコ
ルヘッダ302、アプリケ−ションデ−タ303及びフ
レ−ムテ−ラ304から構成されており、フレ−ムヘッ
ダ301には宛先アドレス情報が、フレ−ムテ−ラ30
4にはデ−タエラ−を検出するためのチェックコ−ド情
報が入っている。フレ−ムヘッダ301の生成は、図2
に示す送信処理プログラム63で、解読を通信コントロ
−ラ76と受信処理プログラム73で行い、プロトコル
ヘッダ302の方は、生成を送信処理プログラム63
で、解読を受信処理プログラム73で行う。また、フレ
−ムテ−ラ304は、生成、解読を通信コントロ−ラ6
8と76でそれぞれ行う。アプリケ−ションデ−タ30
3はアプリケ−ションプログラム60から70に渡され
るデ−タの一部である。伝送路13では一度に送れるデ
−タ量に制限があるため、アプリケ−ションデ−タを分
割して転送する。
【0023】最初に、図2に示す送信装置6の動作につ
いて説明する。アプリケ−ションプログラム60の動作
フロ−チャ−トは図5のようになる。処理s51では、
システムメモリ上に先頭アドレスがワ−ド境界になるよ
うに送信用アプリケ−ションバッファ61を割付け、処
理s52ではアプリケ−ションバッファ61にアプリケ
−ションデ−タ62を用意し、処理s53では図2に示
す送信処理プログラム63を起動した後、処理s54で
送信処理プログラム63からの送信終了報告を待つ。
【0024】アプリケ−ションプログラム60から送信
の指示があると、送信処理プログラム63は図6に示す
フロ−チャ−トにしたがって動作する。処理s61で
は、伝送路13の最大伝送量をもとにしてアプリケ−シ
ョンデ−タの伝送量を、基本バイト長の整数倍になるよ
うに決める。
【0025】伝送量の決め方を図10に示す。図10に
示す処理s101では、まだ転送されていないアプリケ
−ションデ−タの量と伝送路13の最大デ−タ伝送量と
比較し、残りのデ−タが少ない場合には、処理s102
で伝送量を残りのアプリケ−ションデ−タの量にする。
残りのデ−タ量が最大デ−タ伝送量よりも多い場合に
は、処理s103で、最大デ−タ伝送量に押さえるが、
この時、システムプロセッサの基本バイト長の整数倍に
なるようにする。
【0026】例えば、図2に示す伝送路13をEthernet
(Xerox社の登録商標)仕様、送信処理プログラム
63、受信処理プログラム73が扱う通信プロトコルを
TCP/IP(Transmission Control Protocol/Interne
t Protocol)とすると、図4に示すフレ−ムフォ−マッ
トのうち、プロトコルヘッダ302とアプリケ−ション
デ−タ303の長さの合計は、最大1500バイトに規
定される。プロトコルヘッダ302の標準長はTCP/
IPヘッダ分40バイトであるから、一度に送ることが
できるアプリケ−ションデ−タ303の最大デ−タ伝送
量は1460バイトになる。送信装置6、受信装置7の
システムプロセッサの基本バイト長を4バイトとする
と、図9に示す処理s103では、最大デ−タ伝送量1
460バイトが4の整数倍であるから、伝送量は最大デ
−タ伝送量1460バイトそのものとなる。伝送量の具
体的な算出は、最大デ−タ伝送量を4で除算して端数を
切り捨てても求まるが、最大デ−タ伝送量を2進数で表
現して下位2ビットをゼロにするだけでも簡単に求ま
る。
【0027】送信装置6、受信装置7のシステムプロセ
ッサを、例えば、基本バイト長8バイトの64ビットプ
ロセッサを用いた場合には、伝送量が1456バイトに
なる。最大デ−タ伝送量よりも4バイト減るが、バッフ
ァ間でのデ−タコピ−を高速に行うことができるため、
結果的にデ−タ通信の性能が向上する。
【0028】図6に示す処理s62では、上記方法で得
た伝送量分のデ−タバッファ64を確保する。デ−タバ
ッファ64の先頭アドレスはワ−ド境界に配置する。処
理s63では、アプリケ−ションバッファ61からデ−
タバッファ64にアプリケ−ションデ−タ62の一部
を、基本バイト長を単位としてコピ−する。つぎに、処
理s64では、通信プロトコルのヘッダ長またはそれ以
上の長さのヘッダバッファ66を確保して、処理s65
でヘッダ情報をヘッダバッファ66の中に生成する。こ
の時、格納されたヘッダ情報の次のアドレスがちょうど
ワ−ド境界になるようにする。
【0029】ヘッダ情報の先頭格納アドレス境界を求め
る方法として、例えば、図9に示すテ−ブルを用いる方
法がある。図9は、ヘッダの長さを2進数で表現したと
きの下位2ビットの値(10進数)とアドレス境界の対
応図である。例えば、ヘッダ長が40バイトの場合、2
進数で表すと101000になり、下位2ビットの値が
0であるから、図9からアドレス境界はワ−ド境界にな
る。したがって、ヘッダ情報をワ−ド境界から格納すれ
ばよい。同様に、ヘッダが41バイトの場合は、3バイ
ト境界からヘッダ情報を入れていけばよい。
【0030】図6に示す処理s66では、通信コントロ
−ラ68のロ−カルメモリ上に送信バッファ69を確保
して、処理s67では、ヘッダバッファ66から送信バ
ッファ69にヘッダ情報67を、基本バイト長を単位と
してコピ−し、処理s68では、デ−タバッファ64か
ら送信バッファ69に、ヘッダ情報につづいてアプリケ
−ションデ−タ65を、基本バイト長を単位としてコピ
−する。このとき、送信バッファ69には、アプリケ−
ションデ−タの先頭アドレスがちょうどワ−ド境界に一
致する形で格納する。ヘッダが入る先頭のアドレス境界
は、図6に示す処理s65で説明したように、図9を用
いると簡単に求まる。続いて、処理s69では通信コン
トロ−ラ68に対して送信の指示を出して、処理s61
0では使用したデ−タバッファ64とヘッダバッファ6
6を解放し、処理s611では、まだ送信するデ−タが
残っていれば、処理s61に戻って上記動作を繰り返
す。デ−タが残っていなければ、処理s612でアプリ
ケ−ションプログラム60に送信が終了した旨を通知す
る。通信コントロ−ラ68は通信処理プログラム63か
らの送信指示があると、送信バッファ69の中のフレ−
ムデ−タ610を伝送路13上に送出し、送信が終了し
た時点で送信バッファ69を解放する。
【0031】図6の実施例では、アプリケ−ションプロ
グラム60と送信処理プログラム63は、通信コントロ
−ラ68に送信指示しただけで送信が完了したように動
作するが、これを受信装置7からの確認応答を待つよう
にすることもできる。
【0032】つぎに受信装置2の動作について説明す
る。アプリケ−ションプログラム70の動作フロ−チャ
−トは図7のようになる。処理s71では、システムメ
モリ上に先頭アドレスがワ−ド境界になるように受信用
アプリケ−ションバッファ71を割付け、処理s72で
は図2に示す受信処理プログラム73を起動した後、処
理s73で受信処理プログラム73からの受信終了報告
を待つ。
【0033】アプリケ−ションプログラム70から受信
指示があると、受信処理プログラム73は、図8に示す
フロ−チャ−トにしたがって動作する。処理s81で
は、まず、通信コントロ−ラ76のロ−カルメモリ上に
1乃至複数の受信バッファ77を確保し、処理s82で
通信コントロ−ラ87に対して受信を指示する。このと
き、受信フレ−ムを受信した際にアプリケ−ションデ−
タの先頭アドレスがワ−ド境界になるように指示する。
フレ−ムが受信する先頭アドレスの境界は、図6に示す
処理s65で説明したように、図9を用いると簡単に求
まる。処理s83では、通信コントロ−ラ76からの受
信報告を待つ。通信コントロ−ラ76が伝送路13から
のフレ−ムデ−タを受信バッファ77に受信すると、受
信処理プログラム73に通知する。通信コントロ−ラ7
6から受信通知を受けると、受信処理プログラム73
は、図8に示すフロ−チャ−トの処理s84でプロトコ
ルバッファ74を確保して、処理s85で受信バッファ
77からプロトコルバッファ74にフレ−ムデ−タ78
を、基本バイト長を単位としてコピ−する。このとき、
プロトコルバッファ74には、アプリケ−ションデ−タ
の先頭アドレスが、ちょうどワ−ド境界に一致する形で
格納する。フレ−ムが入る先頭アドレスの境界は、図6
に示す処理s65で説明したように、図9を用いると簡
単に求まる。処理s86では使用した受信バッファ77
を初期化して再度受信用として使用する。処理s87で
は、プロトコルバッファ74に入っているフレ−ムデ−
タ75のうち、ヘッダ情報を処理して、処理s88では
ヘッダ情報を除くアプリケ−ションデ−タだけ取り出し
て、アプリケ−ションバッファ71に対し、すでに受信
したデ−タの次の場所からコピ−する。このとき、前の
デ−タの長さが基本バイト長の整数倍になっているた
め、次のデ−タを格納する先頭アドレスもワ−ド境界に
なり、したがってアプリケ−ションバッファ71とプロ
トコルバッファ74のデ−タアドレス境界が一致するた
め、両バッファに対して基本バイト単位にデ−タコピ−
が可能である。つぎに処理s89では使用したプロトコ
ルバッファ74を解放し、処理s810では受信デ−タ
が残っているときには、処理s83で次の受信を待ち、
全デ−タを受信したときは、処理s811で受信終了を
アプリケ−ションプログラム70に通知して終了する。
【0034】図11は、図2のデ−タ通信システムを図
5、図6、図7、図8のフロ−チャ−トにしたがって動
作させたときに、バッファ間をデ−タが流れる様子を示
したものである。各バッファに付けられている目盛は、
図3と同様に、1バイトごとのアドレスを表しており、
左から右にアドレスが進む。逆三角形の記号が付いてい
る箇所はワ−ド境界を表している。図11では、伝送路
の最大デ−タ伝送量を10バイトにした。システムプロ
セッサの基本バイト長が4バイトであるため、アプリケ
−ションデ−タの伝送量は、図6に示す処理s61か
ら、8バイトになる。図11は、アプリケ−ションバッ
ファ611から最初に8バイトのアプリケ−ションデ−
タ623を送った後、次の8バイトのアプリケ−ション
デ−タ624を送受信している状態を示している。通信
プロトコルに用いるヘッダ情報のサイズは5バイトとし
た。送信装置側のデ−タバッファ641、ヘッダバッフ
ァ661、送信バッファ691に格納されるアプリケ−
ションデ−タ及びヘッダ情報の先頭アドレスは、図6に
示す処理s63、処理s65、処理s67によりそれぞ
れワ−ド境界、3バイト境界になる。このとき、アプリ
ケ−ションバッファ611からデ−タバッファ641へ
のコピ−は、両方のデ−タの先頭アドレス境界が一致し
ているため、基本バイト長、4バイト単位にコピ−が可
能である。また、ヘッダバッファ661、デ−タバッフ
ァ641から送信バッファ691のコピ−も、同様の理
由により、基本バイト長単位に高速にコピ−が可能であ
る。
【0035】一方、受信装置側では、プロトコルバッフ
ァ741、受信バッファ771に格納されるフレ−ムデ
−タの先頭アドレスは、図8に示す処理s82、処理s
85により、3バイト境界にする。このとき、両方のデ
−タの先頭アドレス境界が一致しているため、受信フレ
−ムデ−タのコピ−は基本バイト長単位にコピ−が可能
である。また、プロトコルバッファ741からアプリケ
−ションバッファ711にアプリケ−ションデ−タをコ
ピ−するときも、同様の理由により、基本バイト長単位
に高速にコピ−が可能である。
【0036】本発明の別の実施例を、図12から図16
を用いて説明する。図1に示すデ−タ通信装置は、通信
コントロ−ラにロ−カルメモリを内蔵し、伝送路上のデ
−タをロ−カルメモリに対して読み書きする実施例であ
り、本実施例は伝送路上のデ−タを直接システムメモリ
に対して読み書きするシステムメモリ直結タイプであ
る。
【0037】図12は、本発明の一実施例であるシステ
ムメモリ直結タイプのデ−タ通信装置の構成を示すブロ
ック図である。デ−タ通信装置は通信プロトコルを実行
するシステムプロセッサ1とシステムメモリ21、伝送
路13を制御しながらデ−タの送受信を行う通信コント
ロ−ラ24から構成される。バス15は上記構成要素を
接続するためのもので、それぞれの情報交換に使用す
る。この時、制御コ−ド、通信デ−タ等の情報が流れ
る。構成の中でシステムプロセッサ1とシステムメモリ
21で通信プロトコルの処理、アプリケ−ションプログ
ラムの処理および通信装置全体の総合的な制御を行う。
システムメモリ21はシステムプロセッサ1で動く各種
プログラムコ−ドの他に通信デ−タの蓄積部としても利
用する。プログラムとしては、図12に示すように、通
信プロトコルを処理するプロトコルプログラム213、
アプリケ−ションプログラム211があり、プロトコル
プログラム213にはプロトコルバッファ214、アプ
リケ−ションプログラム211にはアプリケ−ションバ
ッファ212がある。図12において、システムプロセ
ッサ1は、例えば基本バイト長が4バイトの32ビット
プロセッサ、システムメモリ21はアドレスが4バイト
おきにワ−ド境界があるものとする。したがってシステ
ムプロセッサ1は、システムメモリ21に対してワ−ド
境界から一度に4バイト分の情報を読み書きすることが
できる。
【0038】図13は、図12のデ−タ通信装置を送信
装置8、受信装置9に適用してデ−タ通信を行う場合の
プログラム構成図である。図13の送信装置8と受信装
置9は、それぞれ図12のデ−タ通信装置で構成されて
おり、図12のアプリケ−ションプログラム211と図
13のアプリケ−ションプログラム80及び90、図1
2のアプリケ−ションバッファ212と図13のアプリ
ケ−ションバッファ81及び91、図12のプロトコル
プログラム213と図13の送信処理プログラム83及
び受信処理プログラム93、図12のプロトコルバッフ
ァ214と図13のデ−タバッファ84、ヘッダバッフ
ァ86及びプロトコルバッファ94、図12の通信コン
トロ−ラ24と図13の通信コントロ−ラ88及び9
6、とは同じものである。
【0039】伝送路13に流れるデ−タフレ−ムは図4
に示すフォ−マットと同じになっている。図4におい
て、デ−タフレ−ム300は、フレ−ムヘッダ301、
プロトコルヘッダ302、アプリケ−ションデ−タ30
3及びフレ−ムテ−ラ304から構成されており、フレ
−ムヘッダ301には宛先アドレス情報が、フレ−ムテ
−ラ304にはデ−タエラ−を検出するためのチェック
コ−ド情報が入っている。フレ−ムヘッダ301の生成
は、図13に示す送信処理プログラム83で、解読を通
信コントロ−ラ96と受信処理プログラム93で行い、
プロトコルヘッダ302の方は、生成を送信処理プログ
ラム83で、解読を受信処理プログラム93で行う。ま
た、フレ−ムテ−ラ304は、生成、解読を通信コント
ロ−ラ88と96でそれぞれ行う。アプリケ−ションデ
−タ303はアプリケ−ションプログラム80から90
に渡されるデ−タの一部である。伝送路13では一度に
送れるデ−タ量に制限があるため、アプリケ−ションデ
−タを分割して転送する。
【0040】最初に、図13に示す送信装置8の動作に
ついて説明する。アプリケ−ションプログラム80の動
作フロ−チャ−トは図5と同じになる。処理s51で
は、システムメモリ上に先頭アドレスがワ−ド境界にな
るように送信用アプリケ−ションバッファ81を割付
け、処理s52ではアプリケ−ションバッファ81にア
プリケ−ションデ−タ82を用意し、処理s53では図
13に示す送信処理プログラム83を起動した後、処理
s54で送信処理プログラム83からの送信終了報告を
待つ。
【0041】アプリケ−ションプログラム80から送信
の指示があると、送信処理プログラム83は図14に示
すフロ−チャ−トにしたがって動作する。処理s141
では、伝送路13の最大伝送量をもとにしてアプリケ−
ションデ−タの伝送量を、基本バイト長の整数倍になる
ように決める。
【0042】伝送量の決め方は図10と同じであり、こ
こでは省略する。
【0043】図13に示す送信装置8、受信装置9のシ
ステムプロセッサに、例えば、基本バイト長8バイトの
64ビットプロセッサ、伝送路13にEthernet仕様、送
信処理プログラム83、受信処理プログラム93が扱う
通信プロトコルにTCP/IPを用いた場合のフレ−ム
フォ−マットを図17に示す。Ethernetヘッダ長が14
バイト、TCP/IPヘッダ長が40バイトであり、ア
プリケ−ションデ−タの伝送量は8の整数倍の1456
バイトになる。最大デ−タ伝送量よりも4バイト減る
が、バッファ間でのデ−タコピ−を高速に行うことがで
きるため、結果的にデ−タ通信の性能が向上する。
【0044】同様に、図13に示す送信装置8、受信装
置9のシステムプロセッサに基本バイト長8バイトの6
4ビットプロセッサ、伝送路13にFDDI(Fiber Dis
tributed Data Interface)仕様、送信処理プログラム8
3、受信処理プログラム93が扱う通信プロトコルにT
CP/IPを用いた場合のフレ−ムフォ−マットを図1
8に示す。FDDIヘッダ長が13バイト、LLC(Log
ical Link Control)ヘッダ長が3バイト、SNAP(Sub
Network Access Protocol)ヘッダ長が5バイト、TC
P/IPヘッダ長が40バイトであり、アプリケ−ショ
ンデ−タの伝送量は8の整数倍の4424バイトにな
る。最大デ−タ伝送量4430バイトに対して6バイト
減るが、バッファ間でのデ−タコピ−を高速に行うこと
ができるため、結果的にデ−タ通信の性能が向上する。
【0045】システムプロセッサのペ−ジサイズが40
96バイトの場合、アプリケ−ションデ−タの伝送量を
4096バイトにしても結果的にデ−タ通信の性能が向
上する。
【0046】図14に示す処理s142では、上記方法
で得た伝送量分のデ−タバッファ84を確保する。デ−
タバッファ84の先頭アドレスはワ−ド境界に配置す
る。処理s143では、アプリケ−ションバッファ81
からデ−タバッファ84にアプリケ−ションデ−タ82
の一部を、基本バイト長を単位としてコピ−する。つぎ
に、処理s144では、通信プロトコルのヘッダ長また
はそれ以上の長さのヘッダバッファ86を確保して、処
理s145でヘッダ情報をヘッダバッファ86の中のワ
−ド境界から生成する。
【0047】図14に示す処理s146では、通信コン
トロ−ラ88に対して送信の指示を出す。通信コントロ
−ラ88は通信処理プログラム83からの送信指示があ
ると、ヘッダバッファ86の中のヘッダ87とデ−タバ
ッファ84の中のアプリケ−ションデ−タ85を続けて
伝送路13上に送出する。送信が終了した時点でヘッダ
バッファ87、デ−タバッファ84は解放される。処理
s147では、まだ送信するデ−タが残っていれば、処
理s141に戻って上記動作を繰り返す。デ−タが残っ
ていなければ、処理s148でアプリケ−ションプログ
ラム80に送信が終了した旨を通知する。
【0048】図14の実施例では、アプリケ−ションプ
ログラム80と送信処理プログラム83は、通信コント
ロ−ラ88に送信指示しただけで送信が完了したように
動作するが、これを受信装置9からの確認応答を待つよ
うにすることもできる。
【0049】つぎに受信装置9の動作について説明す
る。アプリケ−ションプログラム90の動作フロ−チャ
−トは図7と同じになる。処理s71では、システムメ
モリ上に先頭アドレスがワ−ド境界になるように受信用
アプリケ−ションバッファ91を割付け、処理s72で
は図13に示す受信処理プログラム93を起動した後、
処理s73で受信処理プログラム93からの受信終了報
告を待つ。
【0050】アプリケ−ションプログラム90から受信
指示があると、受信処理プログラム93は、図15に示
すフロ−チャ−トにしたがって動作する。処理s151
では、まず、システムメモリ上に1乃至複数のプロトコ
ルバッファ94を確保する。処理s152では、通信コ
ントロ−ラ96に対して、伝送路13からのデ−タをプ
ロトコルバッファ94に受信するように指示する。この
とき、受信フレ−ムを受信した際にアプリケ−ションデ
−タの先頭アドレスがワ−ド境界になるように指示す
る。フレ−ムが受信する先頭アドレスの境界は、図9を
用いると簡単に求まる。処理s153では、通信コント
ロ−ラ96からの受信報告を待つ。通信コントロ−ラ9
6が伝送路13からのフレ−ムデ−タをプロトコルバッ
ファ94に受信すると、受信処理プログラム93に通知
する。通信コントロ−ラ96から受信通知を受けると、
受信処理プログラム93は、図15に示すフロ−チャ−
トの処理s154で、プロトコルバッファ94に入って
いるフレ−ムデ−タ95のうち、ヘッダ情報を処理し
て、処理s155ではヘッダ情報を除くアプリケ−ショ
ンデ−タだけ取り出して、アプリケ−ションバッファ9
1に対し、すでに受信したデ−タの次の場所からコピ−
する。このとき、前のデ−タの長さが基本バイト長の整
数倍になっているため、次のデ−タを格納する先頭アド
レスもワ−ド境界になり、したがってアプリケ−ション
バッファ91とプロトコルバッファ94のデ−タアドレ
ス境界が一致するため、両バッファに対して基本バイト
単位にデ−タコピ−が可能である。つぎに処理s156
では使用したプロトコルバッファ74を初期化して再度
受信用として使用する。処理s157では受信デ−タが
残っているときには、処理s153で次の受信を待ち、
全デ−タを受信したときは、処理s158で受信終了を
アプリケ−ションプログラム90に通知して終了する。
【0051】図16は、図13のデ−タ通信システムを
図5、図7、図14、図15のフロ−チャ−トにしたが
って動作させたときに、バッファ間をデ−タが流れる様
子を示したものである。各バッファに付けられている目
盛は、図11と同様に、1バイトごとのアドレスを表し
ており、左から右にアドレスが進む。逆三角形の記号が
付いている箇所はワ−ド境界を表している。図16で
は、伝送路の最大デ−タ伝送量を10バイトにした。シ
ステムプロセッサの基本バイト長が4バイトであるた
め、アプリケ−ションデ−タの伝送量は、図14に示す
処理s141から、8バイトになる。図16は、アプリ
ケ−ションバッファ811から最初に8バイトのアプリ
ケ−ションデ−タ823を送った後、次の8バイトのア
プリケ−ションデ−タ824を送受信している状態を示
している。通信プロトコルに用いるヘッダ情報のサイズ
は5バイトとした。送信装置側のデ−タバッファ84
1、ヘッダバッファ861に格納されるアプリケ−ショ
ンデ−タ及びヘッダ情報の先頭アドレスは、図14に示
す処理s143、処理s145によりワ−ド境界にな
る。このとき、アプリケ−ションバッファ811からデ
−タバッファ841へのコピ−は、両方のデ−タの先頭
アドレス境界が一致しているため、基本バイト長、4バ
イト単位にコピ−が可能である。
【0052】一方、受信装置側では、プロトコルバッフ
ァ941に格納されるフレ−ムデ−タの先頭アドレス
は、図15に示す処理s152により、3バイト境界、
アプリケ−ションデ−タの先頭アドレスはワ−ド境界に
なる。プロトコルバッファ941からアプリケ−ション
バッファ911にアプリケ−ションデ−タをコピ−する
ときは、両方の先頭アドレス境界が一致しているため、
基本バイト長単位に高速にコピ−が可能である。
【0053】
【発明の効果】以上説明してきたように、本発明によれ
ば、バッファ間を高速にデ−タ移動が可能になり、通信
システム全体のスル−プットが向上し、その実用的効果
は大きい。
【図面の簡単な説明】
【図1】本発明の実施例を示すデ−タ通信装置の構成図
である。
【図2】本発明のデ−タ通信装置のプログラム構成図で
ある。
【図3】本発明者の先の発明によるデ−タ通信動作例を
示す図である。
【図4】本発明の処理方法を説明するためのフレ−ムフ
ォ−マット図である。
【図5】本発明の送信側アプリケ−ションプログラムの
処理フロ−チャ−ト図である。
【図6】本発明の送信処理プログラムの処理フロ−チャ
−ト図である。
【図7】本発明の受信側アプリケ−ションプログラムの
処理フロ−チャ−ト図である。
【図8】本発明の受信処理プログラムの処理フロ−チャ
−ト図である。
【図9】本発明の処理方法を説明するためのアドレス境
界決定テ−ブル図である。
【図10】本発明の伝送量算出の処理フロ−チャ−ト図
である。
【図11】本発明のデ−タ通信動作例を示す図である。
【図12】本発明の別の実施例を示すシステムメモリ直
結タイプデ−タ通信装置の構成図である。
【図13】本発明のシステムメモリ直結タイプデ−タ通
信装置のプログラム構成図である。
【図14】本発明のシステムメモリ直結タイプデ−タ通
信装置を使った送信処理プログラムの処理フロ−チャ−
ト図である。
【図15】本発明のシステムメモリ直結タイプデ−タ通
信装置を使った受信処理プログラムの処理フロ−チャ−
ト図である。
【図16】本発明のシステムメモリ直結タイプデ−タ通
信装置を使ったデ−タ通信動作例を示す図である。
【図17】本発明のシステムメモリ直結タイプデ−タ通
信装置を使ったEthernet LAN上のフレ−ムフォ−マ
ット例を示す図である。
【図18】本発明のシステムメモリ直結タイプデ−タ通
信装置を使ったFDDI LAN上のフレ−ムフォ−マ
ット例を示す図である。
【符号の説明】
1…プロセッサ、11、21…システムメモリ、13…
伝送路、14、24…通信コントロ−ラ、6、8…送信
装置、7、9…受信装置、113…プロトコルプログラ
ム、111、60、70、80、90…アプリケ−ショ
ンプログラム、63、83…送信処理プログラム、7
3、93…受信処理プログラム。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04L 12/40 (72)発明者 堀本 徹 神奈川県横浜市戸塚区戸塚町5030番地株式 会社日立製作所ソフトウェア開発本部内 (72)発明者 島本 幸夫 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 宮本 貴久 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】基本バイト長単位に通信プロトコルをプロ
    グラムで処理するプロセッサと、通信デ−タの送受信を
    行うためのロ−カルメモリと、該プログラム及び該通信
    デ−タを蓄積するシステムメモリを装備し、アプリケ−
    ションデ−タの伝送量を調整しながらデ−タ通信を行う
    デ−タ通信装置であって、前記伝送量を該基本バイト長
    の整数倍にして該通信デ−タの送受信を行うことを特徴
    とするデ−タ通信装置。
  2. 【請求項2】前記ロ−カルメモリに送信用バッファを設
    け、当該デ−タ通信装置が送信側に使用される場合、該
    送信用バッファ上のアプリケ−ションデ−タを格納する
    先頭アドレスが、前記基本バイト長を単位にして区切っ
    たときのワ−ド境界と一致することを特徴とする請求項
    1記載のデ−タ通信装置。
  3. 【請求項3】前記ロ−カルメモリに受信用バッファを設
    け、前記デ−タ通信装置が受信側に使用される場合、該
    受信用バッファ上のアプリケ−ションデ−タを格納する
    先頭アドレスが、前記基本バイト長を単位にして区切っ
    たときのワ−ド境界と一致することを特徴とする請求項
    1記載のデ−タ通信装置。
  4. 【請求項4】基本バイト長単位に通信プロトコルをプロ
    グラムで処理するプロセッサと、プログラム及び通信デ
    −タを蓄積するシステムメモリを装備し、アプリケ−シ
    ョンデ−タの伝送量を調整しながらデ−タ通信を行うデ
    −タ通信装置であって、前記伝送量を該基本バイト長の
    整数倍にして前記システムメモリに直接デ−タの送受信
    を行うことを特徴とするデ−タ通信装置。
  5. 【請求項5】前記システムメモリに送信用バッファを設
    け、前記デ−タ通信装置が送信側に使用される場合、該
    送信用バッファ上のアプリケ−ションデ−タを格納する
    先頭アドレスが、前記基本バイト長を単位にして区切っ
    たときのワ−ド境界と一致することを特徴とする請求項
    4記載のデ−タ通信装置。
  6. 【請求項6】前記システムメモリに受信用バッファを設
    け、前記デ−タ通信装置が受信側に使用される場合、該
    受信用バッファ上のアプリケ−ションデ−タを格納する
    先頭アドレスが、前記基本バイト長を単位にして区切っ
    たときのワ−ド境界と一致することを特徴とする請求項
    4記載のデ−タ通信装置。
  7. 【請求項7】Ethernet LANを通してデ−タ通信を行
    う64ビットプロセッサを搭載したデ−タ通信装置であ
    って、一度に送るアプリケ−ションデ−タの長さが14
    56バイトであることを特徴とするデ−タ通信システ
    ム。
  8. 【請求項8】FDDI LANを通してデ−タ通信を行
    う64ビットプロセッサを搭載したデ−タ通信装置であ
    って一度に送るアプリケ−ションデ−タの長さが442
    4バイトであることを特徴とするデ−タ通信システム。
JP03157593A 1993-02-11 1993-02-22 データ通信装置 Expired - Fee Related JP3314438B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03157593A JP3314438B2 (ja) 1993-02-22 1993-02-22 データ通信装置
US08/752,712 US5799155A (en) 1993-02-22 1996-11-19 Method of data communication and system for carrying out the method
US09/123,785 US6237038B1 (en) 1993-02-11 1998-07-29 Method of data communication and system for carrying out the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03157593A JP3314438B2 (ja) 1993-02-22 1993-02-22 データ通信装置

Publications (2)

Publication Number Publication Date
JPH06252955A true JPH06252955A (ja) 1994-09-09
JP3314438B2 JP3314438B2 (ja) 2002-08-12

Family

ID=12334981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03157593A Expired - Fee Related JP3314438B2 (ja) 1993-02-11 1993-02-22 データ通信装置

Country Status (2)

Country Link
US (2) US5799155A (ja)
JP (1) JP3314438B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223726A (ja) * 2000-02-10 2001-08-17 Toyo Microsystems Corp 多重通信方法、多重通信装置および多重通信システム
JP2006222864A (ja) * 2005-02-14 2006-08-24 Mitsubishi Electric Corp ネットワーク接続装置
JP2011517244A (ja) * 2008-04-21 2011-05-26 ファーウェイ テクノロジーズ カンパニー リミテッド 次世代アクセスのための、ギガビット受動光ネットワークの伝送コンバージェンスの拡張

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347337B1 (en) 1999-01-08 2002-02-12 Intel Corporation Credit based flow control scheme over virtual interface architecture for system area networks
GB2372914B (en) * 2001-02-28 2003-12-24 3Com Corp Direct data placement and message reassembly
JP5768683B2 (ja) * 2011-11-28 2015-08-26 富士通株式会社 受信データ処理方法、通信装置、及びプログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3942155A (en) * 1973-12-03 1976-03-02 International Business Machines Corporation System for packing page frames with segments
US4543654A (en) * 1983-02-03 1985-09-24 Wang Laboratories, Inc. Interfacing a communication network
JP2654452B2 (ja) * 1985-12-18 1997-09-17 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 非同期で異種の可変幅の並列データパターン入力信号を直列データパターン信号に変換するための装置
JPS63163930A (ja) * 1986-12-26 1988-07-07 Toshiba Corp アライメント補正方式
JP2751201B2 (ja) * 1988-04-19 1998-05-18 ソニー株式会社 データ伝送装置及び受信装置
AU624274B2 (en) * 1989-11-20 1992-06-04 Digital Equipment Corporation Data format for packets of information
US5168561A (en) * 1990-02-16 1992-12-01 Ncr Corporation Pipe-line method and apparatus for byte alignment of data words during direct memory access transfers
EP0453863A2 (en) * 1990-04-27 1991-10-30 National Semiconductor Corporation Methods and apparatus for implementing a media access control/host system interface
US5416907A (en) * 1990-06-15 1995-05-16 Digital Equipment Corporation Method and apparatus for transferring data processing data transfer sizes
US5191653A (en) * 1990-12-28 1993-03-02 Apple Computer, Inc. Io adapter for system and io buses having different protocols and speeds
CA2065578C (en) * 1991-04-22 1999-02-23 David W. Carr Packet-based data compression method
US5307351A (en) * 1991-08-26 1994-04-26 Universal Data Systems, Inc. Data communication apparatus for adjusting frame length and method of operating same
US5408613A (en) * 1991-12-24 1995-04-18 Matsushita Electric Industrial Co., Ltd. Data transfer apparatus
US5392406A (en) * 1992-09-18 1995-02-21 3Com Corporation DMA data path aligner and network adaptor utilizing same
US5655140A (en) * 1994-07-22 1997-08-05 Network Peripherals Apparatus for translating frames of data transferred between heterogeneous local area networks

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223726A (ja) * 2000-02-10 2001-08-17 Toyo Microsystems Corp 多重通信方法、多重通信装置および多重通信システム
US6987776B1 (en) 2000-02-10 2006-01-17 Fuji Jukogyo Kabushiki Kaisha Multiplex communication method, the device and the system thereof
JP2006222864A (ja) * 2005-02-14 2006-08-24 Mitsubishi Electric Corp ネットワーク接続装置
JP4646650B2 (ja) * 2005-02-14 2011-03-09 三菱電機株式会社 ネットワーク接続装置
JP2011517244A (ja) * 2008-04-21 2011-05-26 ファーウェイ テクノロジーズ カンパニー リミテッド 次世代アクセスのための、ギガビット受動光ネットワークの伝送コンバージェンスの拡張
US8190026B2 (en) 2008-04-21 2012-05-29 Futurewei Technologies, Inc. Gigabit passive optical network transmission convergence extension for next generation access
US8351785B2 (en) 2008-04-21 2013-01-08 Futurewei Technologies, Inc. Gigabit passive optical network transmission convergence extension for next generation access
US8781321B2 (en) 2008-04-21 2014-07-15 Futurewei Technologies, Inc. Gigabit passive optical network transmission convergence extension for next generation access

Also Published As

Publication number Publication date
US6237038B1 (en) 2001-05-22
US5799155A (en) 1998-08-25
JP3314438B2 (ja) 2002-08-12

Similar Documents

Publication Publication Date Title
US4287592A (en) Method and apparatus for interfacing stations in a multiloop communications system
KR0170500B1 (ko) 멀티프로세서 시스템
US5396490A (en) Packet reassembly method and apparatus
KR100284790B1 (ko) 멀티노드 비동기 데이타 통신 시스템 내의 조기 도달 메시지처리 방법
US5632016A (en) System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet
US5058109A (en) Exclusionary network adapter apparatus and related method
US7200641B1 (en) Method and system for encoding SCSI requests for transmission using TCP/IP
US5944797A (en) Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link
US5958024A (en) System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver
JPH06252955A (ja) データ通信装置
US7245615B1 (en) Multi-link protocol reassembly assist in a parallel 1-D systolic array system
JP2003050788A (ja) 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法
EP1476986B1 (en) Information communication controller interface apparatus and method
US8054857B2 (en) Task queuing methods and systems for transmitting frame information over an I/O interface
JP3339442B2 (ja) 通信処理システムネットワーク
JPH11149455A (ja) メモリディスク共有方法及びその実施装置
JP3537576B2 (ja) スイッチングハブ
JP3408435B2 (ja) Ftpサーバにおけるコード変換装置および変換方法およびコード変換プログラムを記録した記録媒体
JP2001027877A (ja) データ・ストリームに対してアルゴリズムを実行する装置
JPS59146346A (ja) プロセス間通信方式
JP2000293454A (ja) データ通信装置、データ通信方法、および記録媒体
JPH09186738A (ja) データ伝送方法
JPS59110249A (ja) パケツト通信システム
JP2004054419A (ja) ノード間トランザクション処理装置
JPH11232243A (ja) 通信制御装置、方法および通信制御システム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080607

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080607

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees