JPH06250224A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH06250224A
JPH06250224A JP5966893A JP5966893A JPH06250224A JP H06250224 A JPH06250224 A JP H06250224A JP 5966893 A JP5966893 A JP 5966893A JP 5966893 A JP5966893 A JP 5966893A JP H06250224 A JPH06250224 A JP H06250224A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
metal layer
guard ring
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5966893A
Other languages
Japanese (ja)
Inventor
Takuo Sato
拓生 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5966893A priority Critical patent/JPH06250224A/en
Publication of JPH06250224A publication Critical patent/JPH06250224A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To maintain the uniformity of a liquid crystal cell gap and to prevent light leakage by suppressing the hillock of the guard ring metallic layer provided in the active matrix type liquid crystal display device. CONSTITUTION:This active matrix type liquid crystal display device has a first substrate 1, a second substrate 21 arranged opposite to this first substrate 1 and a liquid crystal layer 16 held between these first and second substrates 1 and 21. A display region including matrixtype pixel electrodes 11 and thin-film transistors for driving the respective pixel electrodes 11 is formed on the first substrate 1. Further, the surface of the first substrate 1 is provided with a guard ring metallic layer 9 enclosing this display region. Rugged level differences 17 are provided along the lower part of the guard ring metallic layer 9 to prevent the generation of the hillock. These rugged level differences 17 are formed at <=0.5mm intervals. The rugged level differences 17 are provided at an interlayer insulating film 6 interposed between the first substrate 1 and the guard ring metallic layer 9.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、各々スイッチングトラ
ンジスタを有する複数の画素がマトリクス配列したアク
ティブマトリクス型の液晶表示装置に関する。より詳し
くは、表示領域を囲むガードリング構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device in which a plurality of pixels each having a switching transistor are arranged in a matrix. More specifically, it relates to a guard ring structure surrounding a display area.

【0002】[0002]

【従来の技術】本発明の背景を明らかにする為、図3を
参照して従来のアクティブマトリクス型液晶表示装置の
構造を簡潔に説明する。図示する様に、ガラス基板10
0上には画素を駆動する為の薄膜トランジスタ(TF
T)101と、TFT101に選択信号を供給する為の
ゲートライン102、同じく画像信号を供給する為の信
号ライン103、画素電極104等が形成されている。
さらに、TFT101及び画素電極104を含む表示領
域を囲む様にガードリング金属層105が形成されてい
る。このガラス基板100には所定の間隙を介して対向
基板106がシール材107により接合されている。対
向基板106の内表面には対向電極108が形成されて
いる。下側のガラス基板100と上側の対向基板106
との間には液晶層109が保持されており、例えばツイ
スト配向されたネマティック液晶からなる。シール材1
07は前述したガードリング金属層105と整合した状
態で両基板100,106の周辺部に沿って配設されて
いる。
2. Description of the Related Art To clarify the background of the present invention, the structure of a conventional active matrix type liquid crystal display device will be briefly described with reference to FIG. As shown, the glass substrate 10
0 is a thin film transistor (TF) for driving a pixel.
T) 101, a gate line 102 for supplying a selection signal to the TFT 101, a signal line 103 for similarly supplying an image signal, a pixel electrode 104, etc. are formed.
Further, a guard ring metal layer 105 is formed so as to surround the display area including the TFT 101 and the pixel electrode 104. A counter substrate 106 is bonded to the glass substrate 100 with a sealing material 107 with a predetermined gap. A counter electrode 108 is formed on the inner surface of the counter substrate 106. Lower glass substrate 100 and upper counter substrate 106
A liquid crystal layer 109 is held between and, and is made of, for example, nematic liquid crystal with twist alignment. Seal material 1
07 is arranged along the peripheral portions of both substrates 100 and 106 in a state of being aligned with the guard ring metal layer 105 described above.

【0003】金属層105は内側の表示領域を取り囲
み、ガードリングとしてTFT101を電気的に保護す
る。加えて、シール材107と整合させる事によりガラ
ス基板100の表面に存在する配線段差等を吸収し平坦
化させる事により液晶層109の厚みを均一にしてい
る。即ち、ガードリング金属層105は製造工程におけ
る静電ダメージからTFT等を保護するとともに、液晶
セルギャップを均一に制御する機能を有し、歩留りと表
示画質を改善する事ができる。さらに、このガードリン
グ金属層105は遮光層としても機能する。
The metal layer 105 surrounds the inner display area and serves as a guard ring to electrically protect the TFT 101. In addition, the thickness of the liquid crystal layer 109 is made uniform by aligning with the sealing material 107 and absorbing and flattening the wiring steps existing on the surface of the glass substrate 100. That is, the guard ring metal layer 105 has a function of protecting the TFT and the like from electrostatic damage in the manufacturing process, and has a function of uniformly controlling the liquid crystal cell gap, so that the yield and the display image quality can be improved. Further, the guard ring metal layer 105 also functions as a light shielding layer.

【0004】[0004]

【発明が解決しようとする課題】しかしながら上述した
従来構造の場合、ガードリングは比較的平坦なガラス基
板100表面上に成膜された金属層105からなる為、
後工程等で熱処理を加えると所謂ヒルロックが発生し易
いという課題がある。このヒルロックは金属層105を
構成している物質のエレクトロマイグレーションやスト
レスマイグレーションに起因しており、金属粒界部に突
起形状を有するヒルロックが発生する。ヒルロックが発
生すると金属層105表面の平坦性が損なわれる為シー
ル材107の厚みに変動が生じ液晶セルギャップ不良の
原因となる。又、場合によってはこのヒルロックにより
金属層105の遮光性が損なわれ、所謂光抜けの原因と
なる。ガードリングの光抜けは画素電極等を含む表示領
域から離れている為表示画像に直接影響はないが、バッ
クライト等を組み込んだ場合表示領域周囲からの光抜け
は表示品質を低下させてしまう。このヒルロックの発生
は特に金属層105の構成材料としてアルミニウムを採
用した時に大きな問題となる。金属アルミニウムは40
0℃程度の比較的低温加熱処理でも容易にヒルロックが
発生し易い。
However, in the above-mentioned conventional structure, since the guard ring is composed of the metal layer 105 formed on the relatively flat surface of the glass substrate 100,
There is a problem that so-called hill rock is likely to occur when heat treatment is applied in a post process or the like. This hillock is caused by electromigration or stress migration of the substance forming the metal layer 105, and hillrock having a protrusion shape is generated at the metal grain boundary portion. When hilllock occurs, the flatness of the surface of the metal layer 105 is impaired, and the thickness of the sealing material 107 varies, which causes a liquid crystal cell gap defect. Further, in some cases, the hill lock impairs the light-shielding property of the metal layer 105, which causes so-called light leakage. Since the light leakage of the guard ring is far from the display area including the pixel electrodes and the like, it does not directly affect the display image, but when a backlight or the like is incorporated, the light leakage from the periphery of the display area deteriorates the display quality. The occurrence of this hillock becomes a serious problem especially when aluminum is used as the constituent material of the metal layer 105. 40 for aluminum metal
Hill locks are easily generated even by heat treatment at a relatively low temperature of about 0 ° C.

【0005】[0005]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はガードリング金属層に対して熱処理
を加えてもヒルロックの発生を抑制でき、液晶セルギャ
ップ不良や光抜け発生のない液晶表示装置を提供する事
を目的とする。かかる目的を達成する為に以下の手段を
講じた。即ち、本発明にかかる液晶表示装置は、基本的
な構成要素として、第一の基板と、この第一の基板に対
向配置された第二の基板と、これら第一及び第二の基板
間に保持された液晶とを有する。前記第一の基板上に
は、マトリクス状の画素電極と各画素電極を駆動する薄
膜トランジスタとを含む表示領域が形成されている。本
発明の特徴事項として、前記第一の基板上に該表示領域
を囲む金属層を設けるとともに、該金属層に沿ってその
下層に凹凸段差を設けるという手段を講じた。好ましく
は、前記凹凸段差は0.5mm以下の間隔で形成されてい
る。この凹凸段差は例えば該第一の基板と該金属層の間
に介在する層間絶縁膜に設けられている。又、前記金属
層は第一及び第二の基板を互いに接合するシール材に整
合して設けられている。さらに前記金属層は外部接続用
の引出し電極と同一材料で形成されている。
In view of the above-mentioned problems of the prior art, the present invention can suppress the occurrence of hillocks even if a heat treatment is applied to the guard ring metal layer, thereby preventing liquid crystal cell gap defects and light leakage. An object of the present invention is to provide a liquid crystal display device that does not have a liquid crystal display device. The following measures have been taken in order to achieve this object. That is, the liquid crystal display device according to the present invention has, as a basic constituent element, a first substrate, a second substrate arranged to face the first substrate, and between the first and second substrates. And a retained liquid crystal. A display region including a matrix of pixel electrodes and thin film transistors driving each pixel electrode is formed on the first substrate. A feature of the present invention is that a metal layer surrounding the display area is provided on the first substrate, and uneven steps are provided along the metal layer in the underlying layer. Preferably, the uneven steps are formed at intervals of 0.5 mm or less. This uneven step is provided in, for example, an interlayer insulating film interposed between the first substrate and the metal layer. Further, the metal layer is provided so as to be aligned with a sealing material that bonds the first and second substrates to each other. Further, the metal layer is formed of the same material as the extraction electrode for external connection.

【0006】[0006]

【作用】本発明によれば、表示領域を囲むガードリング
金属層の下部に沿って例えば0.5mm以下の間隔で凹凸
段差が設けられている。この凹凸段差が存在すると金属
層を構成する物質のマイグレーションが起りにくくなる
為、ヒルロックの発生が抑制される。この為、シール材
がガードリング金属層と整合して配設されていても金属
層表面の平坦性が維持される為液晶セルギャップ不良が
少なくなる。又、ヒルロックに起因していた光抜けも改
善できる。これに対して、従来の様にガードリング金属
層が比較的平坦なガラス基板表面に渡って広い面積で配
設されるとマイグレーションが起り易くなる為ヒルロッ
クが多発する。
According to the present invention, uneven steps are provided along the lower portion of the guard ring metal layer surrounding the display area at intervals of, for example, 0.5 mm or less. The presence of these uneven steps makes it difficult for the substance forming the metal layer to migrate, so that the occurrence of hillocks is suppressed. Therefore, even if the sealing material is arranged in alignment with the guard ring metal layer, the flatness of the surface of the metal layer is maintained, so that the liquid crystal cell gap defect is reduced. Moreover, the light leakage caused by the hill rock can be improved. On the other hand, when the guard ring metal layer is arranged over a relatively flat glass substrate surface in a large area as in the conventional case, migration is likely to occur and hill lock frequently occurs.

【0007】[0007]

【実施例】以下図面を参照して本発明にかかる液晶表示
装置の好適な実施例を詳細に説明する。図1は本発明に
かかるアクティブマトリクス型液晶表示装置の基本的な
構成を示す模式的な断面図である。図示する様に、ガラ
ス又は石英等からなる絶縁基板1上には薄膜トランジス
タ(TFT)が集積形成されている。図を見易くする
為、2個のTFT2,3のみが示されている。一方のT
FT2は対応する画素をスイッチング駆動する為に用い
られ、他方のTFT3は画素のマトリクスアレイを順次
選択駆動する為の駆動回路を構成する。個々のTFTは
所定の形状にパタニングされた多結晶シリコン膜4によ
り構成されている。この多結晶シリコン膜4は、例えば
LP−CVD法により50nmの厚みで成膜される。この
多結晶シリコン膜4上に、SiO2 からなるゲート絶縁
膜5を介して、ゲート電極Gが形成されている。なお画
素TFT2のゲート電極Gはゲートライン(図示せず)
から延設されている。これらゲート電極G及びゲートラ
インはLP−CVD法により同時に成膜され、不純物を
ドープした厚み350nmの多結晶シリコン膜からなる。
その上には第一層間絶縁膜6が被覆されている。この第
一層間絶縁膜6は、例えばAP−CVD法により成膜さ
れた600nmの厚みを有するPSG膜からなる。さらに
その上にはスパッタリングにより例えば600nmの厚み
でアルミニウム膜が成膜される。このアルミニウム膜は
所定の形状にパタニングされ、信号ライン7、配線電極
8、ガードリング金属層9等になる。信号ライン7は第
一層間絶縁膜6に設けられたコンタクトホールを介して
画素TFT2のソース領域Sに電気接続している。又配
線電極8は同じく第一層間絶縁膜6に設けられたコンタ
クトホールを介して駆動回路TFT3のソース領域S及
びドレイン領域Dに電気接続している。アルミニウム膜
の上には第二層間絶縁膜10が成膜されている。この第
二層間絶縁膜10は例えばAP−CVD法により400
nmの厚みで堆積されたPSG膜からなる。さらにその上
にはスパッタリングによりITO等からなる透明導電膜
が150nmの厚みで成膜される。この透明導電膜は所定
の形状にパタニングされ画素電極11となる。画素電極
11は第二層間絶縁膜10及び第一層間絶縁膜6に設け
られたコンタクトホールを介して画素TFT2のドレイ
ン領域Dに電気接続している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a liquid crystal display device according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic sectional view showing the basic configuration of an active matrix type liquid crystal display device according to the present invention. As shown in the figure, thin film transistors (TFTs) are integrally formed on an insulating substrate 1 made of glass, quartz or the like. Only two TFTs 2 and 3 are shown for the sake of clarity. One T
The FT2 is used for switching and driving the corresponding pixel, and the other TFT3 constitutes a driving circuit for sequentially selectively driving the matrix array of pixels. Each TFT is composed of a polycrystalline silicon film 4 which is patterned in a predetermined shape. The polycrystalline silicon film 4 is formed with a thickness of 50 nm by the LP-CVD method, for example. A gate electrode G is formed on the polycrystalline silicon film 4 via a gate insulating film 5 made of SiO 2 . The gate electrode G of the pixel TFT 2 is a gate line (not shown)
Has been extended from. The gate electrode G and the gate line are simultaneously formed by the LP-CVD method, and are made of an impurity-doped polycrystalline silicon film having a thickness of 350 nm.
A first interlayer insulating film 6 is covered thereover. The first interlayer insulating film 6 is made of a PSG film having a thickness of 600 nm formed by the AP-CVD method, for example. Further, an aluminum film having a thickness of, for example, 600 nm is formed thereon by sputtering. This aluminum film is patterned into a predetermined shape to form the signal line 7, the wiring electrode 8, the guard ring metal layer 9, and the like. The signal line 7 is electrically connected to the source region S of the pixel TFT 2 through a contact hole provided in the first interlayer insulating film 6. Similarly, the wiring electrode 8 is electrically connected to the source region S and the drain region D of the drive circuit TFT 3 via the contact hole provided in the first interlayer insulating film 6. A second interlayer insulating film 10 is formed on the aluminum film. The second interlayer insulating film 10 has a thickness of, for example, 400 by the AP-CVD method.
It consists of a PSG film deposited to a thickness of nm. Furthermore, a transparent conductive film made of ITO or the like is formed thereon by sputtering to a thickness of 150 nm. This transparent conductive film is patterned into a predetermined shape to become the pixel electrode 11. The pixel electrode 11 is electrically connected to the drain region D of the pixel TFT 2 through a contact hole provided in the second interlayer insulating film 10 and the first interlayer insulating film 6.

【0008】絶縁基板1に対して所定の間隙を介し対向
基板21が対向配置されている。この対向基板21はシ
ール材12により絶縁基板1に接合されている。シール
材12はスクリーン印刷等によりガードリング金属層9
と整合する様に配設されている。対向基板21の内表面
には所定の形状にパタニングされたブラックマスク13
と、絶縁膜14を介して重ねられた全面対向電極15が
形成されている。ブラックマスク13はTFT2やTF
T3を遮光する様にパタニング形成されている。対向基
板21側に形成されたブラックマスク13と絶縁基板1
側に形成されたガードリング金属層9とにより画素電極
11以外の領域が被覆され所望の遮光構造が得られる。
最後に、対向基板21と絶縁基板1との間に液晶層16
が封入保持されている。この液晶層16は例えばツイス
ト配向されたネマティック液晶からなる。
A counter substrate 21 is arranged to face the insulating substrate 1 with a predetermined gap therebetween. The counter substrate 21 is bonded to the insulating substrate 1 by the sealing material 12. The sealing material 12 is formed by screen printing or the like on the guard ring metal layer 9
It is arranged so as to match with. On the inner surface of the counter substrate 21, a black mask 13 is patterned in a predetermined shape.
Then, the whole surface counter electrode 15 is formed so as to be stacked via the insulating film 14. Black mask 13 is TFT2 or TF
The patterning is formed so as to shield T3 from light. The black mask 13 and the insulating substrate 1 formed on the counter substrate 21 side
A region other than the pixel electrode 11 is covered with the guard ring metal layer 9 formed on the side to obtain a desired light shielding structure.
Finally, the liquid crystal layer 16 is provided between the counter substrate 21 and the insulating substrate 1.
Is enclosed and held. The liquid crystal layer 16 is made of twisted nematic liquid crystal, for example.

【0009】本発明の特徴要素となるガードリング金属
層9は、TFT2や画素電極11を含む表示領域を取り
囲む様に設けられている。前述した様にガードリング金
属層9は信号ライン7や配線電極8と同時にパタニング
され、厚み600nmのアルミニウムからなる同一材料で
構成されている。ガードリング金属層9は電気的に内側
のTFT2,TFT3を保護するとともに、シール材1
2と整合して接着領域の平坦化を図っている。ガードリ
ング金属層9の下部に沿って凹凸段差17が設けられて
いる。本例ではこの凹凸段差17は絶縁基板1と金属層
9との間に介在する第一層間絶縁膜6に設けられてい
る。この凹凸段差17を介在させる事によりアルミニウ
ムのマイグレーションを抑止しヒルロックの発生を防い
でいる。
The guard ring metal layer 9, which is a feature of the present invention, is provided so as to surround the display area including the TFT 2 and the pixel electrode 11. As described above, the guard ring metal layer 9 is patterned at the same time as the signal line 7 and the wiring electrode 8 and is made of the same material of aluminum having a thickness of 600 nm. The guard ring metal layer 9 electrically protects the TFT2 and TFT3 on the inner side, and at the same time, the sealing material 1
The adhesion area is flattened by aligning with No. 2. An uneven step 17 is provided along the lower part of the guard ring metal layer 9. In this example, the uneven step 17 is provided on the first interlayer insulating film 6 interposed between the insulating substrate 1 and the metal layer 9. By interposing the uneven step 17, aluminum migration is suppressed and hill lock is prevented from occurring.

【0010】図2は、図1に示したアクティブマトリク
ス型液晶表示装置の平面図である。図示する様に、ガー
ドリング金属層9で囲まれた表示領域18内には、画素
電極11がマトリクス状に配列しており個々の液晶画素
を構成する。各画素電極11には画素TFT2が接続さ
れている。各画素TFT2のゲート電極にはゲートライ
ン19が接続されており、同じくソース電極には信号ラ
イン7が接続されている。複数のゲートライン19は垂
直駆動回路22に接続される一方、複数の信号ライン7
は水平駆動回路23に接続される。垂直駆動回路22は
ゲートライン19を介して画素TFT2を線順次で選択
するとともに、水平駆動回路23は信号ライン7を介し
て、選択された画素TFT2を通じ対応する画素電極1
1に画像信号を供給する。これら垂直駆動回路22、水
平駆動回路23は前述した様にTFT3を構成要素とす
る集積回路である。
FIG. 2 is a plan view of the active matrix type liquid crystal display device shown in FIG. As shown in the figure, pixel electrodes 11 are arranged in a matrix in the display region 18 surrounded by the guard ring metal layer 9 to form individual liquid crystal pixels. A pixel TFT 2 is connected to each pixel electrode 11. A gate line 19 is connected to the gate electrode of each pixel TFT 2, and a signal line 7 is also connected to the source electrode. The plurality of gate lines 19 are connected to the vertical driving circuit 22, while the plurality of signal lines 7 are connected.
Is connected to the horizontal drive circuit 23. The vertical drive circuit 22 selects the pixel TFTs 2 line-sequentially via the gate line 19, and the horizontal drive circuit 23 selects the corresponding pixel electrode 1 via the signal line 7 and the selected pixel TFT 2.
1 to supply the image signal. The vertical drive circuit 22 and the horizontal drive circuit 23 are integrated circuits having the TFT 3 as a constituent element as described above.

【0011】絶縁基板1の周辺部には外部接続用の引出
し電極24も形成されておりガードリング金属層9と交
差して垂直駆動回路22や水平駆動回路23と接続して
いる。この引出し電極24はガードリング金属層9と同
一のアルミニウム膜で構成されている。理解を容易にす
る為引出し電極24とガードリング金属層9の交差部の
拡大パタン形状を示す。図示する様に、ガードリング金
属層9の帯は部分的に除去されており、この部分に引出
し電極24が延在している。分離した金属層9は例えば
所定の形状にパタニングされた多結晶シリコン膜25に
より互いに接続されている。この多結晶シリコン膜25
はゲート電極やゲートラインと同時に形成され、金属層
9や引出し電極24とは第一層間絶縁膜により互いに絶
縁されている。この引出し電極24は外部への電気接続
をとる為に垂直駆動回路22や水平駆動回路23からシ
ール材の外に向って配線されている。従って、この引出
し電極24の中間部はシール領域を跨ぐ事になる。本構
造ではシール領域において引出し電極24の両側に近接
してガードリング金属層9が設けられている。従ってシ
ール領域全体を略平坦化する事が可能である。即ち、引
出し電極24とガードリング金属層9は同一膜厚のアル
ミニウムで形成されており段差は除かれている。
A lead-out electrode 24 for external connection is also formed in the peripheral portion of the insulating substrate 1 and intersects the guard ring metal layer 9 to connect to the vertical drive circuit 22 and the horizontal drive circuit 23. The extraction electrode 24 is made of the same aluminum film as the guard ring metal layer 9. For ease of understanding, an enlarged pattern shape of the intersection of the extraction electrode 24 and the guard ring metal layer 9 is shown. As shown in the drawing, the strip of the guard ring metal layer 9 is partially removed, and the extraction electrode 24 extends in this portion. The separated metal layers 9 are connected to each other by, for example, a polycrystalline silicon film 25 which is patterned into a predetermined shape. This polycrystalline silicon film 25
Is formed at the same time as the gate electrode and the gate line, and is insulated from the metal layer 9 and the extraction electrode 24 by the first interlayer insulating film. The lead-out electrode 24 is wired from the vertical drive circuit 22 or the horizontal drive circuit 23 toward the outside of the sealing material in order to make an electrical connection to the outside. Therefore, the middle portion of the extraction electrode 24 straddles the seal area. In this structure, the guard ring metal layer 9 is provided close to both sides of the extraction electrode 24 in the seal region. Therefore, it is possible to substantially flatten the entire sealing area. That is, the extraction electrode 24 and the guard ring metal layer 9 are formed of aluminum having the same film thickness, and the step is removed.

【0012】ガードリング金属層9の帯に沿って凹凸段
差17が設けられている。本例ではこの凹凸段差17は
金属層9の下部に位置する第一層間絶縁膜に設けられた
100μm角の穴からなる。個々の穴は100μm間隔
で配置している。この様な穴は第一層間絶縁膜の選択的
エッチングにより形成できる。かかる凹凸段差17によ
りアルミニウム膜内におけるストレスが緩和されマイグ
レーションが起りにくくなる。例えばアルミニウム膜堆
積後の工程で400℃程度の熱処理が加わっても、ガー
ドリング領域において全くアルミニウムのヒルロックは
発生しない。この様に本発明によれば、金属からなるガ
ードリングを採用して熱処理を加えてもヒルロックの発
生を抑制でき、液晶セルギャップの不良や光抜けの発生
がない液晶表示装置を提供する事ができる。
An uneven step 17 is provided along the band of the guard ring metal layer 9. In this example, the uneven step 17 is a 100 μm square hole provided in the first interlayer insulating film located under the metal layer 9. The individual holes are arranged at 100 μm intervals. Such holes can be formed by selective etching of the first interlayer insulating film. The unevenness 17 reduces the stress in the aluminum film and prevents migration from occurring. For example, even if a heat treatment of about 400 ° C. is applied in the step after depositing the aluminum film, no aluminum hillock is generated in the guard ring region. As described above, according to the present invention, it is possible to provide a liquid crystal display device that employs a guard ring made of metal and can suppress the occurrence of hillocks even when heat treatment is applied, and that does not cause defects in the liquid crystal cell gap or light leakage. it can.

【0013】一方、比較例としてアルミニウムからなる
ガードリング金属層の下部に位置する第一層間絶縁膜に
穴を開けなかった以外は、上記の実施例と同様にして液
晶表示装置を作成した。この場合、ガードリング金属層
には後工程の熱処理においてヒルロックが多発した。こ
の為液晶セルギャップ不良とガードリング部における光
抜けにより良品は殆ど得られず歩留りは非常に低かっ
た。
On the other hand, as a comparative example, a liquid crystal display device was prepared in the same manner as in the above-mentioned example except that no hole was formed in the first interlayer insulating film located under the guard ring metal layer made of aluminum. In this case, hillocks frequently occurred in the guard ring metal layer in the subsequent heat treatment. Therefore, due to the defective liquid crystal cell gap and the light leakage in the guard ring portion, almost no good product was obtained and the yield was very low.

【0014】なお、上述の実施例においては、ガードリ
ング金属層として600nmの厚みを有するアルミニウム
膜を用いたが、本発明はこれに限られるものではない。
十分に低抵抗で且つ外部への引出し電極と同一材料であ
れば良い。ガードリング金属層の遮光性は可視光領域
(400nmから700nm)において透過率が1%以下好
ましくは0.1%以下であれば良い。材料としてはアル
ミニウム(Al)の他に、Cr,Ni,Ta,Ti,
W,Cu,Mo,Pt,Pd等の金属、及びこれらの合
金、シリサイド等を用いる事ができる。厚みは各々の材
料により所定の遮光性を満足できれば良く、一般に50
nm以上である。
Although the aluminum film having a thickness of 600 nm is used as the guard ring metal layer in the above-mentioned embodiments, the present invention is not limited to this.
Any material may be used as long as it has sufficiently low resistance and is the same material as the extraction electrode to the outside. The light-shielding property of the guard ring metal layer is such that the transmittance is 1% or less, preferably 0.1% or less in the visible light region (400 nm to 700 nm). In addition to aluminum (Al), Cr, Ni, Ta, Ti,
Metals such as W, Cu, Mo, Pt, and Pd, alloys thereof, and silicide can be used. It is sufficient that the thickness of each material satisfies a predetermined light-shielding property, and generally 50
nm or more.

【0015】又、本実施例においては図2に示した様
に、ガードリング金属層の下部に設けられた凹凸段差の
形状は、100μm角の四角い穴を100μm間隔で並
べたが、本発明はこれに限られるものではない。一般に
0.5mm以下の間隔で凹凸段差を配設できればいかなる
形状でも良い。仮に、0.5mm以上の間隔に設定すると
マイグレーション抑制効果が低下する。他の例として
は、500μm角の穴でも良いし、50μm間隔のスト
ライプ状溝でも良い。さらには100μm径の円形開口
でも良い。
Further, in the present embodiment, as shown in FIG. 2, the shape of the uneven step provided in the lower part of the guard ring metal layer is such that square holes of 100 μm square are arranged at 100 μm intervals. It is not limited to this. Generally, any shape may be used as long as uneven steps can be arranged at intervals of 0.5 mm or less. If the distance is set to 0.5 mm or more, the effect of suppressing migration will be reduced. As another example, holes of 500 μm square may be used, or stripe-shaped grooves with intervals of 50 μm may be used. Further, a circular opening having a diameter of 100 μm may be used.

【0016】なお本実施例においてはTFTの半導体層
とゲート電極及びゲートラインは多結晶シリコンを用
い、ゲート絶縁膜はSiO2 を用い、信号ラインはアル
ミニウムを用いているが、本発明はこれに限られるもの
ではない。TFTの半導体層は例えばアモルファスシリ
コンを用いても良い。ゲート電極及びゲートラインは例
えばシリサイド、ポリサイド、又金属としてはTa,A
l,Cr等を用いても良い。ゲート絶縁膜は例えばSi
N、酸化タンタル等を用いる事ができる。信号ラインは
例えばTa,Cr,Mo,Ni等を用いる事ができる。
加えて、本発明は薄膜トランジスタとしてプレーナ型、
正スタガ型又は逆スタガ型の何れを用いたアクティブマ
トリクス型液晶表示装置にも適用可能である事は勿論で
ある。
In this embodiment, the semiconductor layer of the TFT, the gate electrode and the gate line are made of polycrystalline silicon, the gate insulating film is made of SiO 2 , and the signal line is made of aluminum. It is not limited. Amorphous silicon may be used for the semiconductor layer of the TFT. The gate electrode and the gate line are, for example, silicide, polycide, and the metal is Ta or A.
1, Cr, etc. may be used. The gate insulating film is, for example, Si
N, tantalum oxide or the like can be used. For the signal line, for example, Ta, Cr, Mo, Ni or the like can be used.
In addition, the present invention is a planar type thin film transistor,
It is needless to say that the present invention can be applied to an active matrix type liquid crystal display device using either a normal stagger type or an inverted stagger type.

【0017】[0017]

【発明の効果】以上説明した様に、本発明によれば、表
示領域を囲むガードリング金属層の下部に沿って少なく
とも0.5mm以下の間隔で凹凸段差が設けられている。
この凹凸段差によりストレスの緩和が起る為マイグレー
ションが起りにくくなりヒルロックの発生が抑制され
る。この為、シール材との界面におけるガードリング金
属層の平坦性が維持でき液晶セルギャップ不良の発生が
防げる。さらには従来問題となっていたヒルロックに起
因するガードリング金属層の光抜けが大きく改善され
る。ガードリング金属層を形成した後熱処理を加えても
ヒルロックは発生せず液晶セルギャップの不良や光抜け
のない液晶表示装置を提供する事ができる。
As described above, according to the present invention, the uneven steps are provided at intervals of at least 0.5 mm along the lower portion of the guard ring metal layer surrounding the display area.
The unevenness causes the stress to be alleviated, so that migration is less likely to occur and the occurrence of hill rock is suppressed. Therefore, the flatness of the guard ring metal layer at the interface with the sealing material can be maintained and the occurrence of liquid crystal cell gap defects can be prevented. Further, the light leakage of the guard ring metal layer due to the hilllock, which has been a problem in the past, is greatly improved. Even if heat treatment is applied after forming the guard ring metal layer, hilllock does not occur, and it is possible to provide a liquid crystal display device in which there is no defect in the liquid crystal cell gap or light leakage.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかるアクティブマトリクス型液晶表
示装置の構成を示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration of an active matrix type liquid crystal display device according to the present invention.

【図2】図1に示したアクティブマトリクス型液晶表示
装置の平面図である。
FIG. 2 is a plan view of the active matrix type liquid crystal display device shown in FIG.

【図3】従来のアクティブマトリクス型液晶表示装置の
構成を示す断面図である。
FIG. 3 is a cross-sectional view showing a configuration of a conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 TFT 3 TFT 4 多結晶シリコン膜 5 ゲート絶縁膜 6 第一層間絶縁膜 7 信号ライン 8 配線電極 9 ガードリング金属層 10 第二層間絶縁膜 11 画素電極 12 シール材 13 ブラックマスク 15 対向電極 16 液晶 17 凹凸段差 18 表示領域 19 ゲートライン 21 対向基板 22 垂直駆動回路 23 水平駆動回路 24 引出し電極 25 多結晶シリコン膜 1 Insulating Substrate 2 TFT 3 TFT 4 Polycrystalline Silicon Film 5 Gate Insulating Film 6 First Interlayer Insulating Film 7 Signal Line 8 Wiring Electrode 9 Guard Ring Metal Layer 10 Second Interlayer Insulating Film 11 Pixel Electrode 12 Sealing Material 13 Black Mask 15 Counter electrode 16 Liquid crystal 17 Concavo-convex step 18 Display area 19 Gate line 21 Counter substrate 22 Vertical drive circuit 23 Horizontal drive circuit 24 Extraction electrode 25 Polycrystalline silicon film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第一の基板と、この第一の基板に対向配
置された第二の基板と、これら第一及び第二の基板間に
保持された液晶とを有し、前記第一の基板に、マトリク
ス状の画素電極と各画素電極を駆動する薄膜トランジス
タとを含む表示領域を形成した液晶表示装置において、 前記第一の基板上に該表示領域を囲む金属層を設けると
ともに、該金属層の下部に沿って凹凸段差を設けた事を
特徴とする液晶表示装置。
1. A first substrate, a second substrate facing the first substrate, and a liquid crystal held between the first and second substrates. In a liquid crystal display device in which a display region including a matrix of pixel electrodes and thin film transistors for driving each pixel electrode is formed on a substrate, a metal layer surrounding the display region is provided on the first substrate, and the metal layer is provided. A liquid crystal display device characterized in that an uneven step is provided along the lower part of the.
【請求項2】 前記凹凸段差は、0.5mm以下の間隔で
形成されている事を特徴とする請求項1記載の液晶表示
装置。
2. The liquid crystal display device according to claim 1, wherein the uneven steps are formed at intervals of 0.5 mm or less.
【請求項3】 前記凹凸段差は、該第一の基板と該金属
層の間に介在する層間絶縁膜に設けられている事を特徴
とする請求項1記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the uneven step is provided in an interlayer insulating film interposed between the first substrate and the metal layer.
【請求項4】 前記金属層は、第一及び第二の基板を互
いに接合するシール材に整合して設けられている事を特
徴とする請求項1記載の液晶表示装置。
4. The liquid crystal display device according to claim 1, wherein the metal layer is provided in alignment with a sealing material that bonds the first and second substrates to each other.
【請求項5】 前記金属層は、外部接続用の引出し電極
と同一材料で形成されている事を特徴とする請求項1記
載の液晶表示装置。
5. The liquid crystal display device according to claim 1, wherein the metal layer is formed of the same material as a lead electrode for external connection.
JP5966893A 1993-02-24 1993-02-24 Liquid crystal display device Pending JPH06250224A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5966893A JPH06250224A (en) 1993-02-24 1993-02-24 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5966893A JPH06250224A (en) 1993-02-24 1993-02-24 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH06250224A true JPH06250224A (en) 1994-09-09

Family

ID=13119806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5966893A Pending JPH06250224A (en) 1993-02-24 1993-02-24 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH06250224A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046312B2 (en) 1995-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display and method of fabricating same
US7333172B1 (en) 1995-12-21 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having plurality of conductive layers between a substrate and sealing member and insulated by insulating film
US7636136B2 (en) 1996-04-12 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for fabricating thereof
JP2013200573A (en) * 2013-06-05 2013-10-03 Semiconductor Energy Lab Co Ltd Liquid crystal display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046312B2 (en) 1995-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display and method of fabricating same
US7333172B1 (en) 1995-12-21 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having plurality of conductive layers between a substrate and sealing member and insulated by insulating film
US7394516B2 (en) 1995-12-21 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a particular conductive layer
US7956978B2 (en) 1995-12-21 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device having a particular conductive layer
US8194224B2 (en) 1995-12-21 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular conductive layers
US8665411B2 (en) 1995-12-21 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular conductive layer
US9316880B2 (en) 1995-12-21 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7636136B2 (en) 1996-04-12 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for fabricating thereof
JP2013200573A (en) * 2013-06-05 2013-10-03 Semiconductor Energy Lab Co Ltd Liquid crystal display device

Similar Documents

Publication Publication Date Title
JP3307150B2 (en) Active matrix display
US6078366A (en) Array substrate comprising semiconductor contact layers having same outline as signal lines
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US6373546B1 (en) Structure of a liquid crystal display and the method of manufacturing the same
KR100884541B1 (en) Liquid Crystal Display Device and Method for fabricating the same
KR101216688B1 (en) TFT array panel and liquid crystal display having the same
KR100333273B1 (en) The array substrate of TFT type liquid crystal display device and a method of fabricating the same
JP4566838B2 (en) Liquid crystal display device and manufacturing method thereof
KR20040001695A (en) LCD and method for fabricating the same
JPH10282528A (en) Liquid crystal display device and its production
JPH10319431A (en) Thin film transistor array substrate
JP3216379B2 (en) Liquid crystal display
JPH07318978A (en) Thin-film transistor array for display element
US20030206252A1 (en) Liquid crystal display device and method for fabricating the same
JPH0926602A (en) Active matrix display device
US6734049B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
US7167218B1 (en) Liquid crystal display and method of manufacture
US5270845A (en) Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material
JPH06250224A (en) Liquid crystal display device
JPH0943629A (en) Liquid crystal display device
KR100930918B1 (en) Array substrate for liquid crystal display device and manufacturing method
JP3231410B2 (en) Thin film transistor array and method of manufacturing the same
KR20080073573A (en) Liquid crystal panel and manufacturing method thereof
JPH0618921A (en) Matrix type display device
JPH07199222A (en) Liquid crystal display device