JPH0618921A - Matrix type display device - Google Patents
Matrix type display deviceInfo
- Publication number
- JPH0618921A JPH0618921A JP17276592A JP17276592A JPH0618921A JP H0618921 A JPH0618921 A JP H0618921A JP 17276592 A JP17276592 A JP 17276592A JP 17276592 A JP17276592 A JP 17276592A JP H0618921 A JPH0618921 A JP H0618921A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- display device
- type display
- electrode
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、薄膜トランジスタ
（以下、ＴＦＴという）基板の裏面からの光によるＴＦ
Ｔのオフ電流の増加に起因する表示特性の劣化を防止で
きるようにしたマトリックス型表示装置に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TF by light from the back surface of a thin film transistor (TFT) substrate.
The present invention relates to a matrix type display device capable of preventing deterioration of display characteristics due to an increase in off current of T.
【０００２】[0002]
【従来の技術】マトリックス型表示装置は、通常２枚の
対向する基板の間に液晶などの表示材料が挾持され、こ
の表示材料に選択的に電圧を印加するように構成されて
いる。上記基板の少なくとも一方には、マトリックス状
に配列した透明性導電膜からなる画素電極を設け、これ
らの画素電極ごとに選択的に電圧を印加するためのトラ
ンジスタなどのスイッチング素子を設けている。2. Description of the Related Art A matrix type display device is usually constructed such that a display material such as liquid crystal is sandwiched between two opposing substrates and a voltage is selectively applied to the display material. Pixel electrodes made of transparent conductive films arranged in a matrix are provided on at least one of the substrates, and a switching element such as a transistor for selectively applying a voltage is provided for each of the pixel electrodes.
【０００３】さらに、表示特性の向上のために、画素ご
とに、電荷保持容量を設けている。また、スイッチング
素子の上部には、絶縁膜を介して遮光膜を形成してい
る。Further, in order to improve the display characteristics, a charge storage capacitor is provided for each pixel. Further, a light-shielding film is formed above the switching element via an insulating film.
【０００４】従来のこの種のマトリックス型表示装置と
しては、図３および図４に示すものがある。図３は従来
のマトリックス型表示装置の表示部分の平面図であり、
図４は図３のＡ−Ａ１線に沿って切断して示す断面図で
ある。Conventional matrix type display devices of this type are shown in FIGS. 3 and 4. FIG. 3 is a plan view of a display portion of a conventional matrix type display device,
FIG. 4 is a sectional view taken along the line AA1 of FIG.
【０００５】この図３、図４の両図において、１は透明
絶縁性基板、２はゲート電極線を延長することで形成さ
れる電荷保持容量下部電極、３はゲート電極線、５はゲ
ート絶縁膜、６はノンドープアモルファスシリコン層、
７はリンドープアモルファスシリコン層、８はソース電
極線、９はドレイン電極、１０はドレイン電極に接続さ
れた透明導電膜からなる画素電極、１１は保護膜、１２
は遮光膜である。In both FIGS. 3 and 4, 1 is a transparent insulating substrate, 2 is a lower electrode of a charge storage capacitor formed by extending a gate electrode line, 3 is a gate electrode line, and 5 is gate insulation. Film, 6 is a non-doped amorphous silicon layer,
7 is a phosphorus-doped amorphous silicon layer, 8 is a source electrode line, 9 is a drain electrode, 10 is a pixel electrode made of a transparent conductive film connected to the drain electrode, 11 is a protective film, 12
Is a light-shielding film.
【０００６】従来のマトリックス型表示装置において
は、ゲート電極材料膜を成膜し、フォトリソグラフィお
よびエッチングにより、ゲート電極線３およびその一部
分を延長して、上記電荷保持容量下部電極２を形成す
る。In the conventional matrix type display device, a gate electrode material film is formed, and the gate electrode line 3 and a part thereof are extended by photolithography and etching to form the charge storage capacitor lower electrode 2.
【０００７】その後、ゲート絶縁膜４および半導体層を
形成し、画素電極１０を上記電荷保持容量下部透明電極
２と一部が重畳するように形成する。このとき、電荷保
持容量絶縁膜４がゲート絶縁膜５と同じ層で形成され
る。最後に、保護膜１１を形成し、チャネル部分を覆う
ように、遮光膜１２を形成して、マトリックス型表示装
置が作成される。After that, the gate insulating film 4 and the semiconductor layer are formed, and the pixel electrode 10 is formed so as to partially overlap with the lower transparent electrode 2 of the charge storage capacitor. At this time, the charge storage capacitor insulating film 4 is formed in the same layer as the gate insulating film 5. Finally, the protective film 11 is formed, and the light shielding film 12 is formed so as to cover the channel portion, and the matrix type display device is produced.
【０００８】従来のマトリックス型表示装置は以上のよ
うに構成されているので、遮光膜１２を薄膜トランジス
タの保護膜形成後に形成するために、透明絶縁性基板の
上部からの光に対しては十分に遮光性があり、薄膜トラ
ンジスタのオフ電流の増加を防止する効果がある。Since the conventional matrix type display device is constructed as described above, since the light-shielding film 12 is formed after forming the protective film of the thin film transistor, it is sufficient for the light from above the transparent insulating substrate. It has a light-shielding property and has an effect of preventing an increase in off current of the thin film transistor.
【０００９】しかし、透明絶縁性基板１の下部からの光
に対してはゲート電極線３がリンドープアモルファスシ
リコン層７の一部に対して遮光膜として作用するが、そ
の周辺部のノンドープアモルファスシリコン層６とリン
ドープアモルファスシリコン層７の一部に対して遮光膜
がなく、外部からの光により、オフ電流が増加し、表示
特性が劣化するという問題があった。また、新たな遮光
膜をゲート電極線の下部に形成することは、工程を複雑
にし、コストの上昇や歩留りの低下を招くなどの問題が
あった。なお、近似技術として、特公昭５６−２７１１
４号公報、特公昭６１−２２３７２１号公報がある。However, with respect to the light from the lower part of the transparent insulating substrate 1, the gate electrode line 3 acts as a light shielding film for a part of the phosphorus-doped amorphous silicon layer 7, but the non-doped amorphous silicon in the peripheral portion thereof. There is no light-shielding film for part of the layer 6 and the phosphorus-doped amorphous silicon layer 7, and there is a problem that off-current increases due to light from the outside and display characteristics deteriorate. In addition, forming a new light-shielding film below the gate electrode line has a problem in that the process is complicated and the cost is increased and the yield is decreased. As an approximation technique, Japanese Patent Publication No. 56-2711
4 and Japanese Patent Publication No. 61-223721.
【００１０】[0010]
【発明が解決しようとする課題】この発明は、かかる問
題点を解決するためになされたものであり、コストの上
昇や歩留りを低下させることなく、アモルファスシリコ
ン層を透明絶縁性基板の下部からの光に対して完全に遮
光することが可能となり、オフ電流の増加による表示特
性の劣化を防止することが可能なマトリックス型表示装
置を得ることを目的としており、また、工程数の増加が
なく、コストの増加や歩留りの低下が発生しないマトリ
ックス型表示装置を得ることを目的としており、また、
耐熱、耐変化性にすぐれたマトリックス型表示装置を得
ることを目的としており、さらに、オン電流を増加させ
ることができ、電圧の書き込み特性が向上するマトリッ
クス型表示装置を提供することを目的としている。The present invention has been made to solve the above problems, and an amorphous silicon layer is formed from the lower part of a transparent insulating substrate without increasing the cost or reducing the yield. The purpose is to obtain a matrix type display device capable of completely blocking light, and capable of preventing deterioration of display characteristics due to increase in off current. Further, there is no increase in the number of steps, The purpose is to obtain a matrix-type display device that does not cause an increase in cost and a decrease in yield.
It is intended to obtain a matrix type display device having excellent heat resistance and change resistance, and further to provide a matrix type display device capable of increasing an on-current and improving a voltage writing characteristic. .
【００１１】[0011]
【課題を解決するための手段】この発明に係るマトリッ
クス型表示装置においては、電荷保持容量下部電極と同
一層を用いて薄膜トランジスタのゲート電極の下部に遮
光膜を形成したものである。In the matrix type display device according to the present invention, a light shielding film is formed below the gate electrode of the thin film transistor using the same layer as the lower electrode of the charge storage capacitor.
【００１２】また、ノンドープアモルファスシリコン層
のアイランドより大きく、これを完全に覆うように遮光
膜を形成したものである。Further, a light-shielding film is formed so as to be larger than the island of the non-doped amorphous silicon layer and completely cover the island.
【００１３】さらに、Ｔｉ，Ｗ，Ｔａ，Ｍｏ，Ｃｒなど
の高融点金属およびその合金電極線材で電荷保持容量下
部電極を形成したものである。Further, the lower electrode of the charge storage capacitor is formed of a refractory metal such as Ti, W, Ta, Mo and Cr and its alloy electrode wire.
【００１４】また、電荷保持容量下部電極材料で形成す
る遮光膜はゲート電極線と接続するようにしたものであ
る。Further, the light-shielding film formed of the lower electrode material of the charge storage capacitor is connected to the gate electrode line.
【００１５】[0015]
【作用】上記のように構成されたマトリックス型表示装
置の遮光膜は、電荷保持容量下部電極と同じ層で形成さ
ているため、工程を増加することなく、コストを低減
し、歩留りの低下を抑制するとともに、しかも、遮光膜
は電荷保持容量絶縁膜上のコンタクトホールを介してゲ
ート電極線と接続されることになり、ゲート電極線周辺
のアモルファスシリコン層もトランジスタのオン電流に
寄与することが可能となり、オン電流を増加させること
が可能となる。The light-shielding film of the matrix type display device configured as described above is formed in the same layer as the lower electrode of the charge storage capacitor, so that the cost is reduced and the yield is suppressed without increasing the number of steps. In addition, the light shielding film is connected to the gate electrode line through the contact hole on the charge storage capacitor insulating film, and the amorphous silicon layer around the gate electrode line can also contribute to the on-current of the transistor. Therefore, the ON current can be increased.
【００１６】また、遮光膜がノンドープアモルファスシ
リコン層のアイランドよりも大きく、これを完全に覆う
ように形成されているから、透明絶縁性基板の下部から
の光に対してノンドープアモルファスシリコン層および
リンドープアモルファスシリコン層を完全に遮光でき
る。Further, since the light-shielding film is larger than the island of the non-doped amorphous silicon layer and is formed so as to completely cover the island, the non-doped amorphous silicon layer and the phosphorus-doped layer against the light from the lower part of the transparent insulating substrate. It can completely shield the amorphous silicon layer.
【００１７】さらに、電荷保持容量下部電極材料が高融
点金属およびその合金電極線材料で形成することによ
り、後工程での耐熱、耐変質性を保持する。Further, the lower electrode material of the charge storage capacitor is made of a refractory metal and its alloy electrode wire material, so that heat resistance and alteration resistance in the subsequent process are maintained.
【００１８】また、遮光膜が電荷保持容量下部電極材料
で形成してゲート電極線と接続しているから、イオン電
流を増加させることができ、電圧の書き特性を向上させ
る。Further, since the light shielding film is formed of the material for the lower electrode of the charge storage capacitor and is connected to the gate electrode line, the ionic current can be increased and the voltage writing characteristic is improved.
【００１９】[0019]
実施例１．図１はこの発明の一実施例の構成を示す平面
図であり、図２は図１のＡ−Ａ１線に沿って切断して示
す断面図である。この図１、図２の両図において、図３
および図４と同一または相当部分には同一符号を付して
述べる。Example 1. FIG. 1 is a plan view showing the configuration of an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line AA1 of FIG. In both FIGS. 1 and 2, FIG.
The same or corresponding parts as those in FIG. 4 are designated by the same reference numerals.
【００２０】この図１、図２の両図において、透明絶縁
性基板１上にＣｒなどをスパッタ法などにより成膜す
る。次に、フォトリソグラフィにより電荷保持容量下部
電極２および遮光膜１２のパターンを形成する。その
後、電荷保持容量絶縁膜４および窒化シリコン（Ｓｉ3
Ｎ4 ）などを成膜し、次段あるいは前段のゲート電極線
との接続のためのコンタクトホール１４を形成する。In both FIGS. 1 and 2, Cr or the like is deposited on the transparent insulating substrate 1 by a sputtering method or the like. Next, the pattern of the charge storage capacitor lower electrode 2 and the light shielding film 12 is formed by photolithography. After that, the charge storage capacitor insulating film 4 and the silicon nitride (Si 3
N 4 ), etc. are deposited to form a contact hole 14 for connection with the gate electrode line at the next stage or the previous stage.
【００２１】次に、ゲート電極線３をＣｒなどで形成
し、画素電極となるＩＴＯ（インジュウム ティン オ
キサイド）などの透明電極材料を成膜し、ゲート電極線
３と一部分を重畳させて、画素電極１０を形成する。こ
れにより、電荷保持容量下部電極２は前段あるいは次段
のゲート電極線と接続される。Next, the gate electrode line 3 is formed of Cr or the like, a transparent electrode material such as ITO (Indium Tin Oxide) to be the pixel electrode is formed, and the gate electrode line 3 and a part thereof are overlapped to form the pixel electrode. Form 10. As a result, the lower electrode 2 of the charge storage capacitor is connected to the gate electrode line of the previous stage or the next stage.
【００２２】次に、電荷保持容量絶縁膜４として、シリ
コン窒化膜（Ｓｉ3 Ｎ4 ）をプラズマＣＶＤ法などで形
成し、さらに、ゲート絶縁膜５となる窒化シリコンおよ
び活性層であるノンドープアモルファスシリコン（ｉ−
ａ−Ｓｉ）６およびチャネル保護膜１３となるシリコン
酸化膜ＳｉＯ2 あるいは窒化シリコンをプラズマＣＶＤ
法などで連続的に成膜する。Next, a silicon nitride film (Si 3 N 4 ) is formed by a plasma CVD method or the like as the charge storage capacitor insulating film 4, and further, silicon nitride to be the gate insulating film 5 and non-doped amorphous silicon to be the active layer are formed. (I-
a-Si) 6 and a silicon oxide film SiO 2 or silicon nitride that will become the channel protection film 13 are plasma-enhanced
The film is continuously formed by a method or the like.
【００２３】次に、まず、チャネル保護膜１３をアイラ
ンド状にフォトリソグラフィなどを用いて、パターニン
グし、さらに、リンドープアモルファスシリコン（ｎ+
−ａ−Ｓｉ）７を成膜し、ノンドープアモルファスシリ
コン層６およびリンドープアモルファスシリコン層７を
アイランド状にパターニングする。Next, the channel protection film 13 is patterned into an island shape by photolithography or the like, and phosphorus-doped amorphous silicon (n +
-A-Si) 7 is formed, and the non-doped amorphous silicon layer 6 and the phosphorus-doped amorphous silicon layer 7 are patterned into an island shape.
【００２４】次に、スパッタ法などでソース電極線８お
よびドレイン電極９を形成するためのＣｒおよびＡ１を
成膜し、パターニングする。さらに、このソース電極線
８およびドレイン電極９をマスクとして、チャネル上の
不要なリンドープアモルファスシリコン層をドライエッ
チングなどで除去する。最後に、窒化シリコンなどの保
護膜１１を形成し、ＴＦＴアレイ基板が完成する。Next, Cr and A1 for forming the source electrode line 8 and the drain electrode 9 are formed by a sputtering method or the like and patterned. Further, using the source electrode line 8 and the drain electrode 9 as a mask, an unnecessary phosphorus-doped amorphous silicon layer on the channel is removed by dry etching or the like. Finally, a protective film 11 such as silicon nitride is formed to complete the TFT array substrate.
【００２５】このように、実施例１では、第１層として
形成される電荷保持容量下部電極２と同一層でノンドー
プアモルファスシリコン層６のアイランドより大きい遮
光膜１２を形成し、ゲート電極線３と一部重畳するよう
に形成したので、透明絶縁性基板１の裏面からの光に対
して、ノンドープアモルファスシリコン層６を完全に遮
光することができる。As described above, in the first embodiment, the light-shielding film 12 larger than the island of the non-doped amorphous silicon layer 6 is formed in the same layer as the charge storage capacitor lower electrode 2 formed as the first layer, and the gate electrode line 3 is formed. Since it is formed so as to partially overlap, the non-doped amorphous silicon layer 6 can be completely shielded from the light from the back surface of the transparent insulating substrate 1.
【００２６】しかも、この遮光膜１２をゲート電極線３
に接続することにより、ゲート電極線３の周辺のアモル
ファスシリコン層もＴＦＴのオン電流に寄与させること
ができるため、オン電流が増加し、表示特性が向上す
る。Moreover, the light shielding film 12 is formed on the gate electrode line 3
By connecting to, the amorphous silicon layer around the gate electrode line 3 can also contribute to the on-current of the TFT, so that the on-current is increased and the display characteristics are improved.
【００２７】なお、透明絶縁性基板１からの光に対して
は、従来と同様に保護形成後に専用の遮光膜を形成する
か、あるいは対向基板に遮光膜を設けてもよい。As for the light from the transparent insulating substrate 1, a dedicated light-shielding film may be formed after protection formation as in the conventional case, or a light-shielding film may be provided on the counter substrate.
【００２８】[0028]
【発明の効果】この発明は以上説明したように構成され
ているので、以下に記載されるような効果を奏する。Since the present invention is constructed as described above, it has the following effects.
【００２９】電荷保持容量下部電極と同一層を用いてＴ
ＦＴのゲート電極の下部に遮光膜を形成することによ
り、アモルファスシリコン層を透明絶縁性基板の裏面か
らの光に対して完全に遮光できるので、ＴＦＴのオフ電
流が減少し、表示特性が向上する。T using the same layer as the lower electrode of the charge storage capacitor
By forming a light-shielding film below the gate electrode of the FT, the amorphous silicon layer can be completely shielded from the light from the back surface of the transparent insulating substrate, so that the off-current of the TFT is reduced and the display characteristics are improved. .
【００３０】また、遮光膜をノンドープアモルファスシ
リコン層のアイランドより大きくして完全に覆うように
することにより、上記同様に透明絶縁性基板の裏面から
の光に対して完全に遮光でき、ＴＦＴのオフ電流の減少
とそれにともなう表示特性をより一層向上させることが
できる。Further, by making the light-shielding film larger than the island of the non-doped amorphous silicon layer so as to completely cover the island, the light from the back surface of the transparent insulating substrate can be completely shielded and the TFT is turned off. It is possible to further reduce the current and further improve the display characteristics.
【００３１】さらに、電荷保持容量下部電極材料を高融
点金属およびその合金電極線材料で形成しているので、
後工程での耐熱性および耐変質性を有し、信頼性が向上
する。Further, since the material of the lower electrode of the charge storage capacitor is made of the refractory metal and its alloy electrode wire material,
It has heat resistance and alteration resistance in the subsequent process and improves reliability.
【００３２】また、電荷保持容量下部電極材料で遮光膜
を形成するとともに、ゲート電極に接続することによ
り、工程数の増加がなく、それにともなうコストの低減
が可能で、かつ歩留りの低下を抑制でき、しかも、ＴＦ
Ｔのオン電流を増加させることができ、電圧の書き込み
特性が向上する。By forming the light-shielding film with the lower electrode material of the charge storage capacitor and connecting it to the gate electrode, the number of steps does not increase, the cost can be reduced accordingly, and the reduction of the yield can be suppressed. Moreover, TF
The on-current of T can be increased, and the voltage writing characteristic is improved.
【図１】この発明の実施例１によるマトリックス型表示
装置の画素部分の平面図である。FIG. 1 is a plan view of a pixel portion of a matrix type display device according to a first embodiment of the present invention.
【図２】図１のＡ−Ａ線に沿って切断して示す断面図で
ある。FIG. 2 is a cross-sectional view taken along the line AA of FIG.
【図３】従来のマトリックス型表示装置の画素部分の平
面図である。FIG. 3 is a plan view of a pixel portion of a conventional matrix type display device.
【図４】図３のＡ−Ａ１線に沿って切断して示す断面図
である。FIG. 4 is a cross-sectional view taken along the line AA1 of FIG.
１ 透明絶縁性基板 ２ 電荷保持容量下部電極 ３ ゲート電極線 ４ 電荷保持容量絶縁膜 ５ ゲート絶縁膜 ６ ノンドープアモルファスシリコン層 ７ リンドープアモルファスシリコン層 ８ ソース電極線 ９ ドレイン電極 １０ 画素電極 １１ 保護膜 １２ 遮光膜 １３ チャネル保護膜 １４ ゲート電極線と接続するためのコンタクトホール 1 Transparent Insulating Substrate 2 Charge Retaining Capacitance Lower Electrode 3 Gate Electrode Line 4 Charge Retaining Capacitance Insulating Film 5 Gate Insulating Film 6 Non-Doped Amorphous Silicon Layer 7 Phosphorus Doped Amorphous Silicon Layer 8 Source Electrode Line 9 Drain Electrode 10 Pixel Electrode 11 Protective Film 12 Light-shielding film 13 Channel protective film 14 Contact hole for connecting to gate electrode line
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 27/12 A 29/784
Claims (4)
ート電極線と、このゲート電極線に交差する複数のソー
ス電極線と、上記ゲート電極と上記ソース電極線の二つ
の電極線の交差部に設けられた薄膜トランジスタと、こ
の薄膜トランジスタのドレイン電極に接続された透明導
電膜からなる画素電極と、この画素電極の少なくとも一
部が絶縁膜を介して重畳し、かつ次段または前段の上記
ゲート電極に接続された電荷保持容量下部電極と、この
電荷保持容量下部電極と同一層を用いて上記薄膜トラン
ジスタのゲート電極の下部に形成された遮光膜とを備え
たマトリックス型表示装置。1. A plurality of gate electrode lines arranged in parallel on a transparent insulating substrate, a plurality of source electrode lines intersecting the gate electrode lines, and two electrode lines of the gate electrode and the source electrode line. The thin film transistor provided at the intersection, the pixel electrode made of a transparent conductive film connected to the drain electrode of the thin film transistor, at least a part of this pixel electrode overlaps with an insulating film, and the next stage or the previous stage A matrix-type display device comprising: a charge storage capacitor lower electrode connected to a gate electrode; and a light-shielding film formed below the gate electrode of the thin film transistor using the same layer as the charge storage capacitor lower electrode.
シリコン層のアイランドより大きく、これを完全に覆う
ように形成されることを特徴とする請求項１に記載のマ
トリックス型表示装置。2. The matrix type display device according to claim 1, wherein the light shielding film is larger than the island of the non-doped amorphous silicon layer and is formed so as to completely cover the island.
Ｗ，Ｔａ，Ｍｏ，Ｃｒなどの高融点金属およびその合金
電極線材料であることを特徴とする請求項１および２に
記載のマトリックス型表示装置。3. The lower electrode of the charge storage capacitor is made of Ti,
3. A matrix type display device according to claim 1, wherein the matrix type display device is made of a refractory metal such as W, Ta, Mo or Cr and its alloy electrode wire material.
ことを特徴とする請求項１に記載のマトリックス型表示
装置。4. The matrix type display device according to claim 1, wherein the light shielding film is connected to a gate electrode line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17276592A JPH0618921A (en) | 1992-06-30 | 1992-06-30 | Matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17276592A JPH0618921A (en) | 1992-06-30 | 1992-06-30 | Matrix type display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0618921A true JPH0618921A (en) | 1994-01-28 |
Family
ID=15947927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17276592A Pending JPH0618921A (en) | 1992-06-30 | 1992-06-30 | Matrix type display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618921A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850308A (en) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | Production of electrooptical element |
| WO1998016868A1 (en) * | 1996-10-16 | 1998-04-23 | Seiko Epson Corporation | Liquid crystal device substrate, liquid crystal device, and projection display |
| JP2005241910A (en) * | 2004-02-26 | 2005-09-08 | Nec Corp | Thin film transistor array substrate, liquid crystal panel using the same and liquid crystal projector |
| KR20080062477A (en) * | 2006-12-29 | 2008-07-03 | 엘지디스플레이 주식회사 | Liquid crystal display device and manufacturing method thereof |
| WO2010116585A1 (en) * | 2009-04-10 | 2010-10-14 | シャープ株式会社 | Active matrix substrate, liquid crystal display apparatus having the same, and method for manufacturing active matrix substrate |
| JP2011023728A (en) * | 2009-07-17 | 2011-02-03 | Beijing Boe Optoelectronics Technology Co Ltd | Tft-lcd array substrate and manufacturing method thereof |
| KR20130131692A (en) * | 2012-05-24 | 2013-12-04 | 엘지디스플레이 주식회사 | Liquid crystal display device |
| JP2014199899A (en) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1992
- 1992-06-30 JP JP17276592A patent/JPH0618921A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850308A (en) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | Production of electrooptical element |
| CN1294451C (en) * | 1996-10-16 | 2007-01-10 | 精工爱普生株式会社 | Base plate for liquid crystal apparatus, liquid crystal apparatus and projecting display device |
| US6297862B1 (en) | 1996-10-16 | 2001-10-02 | Seiko Epson Corporation | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device |
| US6388721B1 (en) | 1996-10-16 | 2002-05-14 | Seiko Epson Corporation | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device |
| US6573955B2 (en) | 1996-10-16 | 2003-06-03 | Seiko Epson Corporation | Capacitance substrate for a liquid crystal device and a projection type display device |
| WO1998016868A1 (en) * | 1996-10-16 | 1998-04-23 | Seiko Epson Corporation | Liquid crystal device substrate, liquid crystal device, and projection display |
| JP2005241910A (en) * | 2004-02-26 | 2005-09-08 | Nec Corp | Thin film transistor array substrate, liquid crystal panel using the same and liquid crystal projector |
| KR20080062477A (en) * | 2006-12-29 | 2008-07-03 | 엘지디스플레이 주식회사 | Liquid crystal display device and manufacturing method thereof |
| WO2010116585A1 (en) * | 2009-04-10 | 2010-10-14 | シャープ株式会社 | Active matrix substrate, liquid crystal display apparatus having the same, and method for manufacturing active matrix substrate |
| US20110309363A1 (en) * | 2009-04-10 | 2011-12-22 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display apparatus having the same, and method for manufacturing active matrix substrate |
| JP2011023728A (en) * | 2009-07-17 | 2011-02-03 | Beijing Boe Optoelectronics Technology Co Ltd | Tft-lcd array substrate and manufacturing method thereof |
| KR20130131692A (en) * | 2012-05-24 | 2013-12-04 | 엘지디스플레이 주식회사 | Liquid crystal display device |
| JP2014199899A (en) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3901902B2 (en) | Liquid crystal display | |
| JP3307150B2 (en) | Active matrix display | |
| US6256077B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps | |
| US6707513B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP2003043513A (en) | Array substrate for liquid crystal display device and manufacturing method therefor | |
| KR100474529B1 (en) | Reflective liquid crystal display device and its manufacturing method | |
| JP3226836B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100348995B1 (en) | The method for fabricating liquid crystal display using four masks and the liquid crystal display thereof | |
| US20010005238A1 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH0954342A (en) | Active matrix type liquid crystal display panel and its production | |
| KR20010026625A (en) | Liquid crystal display and method for fabricating the same | |
| JPH0618921A (en) | Matrix type display device | |
| JP7471075B2 (en) | Active matrix substrate and its manufacturing method | |
| KR20010056591A (en) | Liquid crystal display and method for fabricating the same | |
| JPH0570156B2 (en) | ||
| KR100626600B1 (en) | array panel for liquid crystal display and fabricating method of the same | |
| JP2004518173A (en) | Pixelated devices such as active matrix liquid crystal displays and methods of making the same | |
| JP3167817B2 (en) | Active matrix liquid crystal display | |
| JPS61191072A (en) | Thin film transistor and manufacture thereof | |
| JP2947299B2 (en) | Matrix display device | |
| JPH07119915B2 (en) | Thin film field effect transistor element array | |
| KR100611043B1 (en) | Method for fabricating a Liquid crystal display | |
| KR100397672B1 (en) | an array panel for liquid crystal display and manufacturing method thereof | |
| US7060540B2 (en) | Method of fabricating thin film transistor array |