JPH06244241A - マルチチップモジュールの製造方法 - Google Patents
マルチチップモジュールの製造方法Info
- Publication number
- JPH06244241A JPH06244241A JP2770893A JP2770893A JPH06244241A JP H06244241 A JPH06244241 A JP H06244241A JP 2770893 A JP2770893 A JP 2770893A JP 2770893 A JP2770893 A JP 2770893A JP H06244241 A JPH06244241 A JP H06244241A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- film carrier
- conductor wiring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 マルチチップモジュール内の不良のＬＳＩチ
ップの交換が可能で、量産性に優れ、低コストなマルチ
チップモジュールの製造方法を提供する。低コストのマ
ルチチップモジュールを得る。 【構成】 フィルムキャリア１の、予め電気的に独立し
たリード２に、マルチチップモジュール用多層基板３を
接続したのちＬＳＩチップ７を実装し、プローブ１０を
用いてＬＳＩチップ７を検査する（図１（ｄ））。も
し、ＬＳＩチップに不良が発見されれば、この段階でＬ
ＳＩチップを交換する。その後、図１（ｅ）に示す様に
外部リード２を金型で切断し、フォーミングしリード付
きのマルチチップモジュールを得る。
ップの交換が可能で、量産性に優れ、低コストなマルチ
チップモジュールの製造方法を提供する。低コストのマ
ルチチップモジュールを得る。 【構成】 フィルムキャリア１の、予め電気的に独立し
たリード２に、マルチチップモジュール用多層基板３を
接続したのちＬＳＩチップ７を実装し、プローブ１０を
用いてＬＳＩチップ７を検査する（図１（ｄ））。も
し、ＬＳＩチップに不良が発見されれば、この段階でＬ
ＳＩチップを交換する。その後、図１（ｅ）に示す様に
外部リード２を金型で切断し、フォーミングしリード付
きのマルチチップモジュールを得る。
Description
【０００１】
【産業上の利用分野】本発明は、ワークステーションや
コンピュータなどに用いるマルチチップモジュールの実
装方法に関するものである。
コンピュータなどに用いるマルチチップモジュールの実
装方法に関するものである。
【０００２】
【従来の技術】近年、ワークステーションやコンピュー
タなどに対する小型化の要求はますます強くなってい
る。これらの要求に答えるためＬＳＩの実装においては
ＬＳＩを直接実装するマルチチップモジュールの開発が
盛んに行われている。
タなどに対する小型化の要求はますます強くなってい
る。これらの要求に答えるためＬＳＩの実装においては
ＬＳＩを直接実装するマルチチップモジュールの開発が
盛んに行われている。
【０００３】以下図面を参照しながら、従来のマルチチ
ップモジュールの製造方法の一例について述べる。図３
において、２１は多層基板、２２はＬＳＩチップ接続用
電極、２３は絶縁性樹脂、２４は外部電極、２５はＬＳ
Ｉチップ、２６はバンプ、２８は外部リード、２９は加
圧ツールである。
ップモジュールの製造方法の一例について述べる。図３
において、２１は多層基板、２２はＬＳＩチップ接続用
電極、２３は絶縁性樹脂、２４は外部電極、２５はＬＳ
Ｉチップ、２６はバンプ、２８は外部リード、２９は加
圧ツールである。
【０００４】次に製造方法について説明する。まず最初
に図３（ａ）に示すように多層基板２１の右端部のＬＳ
Ｉチップを搭載する領域に絶縁性樹脂２３を塗布する。
その後、図３（ｂ）に示す様にＬＳＩチップ２５のバン
プ２６と電極２２を位置合わせし、ＬＳＩチップ２５を
多層基板２１に設置し加圧ツール２９でＬＳＩチップ２
５を加圧する。この状態で絶縁性樹脂２３を加熱あるい
は光照射により硬化させ、ＬＳＩチップ２５のバンプ２
６と電極２２を電気的に接続する。以下同様に複数のＬ
ＳＩチップを多層基板２２上に接続する。次に図３
（ｃ）に示す様に、外部電極２４と外部リード２８を半
田等により接続する。その後、外部リード２８を介して
マルチチップモジュールの電気検査を行うものである。
に図３（ａ）に示すように多層基板２１の右端部のＬＳ
Ｉチップを搭載する領域に絶縁性樹脂２３を塗布する。
その後、図３（ｂ）に示す様にＬＳＩチップ２５のバン
プ２６と電極２２を位置合わせし、ＬＳＩチップ２５を
多層基板２１に設置し加圧ツール２９でＬＳＩチップ２
５を加圧する。この状態で絶縁性樹脂２３を加熱あるい
は光照射により硬化させ、ＬＳＩチップ２５のバンプ２
６と電極２２を電気的に接続する。以下同様に複数のＬ
ＳＩチップを多層基板２２上に接続する。次に図３
（ｃ）に示す様に、外部電極２４と外部リード２８を半
田等により接続する。その後、外部リード２８を介して
マルチチップモジュールの電気検査を行うものである。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、個片になった多層基板に複数のＬＳＩチ
ップを接続した後に外部リードを接続するため、外部リ
ードの接続時に発生した不良のため廃棄されるモジュー
ルは、高価なＬＳＩチップを含んでおり非常にコストの
高いものとなる。
うな構成では、個片になった多層基板に複数のＬＳＩチ
ップを接続した後に外部リードを接続するため、外部リ
ードの接続時に発生した不良のため廃棄されるモジュー
ルは、高価なＬＳＩチップを含んでおり非常にコストの
高いものとなる。
【０００６】またＬＳＩチップの実装の前に外部リード
を接続する方法もあるが、この場合は外部リードが電気
的に分離されていないリードフレームをもちいるため、
モジュールの電気検査は外部リードを含んで樹脂モール
ドした後に外部リードを切断して行うものであり、マル
チチップモジュール内に不良のＬＳＩチップが発生して
もＬＳＩチップの交換は不可能であり、非常に歩留りの
低いものである。また多層基板は個片で取り扱うため生
産性の低いものである。
を接続する方法もあるが、この場合は外部リードが電気
的に分離されていないリードフレームをもちいるため、
モジュールの電気検査は外部リードを含んで樹脂モール
ドした後に外部リードを切断して行うものであり、マル
チチップモジュール内に不良のＬＳＩチップが発生して
もＬＳＩチップの交換は不可能であり、非常に歩留りの
低いものである。また多層基板は個片で取り扱うため生
産性の低いものである。
【０００７】本発明は、上記問題点に鑑み、低コストな
マルチチップモジュールを提供するものである。
マルチチップモジュールを提供するものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明のマルチチップモジュールの製造方法は、
回路基板挿入孔及びガイド孔を有した可とう性フィルム
の少なくとも片面に電気的に独立した導体配線を有し前
記導体配線の一端が前記回路基板挿入孔に突出したフィ
ルムキャリアの前記回路基板挿入孔に突出した前記導体
配線の先端と前記回路基板の外部電極を接続し前記回路
基板を前記フィルムキャリアに支持する工程、前記回路
基板と前記導体配線の接続部を検査する工程、前記フィ
ルムキャリアに支持された前記回路基板あるいは半導体
素子に絶縁性樹脂を塗布し前記回路基板の内部電極と前
記半導体素子の突起電極を位置合わせし前記半導体素子
を前記回路基板上に設置する工程、前記半導体素子を加
圧し前記半導体素子の突起電極と前記回路基板の内部電
極を接触させる工程、前記半導体素子を加圧した状態で
前記絶縁性樹脂を硬化し前記半導体素子の突起電極と前
記回路基板の内部電極を電気的に接続することにより前
記回路基板の内部電極に複数の半導体素子を接続する工
程、前記フィルムキャリアの前記導体配線に電気検査用
電極を接触させ前記回路基板上で構成した回路の電気検
査を行う工程、前記フィルムキャリアから前記導体配線
を含み前記回路基板を打ち抜きマルチチップモジュール
を得る工程を備えたものである。
めに、本発明のマルチチップモジュールの製造方法は、
回路基板挿入孔及びガイド孔を有した可とう性フィルム
の少なくとも片面に電気的に独立した導体配線を有し前
記導体配線の一端が前記回路基板挿入孔に突出したフィ
ルムキャリアの前記回路基板挿入孔に突出した前記導体
配線の先端と前記回路基板の外部電極を接続し前記回路
基板を前記フィルムキャリアに支持する工程、前記回路
基板と前記導体配線の接続部を検査する工程、前記フィ
ルムキャリアに支持された前記回路基板あるいは半導体
素子に絶縁性樹脂を塗布し前記回路基板の内部電極と前
記半導体素子の突起電極を位置合わせし前記半導体素子
を前記回路基板上に設置する工程、前記半導体素子を加
圧し前記半導体素子の突起電極と前記回路基板の内部電
極を接触させる工程、前記半導体素子を加圧した状態で
前記絶縁性樹脂を硬化し前記半導体素子の突起電極と前
記回路基板の内部電極を電気的に接続することにより前
記回路基板の内部電極に複数の半導体素子を接続する工
程、前記フィルムキャリアの前記導体配線に電気検査用
電極を接触させ前記回路基板上で構成した回路の電気検
査を行う工程、前記フィルムキャリアから前記導体配線
を含み前記回路基板を打ち抜きマルチチップモジュール
を得る工程を備えたものである。
【０００９】
【作用】本発明は上記した構成によって、多層基板にＬ
ＳＩチップを接続する前に予め電気的に分離したフィル
ムキャリアのリードを多層基板の外部電極に接続し外部
リードとする構成であるため、外部リード接続時の歩留
まりは、ＬＳＩチップには影響せずコストの安いもので
ある。またモジュールの電気検査は、外部リードがフィ
ルムキャリアに支持された状態で行うため生産性が向上
する。
ＳＩチップを接続する前に予め電気的に分離したフィル
ムキャリアのリードを多層基板の外部電極に接続し外部
リードとする構成であるため、外部リード接続時の歩留
まりは、ＬＳＩチップには影響せずコストの安いもので
ある。またモジュールの電気検査は、外部リードがフィ
ルムキャリアに支持された状態で行うため生産性が向上
する。
【００１０】
【実施例】以下本発明の一実施例のマルチチップモジュ
ールの製造方法について、図面を参照しながら説明す
る。
ールの製造方法について、図面を参照しながら説明す
る。
【００１１】図１は、本発明の一実施例におけるマルチ
チップモジュールの工程別断面図を示すものである。図
１において、１はフィルムキャリア、２は外部リード、
３は多層基板、４は外部電極、５は内部電極、６は絶縁
性樹脂、７はＬＳＩチップ、８はバンプ、９は加圧ツー
ル、１０はプローブ、１１はフィルムキャリアのスプロ
ケットホール、１２は光照射を示すものである。
チップモジュールの工程別断面図を示すものである。図
１において、１はフィルムキャリア、２は外部リード、
３は多層基板、４は外部電極、５は内部電極、６は絶縁
性樹脂、７はＬＳＩチップ、８はバンプ、９は加圧ツー
ル、１０はプローブ、１１はフィルムキャリアのスプロ
ケットホール、１２は光照射を示すものである。
【００１２】まずはじめに図１（ａ）に示す様に、多層
基板３の外部電極４とフィルムキャリア１の外部リード
２を接続し、多層基板３をフィルムキャリア１で保持す
る。多層基板３は、ガラス、シリコン、セラミックなど
をベースとする薄膜の多層基板あるいは、ガラスエポキ
シ、セラミックなどの多層基板である。外部電極４の構
成は、薄膜多層基板の場合は、Ｃｒ−Ｃｕ−Ｎｉ−Ａｕ
等の多層膜膜である。フィルムキャリア１の外部リード
２は、銅箔をエッチングして形成したものであり、その
厚みは１０μｍ〜１００μｍ程度である。
基板３の外部電極４とフィルムキャリア１の外部リード
２を接続し、多層基板３をフィルムキャリア１で保持す
る。多層基板３は、ガラス、シリコン、セラミックなど
をベースとする薄膜の多層基板あるいは、ガラスエポキ
シ、セラミックなどの多層基板である。外部電極４の構
成は、薄膜多層基板の場合は、Ｃｒ−Ｃｕ−Ｎｉ−Ａｕ
等の多層膜膜である。フィルムキャリア１の外部リード
２は、銅箔をエッチングして形成したものであり、その
厚みは１０μｍ〜１００μｍ程度である。
【００１３】外部リード２の表面には、多層基板３の外
部電極４との接合を容易にするためＡｕ、Ｓｎ、はんだ
等を形成する。外部電極４と外部リード２の接続の方法
は、パルス加熱による熱圧着あるいは、レーザーによる
加熱接続などにより行う。Ｐｂ−Ｓｎはんだによりはん
だ付する場合は、Ｐｂ含有量９０％程度の高融点はんだ
を用い、後にモジュールを搭載するマザーのプリント基
板に半田付けする際の温度に耐えるように構成する。怯
むキャリア１に多層基板３を接続した状態の斜視図を図
２に示す。
部電極４との接合を容易にするためＡｕ、Ｓｎ、はんだ
等を形成する。外部電極４と外部リード２の接続の方法
は、パルス加熱による熱圧着あるいは、レーザーによる
加熱接続などにより行う。Ｐｂ−Ｓｎはんだによりはん
だ付する場合は、Ｐｂ含有量９０％程度の高融点はんだ
を用い、後にモジュールを搭載するマザーのプリント基
板に半田付けする際の温度に耐えるように構成する。怯
むキャリア１に多層基板３を接続した状態の斜視図を図
２に示す。
【００１４】次に図１（ｂ）に示す様に、多層基板３の
右端部のＬＳＩチップ搭載する領域に絶縁性樹脂６を塗
布する。絶縁性樹脂６は、アクリル、シリコーン、エポ
キシ等の光硬化型あるいは加熱硬化型の樹脂である。絶
縁性樹脂６の塗布の方法は、ディスペンス、スタンピン
グ、印刷等の方法を用いることができる。
右端部のＬＳＩチップ搭載する領域に絶縁性樹脂６を塗
布する。絶縁性樹脂６は、アクリル、シリコーン、エポ
キシ等の光硬化型あるいは加熱硬化型の樹脂である。絶
縁性樹脂６の塗布の方法は、ディスペンス、スタンピン
グ、印刷等の方法を用いることができる。
【００１５】次に図１（ｃ）に示す様にＬＳＩチップ７
のバンプ８と多層基板３の内部電極４と位置合わせし、
ＬＳＩチップ７を多層基板３に搭載する。このときＬＳ
Ｉチップ７は、絶縁性樹脂６の粘性で多層基板３上に仮
固定される。次に、ＬＳＩチップ７を加圧ツール９で加
圧する。このときＬＳＩチップ７のバンプ８と多層基板
３の内部電極５間にあった絶縁性樹脂６は、周囲に押し
出されバンプ８と内部電極５は電気的に接触する。次に
ＬＳＩチップ７を加圧ツール９で加圧した状態で絶縁性
樹脂６を硬化する。絶縁性樹脂６の硬化の方法は、光硬
化型の場合はＬＳＩチップ７の側面より光照射を行いＬ
ＳＩチップ７周辺部の絶縁性樹脂６を硬化し、未硬化部
の絶縁性樹脂６は、加圧を解除した後、常温硬化あるい
は加熱硬化により硬化する。また多層基板３が、ガラス
などの透明な場合は多層基板３の裏面より光照射し硬化
する。また絶縁性樹脂６が、加熱硬化型の場合は加圧ツ
ール９に加熱機構を設け加圧ツール９により加熱硬化す
る。
のバンプ８と多層基板３の内部電極４と位置合わせし、
ＬＳＩチップ７を多層基板３に搭載する。このときＬＳ
Ｉチップ７は、絶縁性樹脂６の粘性で多層基板３上に仮
固定される。次に、ＬＳＩチップ７を加圧ツール９で加
圧する。このときＬＳＩチップ７のバンプ８と多層基板
３の内部電極５間にあった絶縁性樹脂６は、周囲に押し
出されバンプ８と内部電極５は電気的に接触する。次に
ＬＳＩチップ７を加圧ツール９で加圧した状態で絶縁性
樹脂６を硬化する。絶縁性樹脂６の硬化の方法は、光硬
化型の場合はＬＳＩチップ７の側面より光照射を行いＬ
ＳＩチップ７周辺部の絶縁性樹脂６を硬化し、未硬化部
の絶縁性樹脂６は、加圧を解除した後、常温硬化あるい
は加熱硬化により硬化する。また多層基板３が、ガラス
などの透明な場合は多層基板３の裏面より光照射し硬化
する。また絶縁性樹脂６が、加熱硬化型の場合は加圧ツ
ール９に加熱機構を設け加圧ツール９により加熱硬化す
る。
【００１６】次に図１（ｄ）に示すように加圧ツール９
を解除し、ＬＳＩチップ７を多層基板３に接着固定する
とともに、多層基板３の内部電極４とＬＳＩチップ７の
バンプ８を電気的に接続する。次に同様にして複数のＬ
ＳＩチップ７を多層基板３上に接続する。次に、フィル
ムキャリア１の外部リード２の突出していない部分に特
性検査用のプローブ１０を接触させ、複数のＬＳＩチッ
プ７より構成されたマルチチップモジュールの特性検査
を行う。このときフィルムキャリア１の外部リード２は
あらかじめ電気的に分離されているので、特性検査を容
易に行うことができる。また特性検査において不良が発
生した場合はこの段階で不良のＬＳＩチップを交換す
る。ＬＳＩチップの交換により歩留まりの向上を図るこ
とができる。
を解除し、ＬＳＩチップ７を多層基板３に接着固定する
とともに、多層基板３の内部電極４とＬＳＩチップ７の
バンプ８を電気的に接続する。次に同様にして複数のＬ
ＳＩチップ７を多層基板３上に接続する。次に、フィル
ムキャリア１の外部リード２の突出していない部分に特
性検査用のプローブ１０を接触させ、複数のＬＳＩチッ
プ７より構成されたマルチチップモジュールの特性検査
を行う。このときフィルムキャリア１の外部リード２は
あらかじめ電気的に分離されているので、特性検査を容
易に行うことができる。また特性検査において不良が発
生した場合はこの段階で不良のＬＳＩチップを交換す
る。ＬＳＩチップの交換により歩留まりの向上を図るこ
とができる。
【００１７】次に図１（ｅ）に示す様に外部リード２を
金型で切断、フォーミングしリード付きのマルチチップ
モジュールを得るものである。
金型で切断、フォーミングしリード付きのマルチチップ
モジュールを得るものである。
【００１８】
【発明の効果】以上のように、本発明は上記した構成に
よって、多層基板にＬＳＩチップを接続する前に予め電
気的に分離したフィルムキャリアのリードを多層基板の
外部電極に接続し外部リードとする構成であるため、外
部リード接続時に発生する不良による損害は、ＬＳＩチ
ップにはおよばず大変コストの安いものである。またモ
ジュールの電気検査は、外部リードがフィルムキャリア
に支持された状態で行うため生産性が向上する。
よって、多層基板にＬＳＩチップを接続する前に予め電
気的に分離したフィルムキャリアのリードを多層基板の
外部電極に接続し外部リードとする構成であるため、外
部リード接続時に発生する不良による損害は、ＬＳＩチ
ップにはおよばず大変コストの安いものである。またモ
ジュールの電気検査は、外部リードがフィルムキャリア
に支持された状態で行うため生産性が向上する。
【図１】本発明の一実施例を示す工程断面図
【図２】同実施例における一工程を示す斜視図
【図３】従来の製造方法を示す工程断面図
１ フィルムキャリア ２ 外部リード ３ 多層基板 ４ 外部電極 ５ 内部電極 ６ 絶縁性樹脂 ７ ＬＳＩチップ ８ バンプ ９ 加圧ツール １０ 検査用プローブ １２ 光照射
Claims (3)
- 【請求項１】回路基板挿入孔及びガイド孔を有した可と
う性フィルムの少なくとも片面に電気的に独立した導体
配線を有し前記導体配線の一端が前記回路基板挿入孔に
突出したフィルムキャリアの前記回路基板挿入孔に突出
した前記導体配線の先端と前記回路基板の外部電極を接
続し前記回路基板を前記フィルムキャリアに支持する工
程、前記回路基板と前記導体配線の接続部を検査する工
程、前記フィルムキャリアに支持された前記回路基板の
内部電極に複数の電子部品を接続する工程、前記フィル
ムキャリアの前記導体配線に電気検査用電極を接触させ
前記回路基板上で構成した回路の電気検査を行う工程、
前記フィルムキャリアから前記導体配線を含み前記回路
基板を打ち抜きマルチチップモジュールを得る工程より
なることを特徴とするマルチチップモジュールの製造方
法。 - 【請求項２】回路基板がシリコンあるいはガラスよりな
り、導体配線が多層であることを特徴とする請求項１記
載のマルチチップモジュールの製造方法。 - 【請求項３】回路基板あるいは半導体素子に絶縁性樹脂
を塗布し前記回路基板の内部電極と前記半導体素子の突
起電極を位置合わせし前記半導体素子を前記回路基板上
に設置する工程、前記半導体素子を加圧し前記半導体素
子の突起電極と前記回路基板の内部電極を接触させる工
程、前記半導体素子を加圧した状態で前記絶縁性樹脂を
硬化し前記半導体素子の突起電極と前記回路基板の内部
電極を電気的に接続することにより前記回路基板の内部
電極に複数の電子部品を接続することを特徴とする請求
項１または２記載のマルチチップモジュールの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2770893A JP3019899B2 (ja) | 1993-02-17 | 1993-02-17 | マルチチップモジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2770893A JP3019899B2 (ja) | 1993-02-17 | 1993-02-17 | マルチチップモジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244241A true JPH06244241A (ja) | 1994-09-02 |
| JP3019899B2 JP3019899B2 (ja) | 2000-03-13 |
Family
ID=12228501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2770893A Expired - Fee Related JP3019899B2 (ja) | 1993-02-17 | 1993-02-17 | マルチチップモジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019899B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018782A (ja) * | 2009-07-09 | 2011-01-27 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
1993
- 1993-02-17 JP JP2770893A patent/JP3019899B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018782A (ja) * | 2009-07-09 | 2011-01-27 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019899B2 (ja) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646338B2 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| JP5198265B2 (ja) | 薄型可撓性基板の平坦な表面を形成する装置及び方法 | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| JPH0550134B2 (ja) | ||
| KR100315138B1 (ko) | 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 | |
| JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
| JP2002076055A (ja) | 半導体装置の実装方法および実装構造 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7171745B2 (en) | Apparatus and method for force mounting semiconductor packages to printed circuit boards | |
| JP3268615B2 (ja) | パッケージ部品の製造方法 | |
| JP2785536B2 (ja) | マルチチップモジュール及びその製造方法 | |
| JP3019899B2 (ja) | マルチチップモジュールの製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| KR20030046788A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JPH0964093A (ja) | 電子部品 | |
| KR19980068016A (ko) | 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP2523641B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |