JPH0624386B2 - 限定された同報通信経路を決定する方法 - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ．産業上の利用分野 Ｂ．従来技術 Ｃ．発明が解決しようとする問題点 Ｄ．問題点を解決するための手段 Ｅ．実施例 Ｅ1.装置（第１図、第２図） Ｅ2.フレーム Ｅ3.動作の流れ図（第３、４、５、６、７図） Ｆ．発明の効果 Ａ．産業上の利用分野 本発明は一般に通信システムに関し、さらに具体的には
多重ループ通信システムに関する。

Ｂ．従来技術 従来、複数のデータ・ソース間でデータを伝送するのに
いくつかの型の通信回路網が提案され、使用されてい
る。単一リング即ち直列ループ構成は従来のシステムの
１つである。要するに、この型の通信システムはリング
を成す通信チヤネルを含む。１つもしくはそれ以上のデ
ータ・ソースがアダプタに接続され、アダプタが通信チ
ヤネルもしくはワイアに接続されている。アダプタはリ
ングの周辺に直接配列されている。この構成はデータが
データ・ソースからその関連するソース・アダプタ及び
１乃至それ以上の介在するアダプタを介して直列に流れ
るものである。データが目的アダプタに達すると、デー
タはリングから取出され、その後目的データ・ソースに
送られる。介在するアダプタがない時は、データは開始
データ・ソース／アダプタからリングを通つて直接目的
データ・ソース／アダプタに流れる。

単一リング構成のより詳細な説明は米国特許第３８９０
４７１号に与えられている。特開昭５７−１２９０５１
号公報及び特開昭５９−１４４２４２号公報は、単一ル
ープ通信回路網を管理する技術を開示している。

他の従来の構成は多重リング・システムである。多重リ
ング・システムは多数のデータ・ソースを接続しなけれ
ばならないインストレーシヨンで最も適している。多重
リング構成は以下データ端末装置（ＤＴＥ）と呼ぶ、多
くのデータ・ソースを取扱う場合に、単一リングよりも
より効率的であると考えられている。多重リング・シス
テムは、１乃至それ以上のブリツジと呼ばれる交換ステ
ーシヨンによつて、互に相互接続された複数の独立した
単一リング通信回路網より成る。１つのリング上のデー
タ・ソース即ち端末は、メツセージを同じもしくは異な
るリング上の他の端末に伝送出来る。リング間のメツセ
ージの交換はリングを相互接続する交換ステーシヨン
（ブリツジ）によつて与えられる。

米国再発行特許第２８８１１号は従来の多重リング通信
システムの例を開示している。この特許では、複数個の
独立リングを交換ステーシヨンによつて相互接続して、
単一の回路網を形成している。メツセージはステーシヨ
ン間で標準のメツセージ・ブロツクによつて伝えられ
る。各メツセージ・ブロツクは、各ブロツクのヘツド即
ち始めに存在する１もしくはそれ以上のアドレス・フイ
ールドを含む。交換ステーシヨンはリング間でメツセー
ジを交換するために、アドレス・フイールドの内容を使
用する。メツセージを交換するためには、異なる規準が
使用される。要するに、交換ステーシヨンはアドレス・
フイールド中の宛先コードを検出する。次に検出した宛
先コードは、メツセージ・ブロツクが現在循環している
ループのためのコードと比較される。コードが異なる時
はメツセージ・ブロツクは他の相互接続したループに切
換られる。この過程は一致が得られる迄続けられる。こ
の技法はメツセージがソースと宛先間の最適（即ち、最
短）経路を伝送される事を保証しない。

米国特許第３７４２１４４号はデイジタル多重リング通
信回路網中で経路選択してメツセージを回送する他の技
術を開示している。ループ間でメツセージを交換する基
準としては、ハミング距離規準を使用している。

米国特許第４０８１６１２号はベアラ・チヤネルと交換
ノード間を相互接続するステーシヨン間に経路選択アド
レスを形成する技法を開示している。

米国特許第４０４９９０６号は、複数の交換ステーシヨ
ンを有するデイジタル回路網の交換ステーシヨンを通し
てメツセージを送る装置を開示している。

多重リング回路網中でメツセージを回送する他の従来の
技術は、１９７３年１１月刊の国家遠隔通信会議議事録
中のＤ．Ｊフアーバー及びＪ．Ｊビツタル著の論文「分
散型計算機システム（ＤＣＳ）の設計における拡張可能
性の考察」（Ｄ．Ｊ．Farber andＪ．Ｊ．Vittal“Exte
ndability Considerations in the Design of the Dist
ributed Computer System（ＤＣＳ）”Proceedings、Nat
ional Telecommunications Conference、November、１９
７３）に説明されている。

通信リング間のメツセージを交換する装置及び方法の他
の従来の特許には米国特許第３８９０４７１号、第４２
８７５９２号及び４５１０４９２号が含まれる。

従来技術においては、目的のステーションにメッセージ
を送るための通信経路が複数存在する場合に、この経路
を限定する機構がなく、従って同一メッセージの多数の
コピーが目的のステーションに送られるという欠点があ
った。これによつて帯域幅が無駄に使用され、回路網上
に不必要な渋滞が生じている。

Ｃ．発明が解決しようとする問題点 本発明の目的は通信回路網中の目的ステーシヨンにメツ
セージの単一のコピーだけが伝送される装置及び方法を
与える事にある。

Ｄ．問題点を解決するための手段 本発明によれば、複数の通信網が接続された通信システ
ム中に、最小のスパニング・ツリーの形態で、限定され
た同報通信（ＬＢ）経路が与えることができる。スパニ
ング・ツリーとは、どの２ステーション間にも経路が１
つだけ存在するような網構造をいう。経路選択の結果、
ソース・リングからみてツリー状に各リングが接続され
る構造となるためこのように呼ばれる。ＬＢ経路は次の
ように構成される。すなわち、ソース・リングの制御ス
テーシヨン（以下根ノードと呼ぶ）が、選択されたコー
ドにセツトされた標識を有する探索フレームを定期的に
発生して伝送する。このコードは、ＬＢ経路の構成／再
構成サイクル（探索フレームの送信からはじまって１つ
の経路が選択されるまでのサイクルを、便宜上このよう
に呼ぶことにする。）の開始時間に関連する時間の刻印
（タイムスタンプ）である。好ましくは、交代するコー
ド（０もしくは１またはこの両方）を使用して連続する
ＬＢ経路の再構成サイクルの間隔を区別し識別する。勿
論、本発明に従い他のコードも使用出来る。ソース・リ
ング上のブリツジが上記セツトされたフレームを受取
り、標識の設定値が該ブリツジ中の時間の刻印（標識）
と一致すると、フレームは従前のものとして特徴付けら
れ、破棄される。

もしセツトしたフレーム中の標識の設定値がブリツジ中
の標識の設定値と異なる時は、ブリツジの設定値が探索
フレームの標識の設定値に変更される。次にブリツジが
セツト・フレーム・メツセージを、探索フレームを受取
つたポートと反対側のポートに接続されている局所リン
グ上のすべてのブリツジに向けて発生する。この反対側
のポートは外部ポートと呼ばれる。セツト・フレームを
発生する時、発生したブリツジはタイマをセツトする。
もしブリツジが外部ポートから他のセツト・フレームも
しくは停止フレームを受取る前にタイマが切れると、そ
のブリツジＬＢ（限定された同報通信）ブリツジとして
特徴付けられ、ラッチがその効果を示す様にセツトされ
る。

もしブリッジがタイマが切れる前にセット・フレームを
受取る、すなわち当該ブリッジの外部ポート側のリング
上にＬＢブリッジの候補となるブリッジが存在している
ことが示されると、当該ブリッジは優先順位決定ルーチ
ン（モード）に切替わり、このリング上のどのブリッジ
がＬＢブリッジとして特徴付けられるかを決定する。１
つのルーチンでは、当該ブリッジは、ＬＢ候補となるブ
リッジから受取ったセット・フレームのソース・アドレ
ス・フィールド中のソース・アドレスを、自身のアドレ
スと比較して、最大のアドレスを有するブリッジをＬＢ
として指定する。別のルーチンでは、オペレータがブリ
ッジ中に優先コードを設定しておき、このコード値を比
較することによって、或るブリッジを２つのリング間で
ＬＢブリッジとなる可能性がもっとも高いブリッジとし
て指定する。

ＬＢとして指定されたブリッジは新しい探索フレームを
他の（外部ポート側の）リングに向けて発生する。この
過程は最後のブリッジ、即ち回路網中のソース・リング
もしくは根ノードから最も遠い（最大のアドレスの）ブ
リッジが選択される迄続けられる。これによって、ソー
ス・リングを始点とするスパニング・ツリーが各ブリッ
ジ間で認識され、限定された同報通信経路が構築され
る。

本発明の一つの特徴として、ＬＢを勝取つたブリツジは
停止フレームを発生して、外部リング上のＬＢになれな
かつたブリツジにＬＢブリツジとしてのステータスを知
らせる。

本発明の他の特徴として、葉ブリツジ（即ち根ノードか
ら最も遠いブリツジ）が決定される。この情報は異なる
型のＲＡＳ（信頼性、可用性及び保守性）機能を遂行す
る。ブリツジがＬＢブリツジであると見做された時は、
ブリツジはそれ自身を試験的に葉ブリツジであるとして
特徴付ける。もし根ノードからさらに離れているブリツ
ジが探索フレームを受取り、試験的に葉ブリツジである
と決定されると、このブリツジは探索フレームを発生し
たブリツジにセツト・フレームを送る。次に受取つたブ
リツジはその試験的に決めた特徴を葉ブリツジでないと
いう特徴に変更する。この過程は根ノードから最も遠い
葉ブリツジが決定される迄続けられる。

Ｅ．実施例 Ｅ1.装置 本発明は以下説明する様に、相互接続された回路網を形
成する様に複数のブリツジ即ち交換ステーシヨンによつ
て相互接続した複数のリングもしくはブロードバンド回
路網を有する任意の通信回路網内で限定された同報通信
（ＬＢ）経路もしくはルートを決定するのに使用出来
る。これ等の相互接続された回路網は複数の異なるトポ
ロジー（位相数学的構成）をなし得るので、本明細書で
は特定のトポロジーに制限するつもりはない。本発明は
任意の型のネツトワークでＬＢ経路を追跡するのに使用
される。本発明で使用するＬＢ経路とはメツセージの単
一コピーを回路網内の任意の通信機能（ブリツジ、もし
くはＤＴＥ）に供給する経路をさす。回路網のトポロジ
ーの異なる図の例は米国特許第４５７７３１３号に開示
されている。

説明を簡単にするために、本発明は２ポート・ブリツジ
に関連して説明する。しかしながら、本発明は３以上の
ポートを有するブリツジにも拡張出来る。

第１図は２ポート・ブリツジの概略的ブロツク図であ
る。ブリツジ１０はリングＮに結合されたポートＡ及び
リングＱに結合されたポートＢを含む。リングＮは信号
が矢印によつて示した方向に移動する単方向リングであ
る。以下データ端末装置（ＤＴＥ）と呼ばれる複数のス
テーシヨン（図示されず）がリングＮに結合されてい
る。ＤＴＥからのデータ信号は上流リング・セグメント
を介してポートＡに供給される。同じ様にポートＡから
のデータ信号は下流リング・セグメントからＤＴＥに供
給される。

同じ様にポートＢはリングＱをブリツジ１０に結合す
る。リングＮの場合と同じ様に、リングＱはポートＢか
ら電気信号を複数の結合したＤＴＥ（図示せず）に伝え
る下流リング・セグメント及びＤＴＥ（図示せず）から
電気信号をポートＢに伝える上流リング・セグメントを
有する。各ポートには一意的なアドレスが割当てられて
いる。本発明の好ましい実施例では、アドレスは６個の
オクテツト（８ビツト）を有する。ブリツジはこの６個
のオクテツド・アドレスをブリツジによつて発生される
フレームのソース・アドレス・フィールドに挿入する。
ブリツジは宛先アドレスがポートに割当てられたアドレ
スと一致する時フレームをコピー、すなわち該フレーム
を取り込み受信する。さらにブリツジはその宛先アドレ
スがブリツジの機能アドレスにセツトされている時、フ
レームをコピーする。ここで機能アドレスとは一群のブ
リツジを同定するのに使用される群アドレスである。

第２図は２ポート・ブリツジのより詳細な概略的ブロツ
ク図を示す。ブリツジはバス１４に接続されているマイ
クロプロセツサ１２を含む。以下説明する様に、メモリ
１６は以下説明する種々の情報を記憶するのに使用す
る。情報はラツチ及びレジスタに記憶されるものとして
示されている。勿論ラツチ及びレジスタはメモリ１６の
特定の位置に存在する。ＲＣＶ−Ａ（受信バツフアＡ）
及びＳＮＤ−Ａ（送信バツフアＡ）と記された１対バツ
フアがリングＮをバス１４に相互接続する。ステーシヨ
ン中継論理装置１８は信号をリングＮの上流セグメント
からリングＮの下流セグメントに中継する。同様にＲＣ
Ｖ−Ｂ（受信バツフアＢ）及びＳＮＤ−Ｂ（送信バツフ
アＢ）と記された１対のバツフアがリングＱをバス１４
に相互接続する。ステーシヨン中継論理装置２０はリン
グＱの上流リング・セグメントをリングＱの下流リング
・セグメントに相互接続する。マイクロプロセツサ１２
はリングＮから（受信バツフアＡを介して）受信する
か、もしくはリングＱから（受信バツフアＢを介して）
受信するフレームを検査する。同様にマイクロプロセツ
サは（以下説明する様に）フレームを発生し、これ等の
フレームを（送信バツフアＡを介して）リングＮもしく
は（送信バツフアＢ）を介してリングＱに送る。

上述の様に、メモリ１６の或るセクシヨンは回路網内に
おける限定された同報通信経路を見出すのに使用する複
数のラツチ及びレジスタを有する被制御セクシヨンとし
て指定されている。各ブリツジにはソース・アドレス・
レジスタ−１（ＳＡＲ−１）及びソース・アドレス・レ
ジスタ−２（ＳＡＲ−２）として同定されている２つの
記憶レジスタが与えられている。ソース・アドレス・レ
ジスタ−１は（以下説明する）探索フレーム中に含まれ
るソース・アドレスを記憶する。探索フレームが受取ら
れると、探索伝搬遅延タイマ（ＳＰＤＴ）（以下説明す
る）をトリガする。

ソース・アドレス・レジスタ−２は外部ポートを介して
受取るセツト・フレーム（以下に説明する）のソース・
アドレスを記憶する。従つて第１図で、ポートＢはリン
グＮを離れてポートＡに到来するメツセージにとつては
外部ポートである。従つてポートＡは内部ポートであ
る。同様にポートＡはポートＢに到来するメツセージに
とつては外部ポートである。換言すると、内部ポートは
ＳＰＤＴタイマを始動させる探索フレーム（以下説明す
る）が受取られるポートとして定義される。外部ポート
はブリツジの他のポートである。

探索伝搬遅延タイマ（ＳＰＤＴ）は各ブリッジ毎に設け
られ、それぞれのマイクロプロセッサにより制御され
る。このタイマは探索フレームを受取つた時に既に走行
していないならば、探索フレームを受取る事によつて始
動する。本発明の好ましい実施例では、タイマは１秒の
デフオルト時間値を有する。タイマが走行している時、
タイマはタイマ走行信号を発生する。タイマが時間切れ
になると、このタイマはタイマ時間切れパルスを信号を
発生する。ブリッジ内のマイクロプロセッサは、この時
間切れパルス信号が発生する前、すなわちＳＰＤＴタイ
マで規定された所定の時間内に、以下で説明するセット
・フレーム等を受信しない場合に、当該ブリッジを限定
された同報通信ブリッジ（ＬＢブリッジ）として特徴付
ける。

回路網中の各ブリツジには、２ビツトＬＢ優先コード・
レジスタが与えられる。このレジスタは種々のブリツジ
・パラメータを初期設定する時にセツト・アツプされる
値を含む。この値もしくはコードは回路網の管理者が１
つのブリツジを他のブリツジに対してＬＢブリツジの役
割を果す候補として優先させるためのものである。

ブリツジのレジスタの外に、各ブリツジにはいくつかの
ラツチが与えられる。本発明の好ましい実施例では６個
のラツチが与えられる。これ等のラツチの状態はブリツ
ジがＬＢブリツジの役割を果すかどうかを制御し、もし
その役割を果している時は、ＬＢ経路のスパニング・ツ
リーの葉の位置にあるかどうかを制御する。経路が構成
された時は、そのトポロジーは構成経路を開始するノー
ドが木の根であり、連結したＬＢブリツジが枝である様
な最小のスパニング・ツリーの形をなす。この様な用語
法では、根ノードから一番遠いブリツジが葉ブリツジと
呼ばれる。各ブリツジに与えられるラツチは次の通りで
ある。

(a)古いＬＢ状態：このラツチがデイジタル１にセツト
される時は、ブリツジはＬＢ経路の一部である。

(b)ＬＢブリツジの葉：このラツチがデイジタル１にセ
ツトされた時は、ブリツジは限定放送スパニング・ツリ
ーの葉の位置にある。

(c)ポートＡ奇／偶：このラツチはポートＡを介して受
取つたセツト・フレームの奇／偶ビツトの状態にセツト
される。奇／偶ビツトはセツト・フレーム中に存在する
時間刻印標識である。

(d)ポートＢ奇／偶：このラツチはポートＢを介して受
取るセツト・フレームの奇／偶ビツトの状態にセツトさ
れる。

(e)ポートＡ内部：このラツチはポートＡを介してＬＢ
経路の構成サイクルを開始する探索フレームが受取られ
た時にデイジタル１にセツトされる。以下説明される様
に、開始探索フレームはＳＰＤＴタイマが走行していな
い時に到達する。このフレームは奇／偶ラツチの現在の
状態と反対の奇／偶ビツトを有する。このように、フレ
ーム内の奇／偶ビットとブリッジ内の奇／偶ラッチとが
異なる値を示すことによって、新たなＬＢ経路の構成
（再構成）サイクルが開始されたことが容易に認識され
る。

(f)ポートＢ内部：このラツチは開始用探索フレームが
ポートＢを介して受取られる時に１にセツトされる。

(g)新しいＬＢ状態：このラツチの状態はＳＰＤＴタイ
マが時間切れになる時に古いＬＢ状態ラツチに転送され
る。この転送後に、新しいＬＢ状態ラツチはリセツトさ
れる。

(h)セツト・フレーム送信：このラツチはブリツジがセ
ツト・フレームをその送信バツフアの１つに挿入した時
にデイジタル１にセツトされる。ＬＢ径路を確立するた
めにブリツジ中に使用されるハードウエアについて説明
したので、次に転送されるフレームについて説明する。

Ｅ2.フレーム 第１表は探索フレームを示す。フレームはオクテツトの
ストリングより成り、構成サイクルが開始された時に根
ノードから発生されて転送される。根ノードは定期的に
構成サイクルを開始出来る。再構成の頻度はオペレータ
もしくは他のシステム・パラメータに依存する。

探索フレームは開始区切りで始まり、フイールド・ステ
ータスで終る複数のフイールドを含む。フイールドの各
々の説明はＩＥＥＥ802.1及び802.5規格に定義されてい
る。以下、本発明に関連するフイールドについてだけ詳
細に説明する。このフオーマツトは同じＩＥＥＥ規格に
説明されているトークン・パシング(token passing)リ
ングに特に適している。探索フレーム中の宛先アドレス
はブリツジ機能アドレスにセツトされる。ブリツジはそ
の機能アドレスを宛先アドレス・フイールド中に発見し
た時にフレームをコピーする。ＵＩ（数に制限のない情
報）フレームの指令制御フイールドがブリツジに対し、
フレームが数に制限のない情報フレームである事を知ら
せる。情報フイールドはブリツジにフレームの型を知ら
せるビツト列を含んでいる。現在の特定の場合には、こ
のビツト列はフレームを探索フレームと同定している。
奇／偶ビツトも情報フイールド中にあり、このフレーム
が根ノードから転送される時間を示している。このビツ
トは連続するＬＢ経路の構成サイクル間で交代し、すな
わちビツト値を交番し、ブリツジに対しセツト・フレー
ムが従前通りかどうかを示す。

第２表はセツト・フレームを示す。

セツト・フレームは探索フレームと略同じフオーマツト
を有する。情報フイールド中の情報はこのフレームをセ
ツト・フレームとして同定するビツト例である。セツト
・フレームは受信ポートに現在関連している値と反対の
奇／偶ビツトを有する探索フレームをＳＰＤＴタイマが
リセツトされている時に受取つたブリツジによつて発生
され、転送される。もし奇／偶ビツトのセツト値が受取
つた探索フレーム中の奇／偶ビツトのセツト値と同じで
あれば、受取つた探索フレームは破棄され、さらに動作
は生じない。セツト・フレームはブリツジを通つて他の
リングには転送されない。動作は発生したブリツジが接
続されているリング上のブリツジの奇／偶ラツチをセツ
トする事に制約される。

第３表は停止フレームを示す。このフレームのフオーマ
ツトはＩＥＥＥ802.1及び802.5規格と合致するフレーム
のフオーマツトである。興味のあるのはこのフレームが
停止フレームである事を示すビツト・シーケンスを含む
情報フレームである。停止フレームは他のブリツジから
ＳＰＤＴがセツトされている間にセツト・フレームを受
取るブリツジによつて局所リング上に発生される このブリツジはこのセツト・フレームを発生したブリツ
ジよりも高い優先コード／ソース・アドレス値を有する
事を決定している。

第４表はリセツト・フレームを示す。このフレームのフ
オーマツトは停止フレームと略同じであり、ＩＥＥＥ80
2.1及び802.5規格と合致する。

興味のあるのはこのフレームがリセツト・フレームであ
る事を示すビツト列を運ぶ情報フイールドである。以下
説明する様に限定放送ブリツジであると見做される各ブ
リツジは最初自分自身を葉ブリツジ（根ノードから最も
遠くにあるブリツジ）として特徴付ける。外部リング上
のブリツジが限定放送ブリツジであると決定されると、
これは探索フレームを発生したブリツジにメツセージ
（リセツト・フレーム）を発生する。この後者のブリツ
ジは最初自分自身を葉として特徴付けている。リセツト
・フレームを受取ると、ブリツジはそのラツチを０状態
に変更する。ブリツジが予定の時間の後にリセツト・メ
ツセージを受取らなければ葉ブリツジである。本発明の
好ましい実施例では、葉ブリツジはメツセージを制御ノ
ードに送つてノードにそのステータスを知らせる。ノー
ドはこの情報を使用していくつかの型のＲＡＳ機能を遂
行する。

ブリツジは受取つたブリツジをしてフレームをコピーさ
せる宛先アドレスを有する各ＵＩフレームを分析するプ
ログラム論理装置を含む。この分析によつて電気信号と
して与えられる次の決定を生ずる。

(1)フレームの型（探索、セツト、停止もしくはリセツ
ト） (2)受信ポート（ポートＡもしくはポートＢ） (3)ソース・アドレス（６個のオクテツト） (4)奇／偶ビツト（探索フレームもしくはセツト・フレ
ームからだけ） (5)限定放送優先コード（セツト・フレームからだけ） 以上の如く、フレームを受取る以外に、ブリツジはＵＩ
フレームを発生して送信する。ブリツジはフレームを構
成してこのフレームをそのポートの１つを介して送信す
るためのプログラム論理装置を含む。フレームの発生に
は次の情報の入力を必要とする。

(1)フレームの型（探索、セツト、停止もしくはリセツ
ト） (2)送信ポート（ポートＡもしくはポートＢ） (3)宛先アドレス（６オクテツト） (4)奇／偶ビツト（探索もしくはセツト・フレームだ
け） (5)限定放送優先コード（セツト・フレームの場合だ
け） 限定放送経路は再構成サイクルによつて発生される事に
注意されたい。このサイクルはソース・ノードから開始
され、予定の間隔で行われる。この過程は上述のＵＩフ
レームの選択的発生及び送信を含む。

Ｅ3.動作の流れ図 第３図を参照するに、ブリツジがセツト・フレームを処
理するのに使用する流れ図が示されている。プログラム
の最初のブロツクは番号２２によつて示されている。こ
れは開始ブロツクであり、ブリツジ中のプロセツサがプ
ログラムに導入する点を示している。次にプログラムは
ブロツク２４に下つて、ここでポートＸを介してセツト
・フレームを受取る。次にプログラムはブロツク２６に
導入し、ここでセツト・フレーム中のソース・アドレス
がＸポート自身のアドレスに等しいかどうかを知るため
に検査が行われる。もし等しい場合には、プログラムは
ブロツク２８に下り、ここでポートＸの奇／偶ラツチを
セツト・フレーム中の奇／偶（Ｏ／Ｅ）ビツトの値にセ
ツトしてブロツク３０に下り、ここでプログラムを出
る。もしブロツク２６でセツト・フレーム中のソース・
アドレスがポートＸのアドレスと異なると、プログラム
はブロツク３２に下る。ブロツク３２で、プログラムは
セツト・フレーム送信ラツチがセツトされているかどう
かを検査する。もしこれがセツトされていなければ、プ
ログラムはブロツク２８に導入して、ここで前に説明し
た機能を遂行し、ブロツク３０を介してプログラムを出
る。

もしセツト・フレーム送信ラツチがセツトされていると
（ブロツク３２）、プログラムはブロツク３４に下る。
ブロツク３４でプログラムはＳＡＲ−２（探索アドレス
・レジスタ）中に、セツト・フレーム中のソース・アド
レスを記憶させる。次にプログラムはブロツク３６に下
る。ブロツク３６でプログラムは、セット・フレーム内
の限定された同報通信優先コード（ＬＢＰＣ）の値が、
ブリッジ内のＬＢ優先コード（第１６頁第１７行以下に
記載）の値よりも大きいかどうか、換言すれば当該セッ
ト・フレームを送信したブリッジの方が優先順位が高い
かどうかを検査する。もしセットフレームのＬＢＰＣ値
の方が大きいと、プログラムはブロツク３８に下つて、
ここで新しいＬＢ状態ラツチをリセツトし、ブロツク４
０を介してプログラムを出る。

セツト・フレームのＬＢＰＣがブリツジのＬＢ優先コー
ドに等しいか小さいと（ブロツク３６）、プログラムは
ブロツク４２に下る。ブロツク４２で、プログラムはセ
ツト・フレームのＬＢＰＣがブリツジのＬＢ優先コード
に等しいかどうかを知るために検査する。もし等しい
と、プログラムはブロツク４４に下る。ここでセツト・
フレームのソース・アドレスがブリツジのソース・アド
レスより大きいかどうかを検査する。もし大きいと、プ
ログラムはブロツク３８に下り、ここで前に説明した機
能を遂行して、ブロツク４０を介してプログラムを出
る。もしセツト・フレームのソース・アドレスがブリツ
ジのソース・アドレスより小さいと（ブロツク４４）、
プログラムはブロツク４６に下る。ブロツク４６で、プ
ログラムはＳＡＲ−２レジスタの値にセツトされた宛先
アドレス（ＤＡ）を有する停止フレームを送る。次にプ
ログラムはブロツク４８に下り、ここでプログラムを出
る。ブロツク４２を参照するに、もしセツト・フレーム
のＬＢＰＣがブリツジのＬＢ優先コードに等しくない
と、プログラムはブロツク４６に下つて、ここで上述の
機能を遂行し、プログラムはブロツク４８を介して出
る。

第４図はマイクロプロセツサによつて探索フレームを処
理するのに使用するプログラムの流れ図を示す。

第４図はブリツジが探索フレームを処理する方法の流れ
図を示す。探索フレームは２ポート・ブリツジのポート
ＡもしくはポートＢに受取られるので、ポートＡの処理
ブロツクを同定するには添字のない番号を使用し、ポー
トＢの処理ブロツクを同定するのには上に添字（ダツシ
ユ）を有する同じ番号を使用する。この記法によつて本
発明の説明が簡単になるものと考えられる。又、さらに
説明を簡単にするために、添字のない番号の処理ブロツ
クだけについて説明する。添字のある、もしくは添字の
ない番号で同定される処理ブロツクは同じ様に動作して
同じ機能を遂行するので、一方を説明すれば他方の説明
の要はないであろう。ブロツク５０はプロセツサがプロ
グラムに導入して、プログラムがブロツク５２に下る点
を示す。ブロツク５２において、ブリツジはポートＡを
介して探索フレームを受取る。次にプロセツサはブロツ
ク５４に下る。ブロツク５４でプロセツサはＳＰＤＴタ
イマが走行中であるかどうかを検査する。もし走行中で
あればプロセツサはブロツク５６に下つて、プログラム
を出る。ＳＰＤＴタイマが走行中でなければ（ブロツク
５４）、プロセツサはブロツク５８に下る。ブロツク５
８において、プロセツサはポートＡ内部ラツチを１にセ
ツトし、ブロツク６０に下る。ブロツク６０で、プログ
ラムは探索フレーム中の奇／偶（Ｏ／Ｅ）ビツトがその
ブリツジの外部ポート上の奇／偶ラツチの値と反対であ
る値にセツトされているかどうかを検査する。もし反対
でなければ、プログラムはブロツク６２に下つて、ここ
で新ＬＢ状態ラツチを論理０にセツトする。次にプロセ
ツサはブロツク６４に下り、ここでＳＰＤＴタイマの走
行を始動し、プログラムはブロツク６８を介して出る。

ブロツク６０に戻つて、もし探索フレーム中のＯ／Ｅビ
ツトの設定値がＯ／Ｅラツチの設定値と異なると、プロ
グラムはブロツク７０に下る。ブロツク７０で、プログ
ラムは探索フレームのソース・アドレスをＳＡＲ−１レ
ジスタに記憶させて、ブロツク７２でプログラムは新Ｌ
Ｂ状態ラツチを１にセツトし、ブロツク７４に下る。ブ
ロツク７４で、プロセツサはＬＢ葉ラツチを１にセツト
し、ブロツク７６に下る。ブロツク７６で、プログラム
はＳＰＤＴタイマを始動し、ブロツク７８に進む。ブロ
ツク７８でプログラムはセツト・フレームを発生して、
外部ポートを介して送出し、ブロツク８０に下る。ブロ
ツク８０において、プログラムはセツト・フレーム送信
ラツチを１にセツトし、ブロツク８２を介して出る。

第５図はブリツジ・タイマ及びラツチを制御するのに使
用する流れ図を示す。プログラムの最初のブロツクは番
号８４で同定した導入ブロツクである。ブロツク８４か
ら、プログラムはブロツク８６に下り、ここでＳＰＤＴ
タイマが時間切れパルスを出力しているかどうかを検出
する。もし時間切れパルスが出力されていなければ、プ
ログラムはブロツク８８に強制される迄ループする。ブ
ロツク８８でプログラムは新ＬＢ状態ラツチの状態を旧
ＬＢ状態ラツチに移し、ブロツク９０に下る。ブロツク
９０で、プログラムは新ＬＢ状態ラツチが論理１にセツ
トされているかどうかを検査する。論理１にセツトされ
ていなければ、プログラムはブロツク９２に下る。ブロ
ツク９２において、プログラムは新ＬＢ状態ラツチ、ポ
ートＡ内部ラツチ、ポートＢ内部ラツチ及びセツト・フ
レーム送信ラツチをリセツトする。プログラムはブロツ
ク９４を通つて出る。ブロツク９０を参照して、もし新
ＬＢ状態ラツチが１にセツトされていると、プログラム
はブロツク９６に下り、ここで外部ポートを介して探索
フレームを送出する。次にプログラムはブロツク９８に
下る。ブロツク９８でプログラムは、リセツト・フレー
ムを内部ポートを介して送出し、ブロツク９２に下る。
ブロツク９２において、プログラムは前述の機能を遂行
して、ブロツク９４を介して出る。

第６図は停止フレームを処理するためのプログラムの流
れ図を示す。要するに、停止フレームが受取られる時、
ブリツジは新ＬＢ状態ラツチをリセツトして、プログラ
ムを出る。

第７図はリセツト・フレームを処理するためのプログラ
ムを示す。要するに、ブリツジはリセツト・フレームを
受取ると、ＬＢ葉ラツチを０にリセツトし、プログラム
を出る。

動作について説明すると、ＬＢ経路の構成／再構成過程
は根リング上のステーシヨンによつて開始される。この
ステーシヨンを選択する規準は本発明の範囲外であるの
で説明しない。ステーシヨンは内部レジスタから奇／偶
ビツトの新しい値を得る事によつてＬＢ経路の送再構成
過程を開始する。上述の様に、奇／偶ビツトの値は相継
ぐ再構成サイクル間で交代しなければならない。次にス
テーシヨンはセツト・フレームを送出する。セツト・フ
レームはそのリング上のすべてのブリツジの内部ラツチ
を既知の値にセツトし、タイマを始動する。タイマが時
間切れになると、ステーシヨンは探索フレームを送出す
る。根リング上の各ブリツジは探索フレームを受取つ
て、その中の奇／偶ビツトを外部ポートの奇／偶ラツチ
の設定値と比較する。とりわけ、ブリツジはＳＰＤＴタ
イマを活性化する。ブリツジが他のセツト・フレームも
しくは停止フレームを受取る前にタイマが時間切れにな
ると、ブリツジは自身をＬＢブリツジとして特徴付け、
この事を示すためにラツチをセツトする。次にブリツジ
は探索フレームを再送出して、それ自身を葉ブリツジと
して特徴付ける。

もしＳＰＤＴタイマが時間切れになる前に他のセツト・
フレームを受取ると、ブリツジは優先順位決定モードに
変つて、当該ブリツジがＬＢブリツジでなければならな
いかどうかを決定する。この決定はブリツジのＬＢ優先
コード及びアドレスと、受取つたセツト・フレーム中の
ＬＢＰＣ及びソース・アドレスとを、当該ブリツジで比
較する事によつて行われる。最高のＬＢＰＣを有するブ
リツジが勝者のＬＢブリツジに指定され、この事を示す
ために停止フレームを発生する。両方のＬＢＰＣが等し
い場合には、最大のソース・アドレスを有するブリツジ
が勝者となる。ＬＢブリツジであると指定されたブリツ
ジは、探索フレームを根ノードからさらに下流即ち外側
のブリツジに再送出する。次にプロセスは探索フレーム
が根ノードから一番遠いリングに達する迄続けられる。
これによって、接続された全ブリッジにわたって、スパ
ニング・ツリーの形態でＬＢ経路が認識される。探索フ
レームを再送出する各ブリツジは、試験的にそれ自身を
葉ブリツジとして特徴付ける。この特徴付けはソース・
リングからさらに遠いブリツジから送られたリセツト・
フレームを受取る迄保持される。

Ｆ．発明の効果 本発明に従い、通信回路網中の目的のステーシヨンにメ
ツセージの単一のコピーだけが伝送される装置及び方法
が与えられる。

【図面の簡単な説明】

第１図は２ポート・ブリツジの概略的ブロツク図であ
る。第２図は２ポート・ブリツジの詳細なブロツク図で
ある。第３図はセツト・フレームを処理するのに使用す
るプログラムの流れ図である。第４図は探索フレームを
処理するのに使用するプログラムの流れ図である。第５
図はブリツジのタイマ及びラツチを制御するのに使用す
るプログラムの流れ図である。第６図は停止フレームを
処理するのに使用するプログラムの流れ図である。第７
図はリセツト・フレームを処理するプログラムの流れ図
である。 １０……ブリツジ、１２……マイクロプロセツサ、１４
……バス、１６……メモリ、１８、２０……ステーシヨ
ン中継論理装置。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の通信網が複数のブリッジによって相
   互接続され、該各通信網に複数のデータ端末装置が接続
   されている通信システムにおいて、限定された同報通信
   （ＬＢ）経路を決定するための方法であって、 （ａ）第１の通信網に接続されている制御データ端末装
   置から、メッセージが転送された時間を表わすとともに
   連続するＬＢ経路の構成サイクルで交番するような第１
   の時間コードを情報フィールド中に含む、上記ＬＢ経路
   を探索するための第１のメッセージを発生して送出する
   段階と、 （ｂ）上記第１の通信網とそれ以外の通信網とに接続さ
   れたブリッジの内部ポートで上記第１のメッセージを受
   け取る段階と、 （ｃ）上記ブリッジにおいて上記第１の時間コードを検
   査して、このコードが、該ブリッジの外部ポートの時間
   コード値を含む状態ラッチのコードと関連するかどうか
   を決定する段階と、 （ｄ）上記第１の時間コードと状態ラッチのコードとが
   一致する場合には、上記第１のメッセージを廃棄する段
   階と、上記の両コードが一致しない場合には、該状態ラ
   ッチのコードを該第１の時間コードに設定し、 （ｅ）上記ブリッジが、外部ポートに接続された通信網
   上に、上記第１の時間コードに類する第２の時間コード
   を含む第２のメッセージを送出して、所定の時間の間稼
   働する該ブリッジ内のタイマをセットする段階と、 （ｆ）上記ブリッジにおいて入力メッセージをモニタ
   し、上記タイマが時間切れになる前に他のブリッジから
   の上記第２のメッセージを受信した場合、当該通信網に
   おいてどのブリッジをＬＢブリッジとして選択するかを
   上記ブリッジで決定し、受信しなかった場合、上記ブリ
   ッジを葉ブリッジとして指定しＬＢ経路を確立する段階
   と、 （ｇ）上記（ｆ）で選択されたＬＢブリッジから、当該
   ＬＢブリッジの外部ポート側に接続された他の通信網上
   にあるブリッジの内部ポートに、上記の第１のメッセー
   ジを再び送出し、上記通信システムにおいてＬＢ経路を
   確立するまで、上記（ｂ）ないし（ｆ）の工程を繰り返
   す段階を有する、 限定された同報通信経路を決定する方法。