JPH06243092A

JPH06243092A - バスアービタ及び通信機器

Info

Publication number: JPH06243092A
Application number: JP5171474A
Authority: JP
Inventors: Hiroyuki Hayama; 宏幸葉山
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 1992-12-22
Filing date: 1993-07-12
Publication date: 1994-09-02

Abstract

(57)【要約】【目的】通信制御ＬＳＩのデータ転送時にオーバーラ
ンやアンダーラン等のエラーを低減させることができ、
連続したデータ転送が発生してもＣＰＵの待ち時間を最
小限にすることができるバスアービタ及び通信機器を提
供する。【構成】データの送受信を行う複数の通信制御ＬＳ
Ｉ，メモリ，ＣＰＵを有し、かつ複数の通信制御ＬＳＩ
とメモリとを接続する１つの内部バスを有し、さらに各
通信制御ＬＳＩとメモリ間のデータ転送に対して内部バ
スの使用権を調停すべく、各通信制御ＬＳＩからのバス
占有要求を受けると共に特定の通信制御ＬＳＩにバス占
有許可を与えるバスアービタ１４を有する通信機器にお
いて、バスアービタ１４は、各通信制御ＬＳＩからのバ
ス占有要求のいずれを優先させるかの優先度の設定を、
各通信制御ＬＳＩの通信頻度を監視するＣＰＵからの指
令によってダイナミックに変更するようにしたことを特
徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信機器に用いられる
バスアービタに関する。

【０００２】

【従来の技術】ＬＡＮ（Local Area Network）等の通信
機器の普及は近年著しいものがある。

【０００３】これらの通信機器の中には複数の通信ポー
トを持つものも多い。この通信ポートにはイーサネット
（Ethernet）、ＦＤＤＩ(Fiber distributed data inte
r-face) 、シリアル通信等それぞれの用途に応じた通信
制御ＬＳＩ(Large scaleintegrated circuit）が用いら
れる。

【０００４】図１１は２つの通信制御用ＬＳＩを有する
従来の通信機器の概略構成例である。

【０００５】同図に示すように通信機器は、データの送
受信を行う２つの通信制御ＬＳＩ１、２，メモリ３，Ｃ
ＰＵ４を有し、かつ２つの通信制御ＬＳＩ１、２とメモ
リ３とを接続する１つの内部バス５を有し、さらに各通
信制御ＬＳＩ１、２とメモリ３間のデータ転送に対して
内部バス５の使用権を調停すべく、各通信制御ＬＳＩ
１、２からの内部バス５を占有する要求（以下バス占有
要求という）を受けると共にいずれか一方の特定の通信
制御ＬＳＩ１（または２）に内部バス５の占有許可（以
下バス占有許可という）を与えるバスアービタ６を有す
る。

【０００６】このような通信機器において、各通信制御
ＬＳＩ１、２がデータを送受信する時、まずバスアービ
タ６に対してバス占有要求を行い、その後バスアービタ
６からバス占有許可を受けてからメモリ３との間で内部
バス５を介してデータ転送を行う。このとき、各通信制
御ＬＳＩ１、２からバスアービタ６にバス占有要求が発
せられてから、バス占有許可が与えられて実際にデータ
転送が行われるまで「待ち時間」が発生するので、デー
タのオーバーラン（前の受信データの処理が終了する前
に次の受信データが入力されること）やアンダーラン
（送信データの準備前に送信が行われること）等のエラ
ーが起こるおそれがある。

【０００７】そこで、このようなエラーが生じないよう
に各通信制御ＬＳＩ１、２には後述するＦＩＦＯ(First
-In First-Out)メモリが内蔵され、受信したデータのバ
ッファリングを行うことができるようにしている場合が
多い。

【０００８】ところがＦＩＦＯメモリにバッファリング
できるデータの量には限界があり、あまり待ち時間が長
いと、各通信制御ＬＳＩ１、２にオーバーランやアンダ
ーランが生じるおそれがある。

【０００９】ここで図１２は図１１に示した通信制御Ｌ
ＳＩのメモリへのデータ転送のようすを説明するための
説明図である。

【００１０】同図において、２つの通信制御ＬＳＩ１、
２はそれぞれＦＩＦＯメモリ７、８を内蔵しており、両
通信制御ＬＳＩ１、２が同時にデータ受信を行う場合、
内部バス５は共有しているため、例えば一方の通信制御
ＬＳＩ１がメモリ３に対してデータ転送を行っていると
きは、他方の通信制御ＬＳＩ２は内部バス５の占有を待
っている状態（占有待ち状態）となり、その間に外部か
ら受信したデータは通信制御ＬＳＩ２内のＦＩＦＯメモ
リ８に一時的に格納されるようになっている。

【００１１】ところで、バスアービタ６の優先度（各通
信制御ＬＳＩ１、２からのバス占有要求のいずれを優先
させるかの優先度）の決定法は、普通「優先度固定方
式」か、または「ローテーション方式」が用いられる。
尚、この「ローテーション方式」は、優先度がローテー
ションするため平均すると各バス占有要求の優先度は同
一となる。

【００１２】図１３は優先度固定方式を用いた従来のバ
スアービタの概略構成図である。

【００１３】同図および図１１において、バスアービタ
６は、通信制御ＬＳＩ１だけからバス占有要求（ＲＥＱ
１）がある場合には通信制御ＬＳＩ１にバス占有許可
（ＡＣＫ１）を与え、通信制御ＬＳＩ２だけからバス占
有要求（ＲＥＱ２）がある場合には通信制御ＬＳＩ２に
バス占有許可（ＡＣＫ２）を与える。しかしながら両通
信制御ＬＳＩ１、２から同時にバスアービタ６にバス占
有要求が行われた場合には、通信制御ＬＳＩ１側のバス
占有要求（ＲＥＱ１）を優先させてバス占有許可（ＡＣ
Ｋ１）を通信制御ＬＳＩ１に与えるようになっている。

【００１４】図１４はバスアービタを用いた通信機器の
他の従来例である。

【００１５】図１１に示した通信機器との相違点はＣＰ
Ｕの指令に基づかず、バスアービタ６が単独で「優先度
固定方式」か、または「ローテーション方式」により内
部バス５の優先度を決定するようになっている点であ
る。

【００１６】

【発明が解決しようとする課題】ところで、図１２に戻
って、ＦＩＦＯメモリ７、８の斜線部７ａ、８ａは受信
データの格納量（受信頻度）を示している。同図より通
信制御ＬＳＩ２のＦＩＦＯメモリ８のデータ格納量が、
通信制御ＬＳＩ１のＦＩＦＯメモリ７のデータ格納量に
比べて多くなっている。すなわち通信制御ＬＳＩ２のＦ
ＩＦＯメモリ８に格納されている未処理のデータの量
が、通信制御ＬＳＩのＦＩＦＯメモリ７に格納されてい
る未処理のデータの量より多くなっていることを表わし
ている。

【００１７】このとき、通信制御ＬＳＩ２が受信してい
るデータを、通信制御ＬＳＩ１が受信しているデータよ
りも優先的に処理しなければ、通信制御ＬＳＩ１側でオ
ーバーランが生じるおそれがある。

【００１８】しかしながら、バスアービタ６の優先度決
定の方式として通信制御ＬＳＩ１側のデータ処理を優先
させる「優先度固定方式」を用いている場合、通信制御
ＬＳＩ１側の処理は後回しにされてしまいエラーが生じ
てしまうことになる。

【００１９】また、「ローテーション方式」の場合でも
常に通信制御ＬＳＩ２側が優先的に処理されるわけでは
ない。通信制御ＬＳＩ２側を優先させる固定方式を用い
ているならばこの場合には問題は生じないが、逆に通信
制御ＬＳＩ１におけるデータ受信頻度が多くなったとき
に同様の問題が発生する。尚、図＃８に示した通信機器
においても同様の問題が発生する。

【００２０】ここで、図１５を参照してバスアービタに
おけるバスアービトレーションの様子を説明する。図１
５は図１３に示したバスアービタのバスアービトレーシ
ョンの動作例を示す図である。同図において、（ａ）は
バースト転送のタイミングを示し、（ｂ）はＣＰＵから
のアクセス要求のタイミングを示し、（ｃ）はＣＰＵの
アクセスのタイミングを示している。

【００２１】あるデバイスがバースト転送を行っている
最中に（ａ）、ＣＰＵや他のデバイスから内部バスの占
有要求が行われても、バースト転送が終了するまで待ち
状態となる（ｂ、ｃ）。ＣＰＵが緊急性が高い処理を行
っている場合や、他のデバイスが直ぐに転送を行いたい
場合でも、バースト転送終了まで長時間待ち状態にな
り、何等かの異常や障害が発生するおそれがある。

【００２２】これを防ぐ方法としては、バースト転送を
止めバス占有時の転送回数を１回とするか、バースト転
送を行う際でも連続転送時間を短く制限するやり方があ
る。しかし、この方法では転送速度が下がってしまうと
いう問題がある。

【００２３】そこで、本発明の目的は、上記課題を解決
し、通信制御ＬＳＩのデータ転送時にオーバーランやア
ンダーラン等のエラーを低減させることができ、連続し
たデータ転送が発生してもＣＰＵの待ち時間を最小限に
することができるバスアービタ及び通信機器を提供する
ことにある。

【００２４】

【課題を解決するための手段】上記目的を達成するため
に本発明は、データの送受信を行う複数の通信制御ＬＳ
Ｉ，メモリ，ＣＰＵのデバイスを有し、かつ、これらデ
バイスを接続する１つの内部バスを有し、さらに各デバ
イス間のデータ転送に対して内部バスの使用権を調停す
べく、各デバイスからのバス占有要求を受けると共に特
定のデバイスにバス占有許可を与えるバスアービタを有
する通信機器において、各デバイスからのバス占有要求
のいずれを優先させるかの優先度の設定を、各デバイス
の通信頻度を監視するＣＰＵからの指令によってダイナ
ミックに変更するようにしたものである。

【００２５】また本発明は、データの送受信を行う複数
の通信制御ＬＳＩ，メモリ，ＣＰＵのデバイスを有し、
かつ、これらデバイスを接続する１つの内部バスを有
し、さらに各デバイス間のデータ転送に対して内部バス
の使用権を調停すべく、各デバイスからのバス占有要求
を受けると共に特定のデバイスにバス占有許可を与える
バスアービタを有する通信機器において、各デバイスの
通信頻度を監視する通信頻度測定部を有すると共に各デ
バイスからのバス占有要求のいずれを優先させるかの優
先度の設定を、通信頻度測定部の測定通信頻度によって
頻度順に割り当てるようにしたものである。

【００２６】さらに本発明は、データの送受信を行う複
数の通信制御ＬＳＩ，メモリ，ＣＰＵのデバイスを有
し、かつ、これらデバイスを接続する１つの内部バスを
有し、さらに各デバイス間のデータ転送に対して内部バ
スの使用権を調停すべく、各デバイスからのバス占有要
求を受けると共に特定のデバイスにバス占有許可を与え
るバスアービタを有する通信機器において、各デバイス
は、バス占有要求をバスアービタに対して発するとき、
バス占有要求とバス占有時間とを同時に通知し、バスア
ービタは、そのときのＣＰＵの状態や他デバイスからの
要求頻度条件からバス占有時間のしきい値を定め、バス
占有要求時のバス占有時間がバス占有時間のしきい値よ
りも小さい場合は、バス占有を許可し、バス占有要求時
のバス占有時間がバス占有時間のしきい値よりも大きい
場合は、バス占有を許可せず、バス占有時間のしきい値
がバス占有要求時のバス占有時間よりも大きくなるまで
バス占有を待たせるものである。

【００２７】さらにまた本発明は、データの送受信を行
う複数の通信制御ＬＳＩ，メモリ，ＣＰＵのデバイスを
有し、かつ、これらデバイスを接続する１つの内部バス
を有し、さらに各デバイス間のデータ転送に対して内部
バスの使用権を調停すべく、各デバイスからのバス占有
要求を受けると共に特定のデバイスにバス占有許可を与
えるバスアービタを有する通信機器において、連続デー
タ転送終了までの残り時間を表示するタイマを設け、Ｃ
ＰＵがデータバスを介してデータアクセスを行うとき、
予めしきい値を定めておき、データアクセスを行う時に
タイマの残り時間がしきい値以下の場合は、ＣＰＵは転
送終了までＷＡＩＴ状態とし連続データ転送終了後、デ
ータバスを介したデータアクセスを行い、データアクセ
ス時にタイマの残り時間がしきい値以上の場合は、ＣＰ
Ｕはその要求を保留して、別の処理を行い連続データ転
送終了後もとの処理に戻ってデータバスを介してデータ
アクセスを行うものである。

【００２８】

【作用】上記構成によれば、バスアービタの各デバイス
からのバス占有要求のいずれを優先させるかの優先度の
設定を、各デバイスの通信頻度を監視するＣＰＵからの
指令によってダイナミックに変更するようにしたので、
同時に複数のデバイスからバス占有要求がある場合に
は、最も通信頻度の多いデバイスに優先的に内部バスの
占有許可を与える。

【００２９】また、各デバイスの通信頻度を監視する通
信頻度測定部を有すると共に各デバイスからのバス占有
要求のいずれを優先させるかの優先度の設定を、通信頻
度測定部の測定通信頻度によって頻度順に割り当てるよ
うにしたので、各デバイスの通信頻度が変化しても常に
通信頻度数の多い順に内部バスを優先して使用すること
ができる。従って常に最も通信頻度の多いデバイスに内
部バスの使用権が優先的に与えられるので、オーバーラ
ンやアンダーラン等のエラーの発生率を低下させること
ができる。

【００３０】さらに、各デバイスがバスアービタに対し
てバス占有要求とバス占有時間とを同時に通知し、バス
アービタはＣＰＵの動作状態等から占有時間のしきい値
を決め、各デバイスが要求する占有時間がしきい値より
大きい場合には、優先度の高い処理が長時間またされる
可能性があるためバス占有要求を受付けないので、優先
度の高い処理が優先的に処理される。各デバイスが要求
する占有時間がしきい値より小さい場合にはバス占有要
求を受付けるので、データの転送速度が低下することが
なくなる。

【００３１】さらにまた、連続データ転送終了までの残
り時間がタイマに示され、ＣＰＵからのアクセス要求時
に残り時間がしきい値より小さい場合にはＣＰＵは転送
終了まで待ち状態とし、残り時間がしきい値より大きい
場合にはその要求を保留して他の処理を行い、転送終了
後に元の処理に戻るようにしたので、ＣＰＵの待ち時間
が減少する。

【００３２】

【実施例】以下、本発明の一実施例を添付図面に基づい
て詳述する。

【００３３】図２は本発明のバスアービタを適用した通
信機器の一実施例の概略構成図であり図１は図２に示し
たバスアービタおよび優先度設定レジスタの動作を説明
するための説明図である。

【００３４】図２において、１０は例えばＲＡＭ(Rando
m Access Memory)からなるメモリであり、内部バス１１
に接続されている。内部バス１１には２つの通信制御Ｌ
ＳＩ１２、１３が接続されており、各通信制御ＬＳＩ１
１、１３にはバスアービタ１４が接続されている（これ
らＲＡＭ１０、各通信制御ＬＳＩ１１〜１４はデバイス
に対応している）。

【００３５】各通信制御ＬＳＩ１２、１３は、それぞれ
ＦＩＦＯメモリ（図示せず）を内蔵しており、外部から
データを受信したとき、一旦ＦＩＦＯメモリに格納した
後、内部バス１１を介してメモリ１０に転送したり、メ
モリ１０に記憶されたデータを内部バス１１を介して外
部へ送信したりするようになっている。

【００３６】各通信制御ＬＳＩ１２、１３は、データの
送受信時に、バスアービタ１４に対してバス占有要求を
行い、その後バスアービタ１４からバス占有許可を受け
てから内部バス１１を使用してメモリ１０との間でデー
タのやり取りを行うようになっている。

【００３７】一方、内部バス１１にはＣＰＵ１５が接続
されており、ＣＰＵ１５はこの内部バス１１を介して各
通信制御ＬＳＩ１２、１３の通信頻度を監視するように
なっている。通信頻度の監視は例えばＦＩＦＯメモリの
データ格納量を測定することにより行われるが、これに
限定されるものではなく、ある決められた時間前から現
在までの送受信フレーム数をカウントする方法や内部バ
ス１１を介したデータ転送回数をカウントする方法を用
いてもよい。

【００３８】ＣＰＵ１５はさらに優先度設定レジスタ１
６に接続されており、この優先度設定レジスタ１６はバ
スアービタ１４に接続されている。

【００３９】図１において、バスアービタ１４は、たと
えば通信制御ＬＳＩ１２だけからバス占有要求（ＲＥＱ
１）がある場合にはその通信制御ＬＳＩ１２にバス占有
許可（ＡＣＫ１）を与え、通信制御ＬＳＩ１３だけから
バス占有要求（ＲＥＱ２）がある場合にはその通信制御
ＬＳＩ１３にバス占有許可（ＡＣＫ２）を与えるように
なっている。

【００４０】ところが、バスアービタ１４に両通信制御
ＬＳＩ１２、１３から同時にバス占有要求（ＲＥＱ１、
ＲＥＱ２）がある場合には、バスアービタ１４は調停を
行うようになっており、優先度設定レジスタ１６の出力
値を変化させることにより優先度が変わるようになって
いる。

【００４１】優先度設定レジスタ１６は、ＣＰＵ１５か
らの指令により、レジスタ出力値（Ｐｒｉ信号）として
「１」論理レベルまたは「０」論理レベルを出力するよ
うになっている。

【００４２】バスアービタ１４は、例えばＰｒｉ信号が
「０」論理レベルのときには通信制御ＬＳＩ１２側から
のバス占有要求（ＲＥＱ１）を優先させて、通信制御Ｌ
ＳＩ１２に内部バス１１を使用するバス占有許可（ＡＣ
Ｋ１）を与える。これとは逆にＰｒｉ信号が「１」論理
レベルのときには通信制御ＬＳＩ１３側からのバス占有
要求（ＲＥＱ２）を優先させて、通信制御ＬＳＩ１３に
内部バス１１を使用するバス占有許可（ＡＣＫ２）を与
えるようになっている。

【００４３】次に実施例の作用を述べる。

【００４４】各通信制御ＬＳＩ１２、１３は外部からデ
ータを受信すると、まずバスアービタ１４に内部バス１
１のバス占有要求（ＲＥＱ１、ＲＥＱ２）を行うと共
に、一旦ＦＩＦＯメモリに受信データを格納する。ＣＰ
Ｕ１５は各通信制御ＬＳＩ１２、１３のＦＩＦＯメモリ
のデータ格納量を測定する。通信制御ＬＳＩ１２のＦＩ
ＦＯメモリの受信データ格納量が多い場合には優先度設
定レジスタ１６から「０」論理レベルのＰｒｉ信号をバ
スアービタ１４に送出させる。バスアービタ１４はこの
Ｐｒｉ信号に従って、通信制御ＬＳＩ１２に内部バス１
１のバス占有許可（ＡＣＫ１）を与える。バスアービタ
１４からバス占有許可（ＡＣＫ１）を受けた通信制御Ｌ
ＳＩ１２は、内部バス１１を使用してＦＩＦＯメモリに
格納した受信データを、内部バス１１を介してメモリ１
０に転送する。メモリ１０は通信制御ＬＳＩ１２から転
送された受信データを格納する。

【００４５】通信制御ＬＳＩ１２が受信したデータのメ
モリ１０への転送が終了したら、ＣＰＵ１５は、優先度
設定レジスタ１６から「１」論理レベルのＰｒｉ信号を
バスアービタ１４に送出させる。バスアービタ１４はこ
のＰｒｉ信号に従って、通信制御ＬＳＩ１３に内部バス
１１を使用するバス占有許可（ＡＣＫ２）を与える。バ
スアービタ１４からバス占有許可（ＡＣＫ２）を受けた
通信制御ＬＳＩ１３は、内部バス１１を使用してＦＩＦ
Ｏメモリに格納した受信データを、内部バス１１を介し
てメモリ１０に転送する。メモリ１０は通信制御ＬＳＩ
１３が受信したデータを格納して通信機器の動作が終了
する。

【００４６】すなわち、使用頻度の多い通信制御ＬＳＩ
１２（または１３）が内部バス１１を優先的に使用して
メモリ１０に受信データを転送する。

【００４７】以上において、本実施例では、バスアービ
タ１４の各通信制御ＬＳＩ１２、１３からのバス占有要
求のいずれを優先させるかの優先度の設定を、各通信制
御ＬＳＩ１２、１３の通信頻度を監視するＣＰＵ１５か
らの指令によってダイナミックに変更するようにしたの
で、同時に２つの通信制御ＬＳＩ１２、１３からバス占
有要求がある場合には、最も通信頻度の多い通信制御Ｌ
ＳＩに優先的に内部バス１１のバス占有許可を与える。

【００４８】従って、データ転送におけるオーバーラ
ン、アンダーランの起こる確率が減少し、信頼性の高い
通信機器を実現することができる。また、各通信制御Ｌ
ＳＩの内部バス使用権の優先度をＣＰＵにより自由に設
定できるため「ある通信ポートを優先的に処理する」等
の様々な設定が可能になり柔軟なシステムを構築するこ
とができる。

【００４９】図３は本発明のバスアービタの他の実施例
を適用した通信機器の概略構成図であり、図４は図３に
示したバスアービタおよび通信頻度測定部の動作を説明
するための説明図である。

【００５０】図１および図２に示した実施例との相違点
は、通信頻度測定部の測定に基づいてバスアービタが優
先度を設定する点である。

【００５１】図１に示すように通信機器は、データの送
受信を行う２つの通信制御ＬＳＩ１２、１３，メモリ１
０を有し、かつ各通信制御ＬＳＩ１２、１３とメモリ１
０とを接続する１つの内部バス１１を有し、さらに各通
信制御ＬＳＩ１２、１３とメモリ１０間のデータ転送に
対して内部バス１１の使用権を調停すべく、各通信制御
ＬＳＩ１２、１３からのバス占有要求を受けると共に特
定の通信制御ＬＳＩ１２（または１３）にバス占有許可
を与えるバスアービタ１４を有している。この通信機器
において、バスアービタ１４は、各通信制御ＬＳＩ１
２、１３の通信頻度を監視する通信頻度測定部１７を有
すると共に各通信制御ＬＳＩ１２、１３からのバス占有
要求のいずれを優先させるかの優先度の設定を、通信頻
度測定部１７の測定通信頻度によって頻度順に割り当て
るようになっている。

【００５２】通信頻度の測定の方法としては、ある決め
られた時間前から現在までの送受信フレーム数をカウン
トする方法、内部バス１１を介したデータ転送回数をカ
ウントする方法、通信制御ＬＳＩ１２、１３内のＦＩＦ
Ｏメモリに格納されているデータ量を測定する方法等が
ある。通信頻度測定部１７では、測定結果から通信頻度
の多い通信制御ＬＳＩ１２（または１３）からのバス占
有要求の優先度を高くするようにバスアービタ１４に対
して指令するようになっている。

【００５３】図２において、バスアービタ１４は、２つ
のバス占有要求（ＲＥＱ１、ＲＥＱ２）を調停してバス
占有許可（ＡＣＫ１、ＡＣＫ２）を与えるが、同時にバ
ス占有要求が行われた場合、通信頻度測定部１７の出力
値により優先度が変化するようになっている。例えば通
信制御ＬＳＩ１２の通信頻度が高い場合には、通信頻度
測定部１７ではＰｒｉ信号を「０」論理レベルにし、こ
れを受けてバスアービタ１４は通信制御ＬＳＩ１２にバ
ス占有許可（ＡＣＫ１）を与えて内部バス１１を優先的
に使用させる。

【００５４】これとは逆に通信制御ＬＳＩ１３の通信頻
度が高い場合、通信頻度測定部１７ではＰｒｉ信号を
「１」論理レベルにし、バスアービタ１４は通信制御Ｌ
ＳＩ１３にバス占有許可（ＡＣＫ２）を与えて内部バス
１１を優先的に使用させるので、通信頻度の多い順に通
信制御ＬＳＩ１２（または１３）に内部バス１１の使用
権が与えられる。

【００５５】以上において、本実施例においては、各通
信制御ＬＳＩの通信頻度を監視する通信頻度測定部を有
すると共に各通信制御ＬＳＩからのバス占有要求のいず
れを優先させるかの優先度の設定を、通信頻度測定部の
測定通信頻度によって頻度順に割り当てるようにしたの
で、各通信制御ＬＳＩの通信頻度に応じて通信制御ＬＳ
Ｉの内部バス使用権の優先度が自動的に変更されるめ、
データ転送におけるオーバーラン、アンダーランの起こ
る確率が減少し、信頼性の高い通信機器を構成すること
ができる。

【００５６】図５は本発明のバスアービタの他の実施例
の概略構成図である。

【００５７】図１に示した実施例との相違点は、バス占
有要求時にバスアービタに対してバス占有時間も同時に
通知し、バスアービタではＣＰＵの動作状態等から占有
時間しきい値を決め、要求占有時間がしきい値以上で優
先度の高い処理が長時間待たされる可能性のある場合に
はバス占有要求を受付けないようにしたことにある。

【００５８】同図に示すバスアービタは、通信機器内に
組み込まれており、占有時間のしきい値を決定する占有
時間しきい値決定部２０と、バス占有要求（デジタル
形式の信号）及びバス占有要求時間（デジタル形式の
信号）を受信するバス占有要求受信部２１と、バス占
有要求（デジタル形式の信号）及びバス占有要求時
間（デジタル形式の信号）を受信するバス占有要求受
信部２２と、バス占有要求とバス占有要求とを調停
してバス占有要求許可（デジタル形式の信号）或いは
バス占有要求許可（デジタル形式の信号）を出力する
占有要求調停部２３とで構成されている。

【００５９】バス占有要求受信部２１は、占有時間比
較部２４と２入力アンドゲート２５とからなっている。
占有時間比較部２３は、バス占有要求時間と占有時間
のしきい値とを比較し、バス占有要求時間が占有時間
のしきい値より小さいときは、例えば「１」論理レベル
の信号を２入力アンドゲート２５の一方の入力端子に出
力し、バス占有要求時間が占有時間のしきい値より大
きいときは、「０」論理レベルの信号を２入力アンドゲ
ート２５の一方の入力端子に出力する。２入力アンドゲ
ート２５は、その他方の入力端子にバス占有要求が入
力されており、バス占有要求と占有時間比較部２４の
出力との論理積を演算して占有要求調停部２３に出力す
るようになっている。

【００６０】バスアービタは、バス占有要求時間と占有
時間しきい値とを比較し、要求時間がしきい値よりも小
さい場合は、占有要求調停部２３にその要求を伝える。
占有要求調停部２３では、この要求と他のデバイスから
の要求との調停を行い、バス占有許可を返す。これに対
して、要求時間がしきい値よりも大きい場合は、占有要
求調停部２３にその要求を伝えず、その結果バス占有要
求が返ることはない。

【００６１】図６を参照してバスアービトレーションの
動作を説明する。

【００６２】図６は図５に示したバスアービタのバスア
ービトレーションの動作を示す説明図である。（ａ）は
バス占有時間のしきい値を示し、（ｂ）は他のデバイス
からのアクセス要求のタイミングを示し、（ｃ）は他の
デバイスからのアクセスのタイミングを示し、（ｄ）は
ＣＰＵからのアクセス要求のタイミングを示し、（ｅ）
はＣＰＵのアクセスのタイミングを示している。

【００６３】同図（ａ）〜（ｅ）において、ＣＰＵが優
先度の高い処理を行っているときは、ＣＰＵが占有時間
のしきい値を小さい値（Ｔ１）に設定する。他のデバイ
スからのアクセス要求は占有要求時間がＴ１より小さい
場合（ｔ₁＜Ｔ１）にはそのデバイスに対してバス占有
要求が許可されるが、しきい値がＴ１より大きい場合
（Ｔ１＜ｔ₂＜Ｔ２）にはバス占有要求は許可されず、
占有時間のしきい値が大きい値（Ｔ２）に変わるまで待
たされる。

【００６４】これによりＣＰＵが他の要求によるバス転
送により待たされる時間は、最大でも占有時間しきい値
以下となり（＜Ｔ１）、優先度の高い処理を行っている
場合、このしきい値を低く設定すれば、大幅に待たされ
ることがなくなる。

【００６５】一方、ＣＰＵがあまり優先度の高い処理を
行っていない場合、占有しきい値を高く設定すれば、他
の要求は長時間連続でバースト転送を行うことができ、
高速データ転送が可能となる。

【００６６】以上において、本実施によれば優先度の高
い処理が、バースト転送によって長時間待たされること
がなくなり、通信機器のシステム全体として、より効率
的な動作を行うことができる。また、優先度の高い処理
が待たされることにより発生する異常を防止することが
でき、より信頼性の高い通信機器のシステムを構築する
ことができる。

【００６７】また優先度の高い処理がない場合、長時間
連続したバースト転送によって、高効率な伝送を行うこ
とができる。

【００６８】図７は本発明のバスアービタを適用した通
信機器の実施例の概略構成図である。

【００６９】本実施例の特徴は、連続データ転送終了ま
での残り時間を示すタイマを設け、ＣＰＵからのアクセ
ス要求時、その残り時間があるしきい値以下ならば、従
来と同様にＣＰＵは転送終了まで待ち状態とするが、残
り時間があるしきい値以上ならば、その要求を保留して
別の処理を行い、転送終了後に元の処理に戻るようにし
たことにあり、これによってＣＰＵの待ち時間を減らし
たことにある。

【００７０】同図に示すように通信機器はアクセス要求
を行うＣＰＵ３０と、予めしきい値を決め、ＣＰＵ３０
からのアクセス要求時、バス占有残り時間タイマ値とし
きい値との比較を行い、バス占有要求、ＡＣＫ信号の送
信及び割込み要求を行うＣＰＵバスアクセス回路３１
と、通信用ＬＳＩ等の他のデバイスからのバス占有時間
よりバス占有残り時間を示すバス占有残り時間タイマ３
２と、ＣＰＵバスアクセス回路３１や他のデバイスから
のバス占有要求に対して必要に応じてバス占有許可を与
えるバスアービタ３３とで構成されている。尚、しきい
値の設定の方法としては、ＣＰＵ３０等からの設定指令
によりダイナミックに変えられるようにしてもよい。

【００７１】通信用ＬＳＩ等のデバイスがバスを占有す
る場合、最初にバス占有時間も指定するようにする。そ
して、バスを占有して転送を行っている最中に、タイマ
がバス占有残り時間（＝バス占有時間指定値−転送経過
時間）を示す。バス転送を行っていないときは、このタ
イマ値は「０」となる。

【００７２】ここで、図８は図７に示した通信機器のタ
イマ値がしきい値よりも小さい場合の動作を示す説明図
であり、図９は図７に示した通信機器のタイマ値がしき
い値よりも大きい場合の動作を示す。図８、９において
（ａ）はバースト転送のタイミングを示し、（ｂ）はＣ
ＰＵ３０からのアクセス要求のタイミングを示し、
（ｃ）はＡＣＫ信号のタイミングを示し、（ｄ）は
割込み信号のタイミングを示し、（ｅ）はＣＰＵアクセ
スのタイミングを示している。

【００７３】図８（ａ）〜（ｅ）において、まず、タイ
マ値がしきい値よりも小さい場合は、バースト転送が終
了してから、アクセスを行うようにする。ＣＰＵ３０は
その間、ＡＣＫ信号が返らないため待ち状態となり、他
の動作を行うことができない。しかし、ＣＰＵ３０の待
ち時間がしきい値を超えることはない。

【００７４】一方、タイマ値がしきい値よりも大きい場
合は、図９（ａ）〜（ｅ）に示すようにバスアクセス回
路はＡＣＫ信号をただちにＣＰＵ３０に返して、ＣＰＵ
３０が待ち状態にならないようにし、同時にＣＰＵに対
して割込みを通知しアクセス要求が保留されたことを知
らせる。

【００７５】図１０は図７に示した通信機器においてア
クセス要求が保留された場合のＣＰＵの動作を示す説明
図である。この例では、ＣＰＵ３０はマルチタスク環境
で動作している。バスアクセス要求が保留されると、バ
スアクセス処理を行っている処理（タスク）をＷＡＩＴ
状態にし、タスク切換えにより別処理（タスク）に制御
を移す。そして、バースト転送が終了し、保留されてい
たＣＰＵ３０によるバスアクセスが行われたら、再びタ
スク切換えにより、元の処理（タスク）に戻り、処理を
再開する。

【００７６】しきい値をこのタスク切換え時間に定めれ
ば、バス占有残り時間タイマ値がしきい値よりも大きい
場合、その差の時間分だけＣＰＵ３０は別の処理を行う
ことができる。

【００７７】以上において本実施例によれば、ＣＰＵ待
ち時間が減ったことにより、ＣＰＵが有効な動作を行っ
ている時間が増え、その結果通信機器のシステム全体と
しての能率向上につながる。また、ＣＰＵによる緊急性
の高い処理が長時間待たされることにより発生する異常
を防止することができ、より信頼性の高い通信機器のシ
ステムを構築することができる。

【００７８】尚、本実施例では通信制御ＬＳＩの数が２
つの場合で説明したが、これに限定されるものではな
く、通信制御ＬＳＩの数が３つ以上の場合であってもよ
い。

【００７９】

【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。

【００８０】(1) 通信制御ＬＳＩのデータ転送時に、通
信頻度の多い方の通信制御ＬＳＩに内部バスの使用権が
与えられるので、オーバーランやアンダーラン等のエラ
ーを低減させることができるバスアービタを実現するこ
とができる。

【００８１】(2) 各デバイスが要求する占有時間がしき
い値より大きい場合にはバス占有要求を受付けず、各デ
バイスが要求する占有時間がしきい値より小さい場合に
はバス占有要求を受付けるので、連続したデータ転送が
発生してもＣＰＵの待ち時間を最小限にすることができ
る通信機器を実現することができる。

【００８２】(3) 連続データ転送終了までの残り時間が
タイマに示され、ＣＰＵからのアクセス要求時に残り時
間がしきい値より小さい場合にはＣＰＵは転送終了まで
待ち状態とし、残り時間がしきい値より大きい場合には
その要求を保留して他の処理を行い、転送終了後に元の
処理に戻るようにしたので、ＣＰＵの待ち時間を最小限
にすることができる通信機器を実現することができる。

【図面の簡単な説明】

【図１】本発明のバスアービタおよび優先度設定レジス
タの動作を説明するための説明図である。

【図２】本発明のバスアービタを適用した通信機器の一
実施例の概略構成図である。

【図３】本発明のバスアービタの他の実施例を適用した
通信機器の概略構成図である。

【図４】図３に示したバスアービタおよび通信頻度測定
部の動作を説明するための説明図である。

【図５】本発明のバスアービタの他の実施例の概略構成
図である。

【図６】図５に示したバスアービタのバスアービトレー
ションの動作を示す説明図である。

【図７】本発明のバスアービタを適用した通信機器の実
施例の概略構成図である。

【図８】図７に示した通信機器のタイマ値がしきい値よ
りも小さい場合の動作を示す説明図である。

【図９】図７に示した通信機器のタイマ値がしきい値よ
りも大きい場合の動作を示す説明図である。

【図１０】図７に示した通信機器においてアクセス要求
が保留された場合のＣＰＵの動作を示す説明図である。

【図１１】２つの通信制御用ＬＳＩを有する従来の通信
機器の概略構成例である。

【図１２】図１１に示した通信制御ＬＳＩのメモリへの
データ転送のようすを示す説明図である。

【図１３】優先度固定方式を用いた従来のバスアービタ
の概略構成図である。

【図１４】バスアービタを用いた通信機器の他の従来例
である。

【図１５】図１３に示したバスアービタのバスアービト
レーションの動作を示す説明図である。

【符号の説明】

１４バスアービタ１６優先度設定レジスタ１７通信頻度測定部

Claims

【特許請求の範囲】

【請求項１】データの送受信を行う複数の通信制御Ｌ
ＳＩ，メモリ，ＣＰＵのデバイスを有し、かつ、これら
デバイスを接続する１つの内部バスを有し、さらに各デ
バイス間のデータ転送に対して前記内部バスの使用権を
調停すべく、各デバイスからのバス占有要求を受けると
共に特定のデバイスにバス占有許可を与えるバスアービ
タを有する通信機器において、各デバイスからの前記バ
ス占有要求のいずれを優先させるかの優先度の設定を、
各デバイスの通信頻度を監視する前記ＣＰＵからの指令
によってダイナミックに変更するようにしたことを特徴
とするバスアービタ。
【請求項２】データの送受信を行う複数の通信制御Ｌ
ＳＩ，メモリ，ＣＰＵのデバイスを有し、かつ、これら
デバイスを接続する１つの内部バスを有し、さらに各デ
バイス間のデータ転送に対して前記内部バスの使用権を
調停すべく、各デバイスからのバス占有要求を受けると
共に特定のデバイスにバス占有許可を与えるバスアービ
タを有する通信機器において、各デバイスの通信頻度を
監視する通信頻度測定部を有すると共に各デバイスから
の前記バス占有要求のいずれを優先させるかの優先度の
設定を、前記通信頻度測定部の測定通信頻度によって頻
度順に割り当てるようにしたことを特徴とするバスアー
ビタ。
【請求項３】データの送受信を行う複数の通信制御Ｌ
ＳＩ，メモリ，ＣＰＵのデバイスを有し、かつ、これら
デバイスを接続する１つの内部バスを有し、さらに各デ
バイス間のデータ転送に対して前記内部バスの使用権を
調停すべく、各デバイスからのバス占有要求を受けると
共に特定のデバイスにバス占有許可を与えるバスアービ
タを有する通信機器において、各デバイスは、前記バス
占有要求をバスアービタに対して発するとき、前記バス
占有要求とバス占有時間とを同時に通知し、前記バスア
ービタは、そのときのＣＰＵの状態や他デバイスからの
要求頻度条件からバス占有時間のしきい値を定め、前記
バス占有要求時のバス占有時間が前記バス占有時間のし
きい値よりも小さい場合は、バス占有を許可し、前記バ
ス占有要求時のバス占有時間が前記バス占有時間のしき
い値よりも大きい場合は、バス占有を許可せず、前記バ
ス占有時間のしきい値が前記バス占有要求時のバス占有
時間よりも大きくなるまでバス占有を待たせることを特
徴とする通信機器。
【請求項４】データの送受信を行う複数の通信制御Ｌ
ＳＩ，メモリ，ＣＰＵのデバイスを有し、かつ、これら
デバイスを接続する１つの内部バスを有し、さらに各デ
バイス間のデータ転送に対して前記内部バスの使用権を
調停すべく、各デバイスからのバス占有要求を受けると
共に特定のデバイスにバス占有許可を与えるバスアービ
タを有する通信機器において、前記連続データ転送終了
までの残り時間を表示するタイマを設け、前記ＣＰＵが
前記データバスを介してデータアクセスを行うとき、予
めしきい値を定めておき、データアクセスを行う時に前
記タイマの残り時間が前記しきい値以下の場合は、前記
ＣＰＵは転送終了までＷＡＩＴ状態とし連続データ転送
終了後、前記データバスを介したデータアクセスを行
い、データアクセス時に前記タイマの残り時間が前記し
きい値以上の場合は、前記ＣＰＵはその要求を保留し
て、別の処理を行い連続データ転送終了後もとの処理に
戻って前記データバスを介してデータアクセスを行うこ
とを特徴とする通信機器。