JPH0624190B2 - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH0624190B2
JPH0624190B2 JP59269982A JP26998284A JPH0624190B2 JP H0624190 B2 JPH0624190 B2 JP H0624190B2 JP 59269982 A JP59269982 A JP 59269982A JP 26998284 A JP26998284 A JP 26998284A JP H0624190 B2 JPH0624190 B2 JP H0624190B2
Authority
JP
Japan
Prior art keywords
chamber
etched
etching
wiring
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59269982A
Other languages
English (en)
Other versions
JPS61147530A (ja
Inventor
功宏 長谷川
徹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59269982A priority Critical patent/JPH0624190B2/ja
Publication of JPS61147530A publication Critical patent/JPS61147530A/ja
Publication of JPH0624190B2 publication Critical patent/JPH0624190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、配線形成方法に関し、特に表面にAl膜また
はAlとSi、Cu等の合金膜を反応性イオンエッチン
グにより選択的に除去して配線を形成する方法に係わ
る。
〔発明の技術的背景とその問題点〕
集積回路等の配線材料としては、Al又はAl−Si、
Al−Cu合金が汎用されている。こうした配線は、従
来よりAl膜又はAl合金膜を反応性ガスを用いた反応
性イオンエッチング法による選択エッチングによって形
成されている。この反応性ガスとしては、CCl、B
Cl、Cl等のCl系ガスが使用されている。しか
しながら、かかる方法では反応生成物として潮解性を有
するAlと塩素の化合物(AlCl等)が被エッチン
グ材上に残留する。その結果、エッチング後に空気中に
含まれる水分と反応してHCl等の酸を生じるため、被
エッチング材表面のAl配線の再腐蝕が進行するという
問題があった。
このようなことから、Cl系ガスでの反応性イオンエッ
チングを行なうエッチング室とOプラズマを発生する
反応室とを備えた反応性イオンエッチング装置を用い、
被エッチング材表面のAl膜等をエッチング室で反応性
イオンエッチングを行なった後、該被エッチング材を反
応室に導入し、ここでAl配線上に残留したAlCl
等の反応生成物をOプラズマにより除去することが行
われている。
しかしながら、Oプラズマで処理する方法ではAlC
の除去が充分に行なわれず、一部残留して再腐蝕が
進行するという可能性があった。また、Oプラズマに
よる処理ではAl膜等のエッチング時のマスクとして使
用されるレジストパターン等の高分子物質も同時に除去
されるため、被エッチング材の追加エッチングが不可能
となる。更に、Oプラズマを行なうための別の反応系
が必要となるので、装置が高価となり、生産コストも当
然のように高騰化するという問題があった。
〔発明の目的〕
本発明は、Oプラズマを使用せずに安価な装置により
被エッチング材上に残留するAlCl等の溶解性を有
する反応生成物を昇華除去して高精度の配線を形成し得
る方法を提供しようとするものである。
〔発明の概要〕
本発明は、被エッチング材表面のAl膜またはAlを主
成分とする合金膜にレジストパターンを形成する工程
と、前記被エッチング材を真空チャンバ内に配置し、前
記チャンバ内で前記レジストパターンから露出する前記
Al膜または合金膜をCl系ガスのプラズマにより選択
的に反応性イオンエッチングする工程と、前記チャンバ
から被エッチング材を取出し、窒素雰囲気中、160℃
以上の温度で熱処理する工程とを具備したことを特徴と
するものである。
上述した本発明によれば、選択的な反応性イオンエッチ
ング後に窒素雰囲気中、160℃以上の温度で熱処理す
ることによって前記エッチングにより形成されたAlま
たはAl合金の配線表面のレジストパターンが変質する
ことなく、前記被エッチング材上に残留した反応生成物
を昇華除去できる。その結果、安価な装置で前記反応生
成物によるAlまたはAl合金の配線の再腐食を防止し
て高精度の配線を形成できると共にレジストパターンの
変質層の生成を回避してその後のレジストパターンの剥
離を容易に行うことができる等の効果を奏する。
上記Cl系ガスとしては、例えばCCl、BCl
Cl等を挙げることができる。特に、良好なエッチン
グ特性を得る観点から、前記ガスを単独で使用せずに、
それらガスの混合ガス(例えばBCl+Cl)が使
用されることが望ましい。
上記Alを主成分とする合金膜としては、例えばAl−
Si合金膜、Al−Cu合金膜、Al−Si−Cu合金
膜等を挙げることができる。
上記真空チャンバから取出した被エッチング材の熱処理
温度を限定した理由は、その温度を160℃未満にする
と、AlCl等の反応生成物の昇華除去を充分に行な
うことができなくなる。なお、加熱処理は、真空チャン
バでのエッチング後、反応生成物による再腐蝕が進行し
ない時間以内に行なうことが必要である。通常は、エッ
チング後、5分間以内に前記温度で加熱処理を施すこと
が望ましい。
〔発明の実施例〕
以下、本発明の実施例を第1図を参照して詳細に説明す
る。
第1図は、本発明の実施例に用いる反応性イオンエッチ
ング装置の概略断面図である。図中の1は真空チャンバ
である。このチャンバ1内は、第1、第2の隔壁2a、
2bが設けられ、該隔壁2a、2bで分離された前予備
排気室3a、エッチング室4及び後予備排気室3bが形
成されている。また、前記チャンバ1の前予備排気室3
a、後予備排気室3b及び前記隔壁2a、2bには、開
閉自在な第1〜第4のシャッタ5a〜5dが設けられて
いる。また、前記エッチング室4内には平行して対向す
る一対の電極6、7が配設されている。この上部電極6
は、箱形になっており、前記下部電極7と対向する面に
ガスの噴出口(図示せず)が開孔され、かつ該電極5は
ガス導入管8と連結されている。このガス導入管8に
は、反応性ガスとしてのBClとClの混合ガスが
供給される。これらガスはマスフローにより自由に流量
を設定できるようになぃる。前記上部電極6はグランド
に接続されている。前記下部電極7には、同電極7を冷
却するための冷却水循環配管9が連結されている。ま
た、前記下部電極7はブロッキングコンデサ10、マッ
チングネットワーク11及び高周波電源12を介してグ
ランドに接続されている。こうした高周波電源12から
一対の電極6、7の間に高周波を入力すると、イオンと
電子の易動度の差から下部電極7近傍に自己バイアス電
圧(Vdc)が発生し、これにより加速されたイオンが下
部電極7上の被エッチング材に衝突する。前記前予備排
気室3a、エッチング室4及び後予備排気室3bに対応
する前記真空チャンバ1の下部には、夫々第1〜第3の
排気管13a〜13cが連結されている。更に、前記後
予備排気室3bのシャッタ5d付近には、熱板14が配
設されている。この熱板14上方には、底面にガス噴出
口15を開孔した中空状の容器16が配置されており、
該容器16内にはヒータ17が挿着されていると共に、
乾燥窒素を該容器16内に導入するための導入管18が
連結している。
次に、前述した反応性イオンエッチング装置を用いて本
発明の配線形成方法を説明する。
まず、表面にAl膜が蒸着され、かつ該Al膜上にレジ
ストパターンが形成されたシリコンウェハ19を用意
し、このウェハ19を第1のシャッタ5aから真空チャ
ンバ1の前予備真空室3aに搬送し、第1のシャッタ5
aを閉じ、第1の排気管13aから排気を行なって予備
排気した後、第2のシャッタ5bを開いてエッチング室
4内の下部電極7上にセットした。つづいて、第2のシ
ャッタ5bを閉じた後、ガス導入管8からエッチング室
4内にBClとClの混合ガス(1:1)を100
SCCM供給すると共に、第2の排気管13bからエッ
チング室4内のガスを排気して真空度を10-1torrに設
定し、同時に高周波電源(13.56MHz)12から
下部電極7に300Wの高周波電力を印加して、加速さ
れたイオンをウェハ19のレジストパターンから露出し
たAl膜に衝突させ、Al膜の選択エッチングを行なっ
た。ひきつづき、第3の排気管13cより排気を行なっ
た状態で第3のシャッタ5cを開いてエッチング室4内
のウェハ19を後予備排気室3bに搬送した後、第3の
シャッタ5cを閉じ、同後予備排気室3bを大気状態と
した。この後、直ちに後予備排気室3bの第4のシャッ
タ5dを開いて、同後予備排気室3b内のウェハ19を
取出して180℃に加熱された熱板14上に搬送し、同
時に導入管18から乾燥窒素を中空状容器16に供給し
てヒータ17で180℃に加熱された窒素を容器16の
噴出口15から熱板14上のウェハ19に吹付けてた。
こうした処理によりエッチング時にウェハ19に残留し
たAlCl等の反応生成物の蒸気圧が大気圧以上とな
って昇華除去した。なお、エッチング後、熱板14上に
ウェハ19を搬送するまでに要した時間は1分間前後で
あった。
しかして、本実施例により処理されたウェハ100個に
ついて、レジストパターンを除去し、加湿加速試験後、
形成されたAl配線の断線率を測定した結果、第2図に
示す特性図を得た。また、第2図中には前記反応性イオ
ンエッチングのみを行なうことにより得たウェハ100
個についての断線率(比較例1)、並びに前記反応性イ
オンエッチング後、Oプラズマ処理を施したウェハ1
00個についてのAl配線の断線率(比較例2)を併記
した。この第2図より明らかなように本実施例の方法で
は、反応性イオンエッチングのみを行なう比較例1の方
法に比べてAl配線の断線率を著しく改善できることが
わかる。また、Oプラズマ処理を行なう比較例2の方
法に比べてもAl配線の断線率を同等乃至それ以上改善
できることがわかる。但し、本実施例の方法はOプラ
ズマ処理を一切行なわいため、低コストの反応性イオン
エッチング装置でAl配線の断線率を改善できるという
多大なメリットがあると共に、レジストパターンの除去
がなされないため、追加エッチングが可能となる。
なお、上記実施例で説明した第1図の反応性イオンエッ
チング装置は一例に過ぎず、加熱処理については熱板の
み(ただし、周囲を窒素雰囲気にする)、または加熱乾
燥窒素のみで行ってもよい。
〔発明の効果〕
以上詳述した如く、本発明によればOプラズマを使用
せずに安価な装置で被エッチング材上に残留するAlC
等の潮解性を有する反応生成物を昇華除去でき、ひ
いては断線のない高信頼性のAl又はAl合金の配線を
低コストで形成し得る等顕著な効果を有する。
【図面の簡単な説明】
第1図は本発明の実施例で使用した反応性イオンエッチ
ング装置の一形態を示す概略断面図、第2図は加湿加速
試験後のAl配線の断線率を示す特性図である。 1……真空チャンバ、3a、3b……予備排気室、4…
…エッチング室、6……上部電極、7……下部電極、1
2……高周波電源、13a〜13c……排気管、14…
…熱板、16……中空状容器、17……ヒータ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】被エッチング材表面のAl膜またはAlを
    主成分とする合金膜にレジストパターンを形成する工程
    と、 前記被エッチング材を真空チャンバ内に配置し、前記チ
    ャンバ内で前記レジストパターンから露出する前記Al
    膜または合金膜をCl系ガスのプラズマにより選択的に
    反応性イオンエッチングする工程と、 前記チャンバから被エッチング材を取出し、窒素雰囲気
    中、160℃以上の温度で熱処理する工程と を具備したことを特徴とする配線形成方法。
  2. 【請求項2】真空チャンバから取出した被エッチング材
    の熱処理は、窒素雰囲気中、160℃以上に加熱された
    熱板上で行われることを特徴とする特許請求の範囲第1
    項記載の配線形成方法。
JP59269982A 1984-12-21 1984-12-21 配線形成方法 Expired - Lifetime JPH0624190B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59269982A JPH0624190B2 (ja) 1984-12-21 1984-12-21 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59269982A JPH0624190B2 (ja) 1984-12-21 1984-12-21 配線形成方法

Publications (2)

Publication Number Publication Date
JPS61147530A JPS61147530A (ja) 1986-07-05
JPH0624190B2 true JPH0624190B2 (ja) 1994-03-30

Family

ID=17479921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59269982A Expired - Lifetime JPH0624190B2 (ja) 1984-12-21 1984-12-21 配線形成方法

Country Status (1)

Country Link
JP (1) JPH0624190B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6415932A (en) * 1987-07-09 1989-01-19 Nec Corp Manufacture of semiconductor device
JP2558738B2 (ja) * 1987-09-25 1996-11-27 株式会社東芝 表面処理方法
US5397432A (en) * 1990-06-27 1995-03-14 Fujitsu Limited Method for producing semiconductor integrated circuits and apparatus used in such method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183781A (en) * 1978-09-25 1980-01-15 International Business Machines Corporation Stabilization process for aluminum microcircuits which have been reactive-ion etched
JPS6056230B2 (ja) * 1978-10-31 1985-12-09 富士通株式会社 反応性スパツタエツチング方法
JPS5651580A (en) * 1979-10-01 1981-05-09 Toshiba Corp Plasma etching method
JPS5753939A (ja) * 1980-09-17 1982-03-31 Matsushita Electric Ind Co Ltd Hakumakunodoraietsuchinguhoho

Also Published As

Publication number Publication date
JPS61147530A (ja) 1986-07-05

Similar Documents

Publication Publication Date Title
US4442338A (en) Plasma etching apparatus
JP2674488B2 (ja) ドライエッチング室のクリーニング方法
US5382316A (en) Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
US4734157A (en) Selective and anisotropic dry etching
JPH03230522A (ja) タングステンの選択的付着方法
JPH05243167A (ja) 半導体装置の製造方法
JPH0624190B2 (ja) 配線形成方法
JP3676912B2 (ja) 半導体製造装置およびその異物除去方法
JP2650178B2 (ja) ドライエッチング方法及び装置
JPH04316327A (ja) ドライエッチング装置及びチャンバの洗浄方法
JPH09228053A (ja) タングステンcvd反応室内のエッチング方法
JP2558738B2 (ja) 表面処理方法
JP3207638B2 (ja) 半導体製造装置のクリーニング方法
JPH0494121A (ja) ドライエツチング方法
Beyer et al. Impurity gettering of silicon damage generated by ion implantation through SiO2 layers
JPS5830133A (ja) プラズマエツチング処理方法
JPH0793293B2 (ja) 後処理方法
JP2544129B2 (ja) プラズマ処理装置
JP2746494B2 (ja) レジスト除去方法
JP2613246B2 (ja) ドライエッチング装置
JP2602285B2 (ja) 半導体装置の製造方法
JP3314403B2 (ja) 半導体集積回路装置の製造方法
JPH0294522A (ja) ドライエッチング方法
JPH0814032B2 (ja) ドライエッチング装置
JP3031314B2 (ja) 半導体装置の製造方法