JPH06233259A - イメージデータ走査方式転換装置 - Google Patents
イメージデータ走査方式転換装置Info
- Publication number
- JPH06233259A JPH06233259A JP5272658A JP27265893A JPH06233259A JP H06233259 A JPH06233259 A JP H06233259A JP 5272658 A JP5272658 A JP 5272658A JP 27265893 A JP27265893 A JP 27265893A JP H06233259 A JPH06233259 A JP H06233259A
- Authority
- JP
- Japan
- Prior art keywords
- vertical address
- address
- vertical
- image data
- sync pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【目的】 飛越しイメージデータを非飛越し方式に転換
するデータ転換装置を提供する。 【構成】 飛越しイメージデータは各々が奇数フィール
ドおよび偶数フィールドを含む多数の連続的なフレーム
からなり、各々の走査ラインはあらかじめ設定された数
の画素を含み、クロックパルスは前記画素の周期と同じ
周期を有し、各々のＨ／ＳＹＮＣパルスは該当走査ライ
ンの始まりを表す前記データ転換装置において、前記飛
越しイメージデータの最大Ｎ個の走査ラインを貯蔵する
ことができ、各画素クロックパルスごとに、読出動作に
ついで記録動作を行う２次元のバッファメモリ１００
と、各々のＨ／ＳＹＮＣパルス受信後、受信された画素
クロックパルス数を計数して、一つの水平アドレスを発
生する水平アドレス発生器２００と、前記飛越しイメー
ジデータを非飛越し形態で出力する装置を含む。
するデータ転換装置を提供する。 【構成】 飛越しイメージデータは各々が奇数フィール
ドおよび偶数フィールドを含む多数の連続的なフレーム
からなり、各々の走査ラインはあらかじめ設定された数
の画素を含み、クロックパルスは前記画素の周期と同じ
周期を有し、各々のＨ／ＳＹＮＣパルスは該当走査ライ
ンの始まりを表す前記データ転換装置において、前記飛
越しイメージデータの最大Ｎ個の走査ラインを貯蔵する
ことができ、各画素クロックパルスごとに、読出動作に
ついで記録動作を行う２次元のバッファメモリ１００
と、各々のＨ／ＳＹＮＣパルス受信後、受信された画素
クロックパルス数を計数して、一つの水平アドレスを発
生する水平アドレス発生器２００と、前記飛越しイメー
ジデータを非飛越し形態で出力する装置を含む。
Description
【０００１】
【産業上の利用分野】本発明は走査方式転換装置に関す
るもので、さらに詳しくは、テレビジョンまたは他のデ
ータソースから入力される飛越し方式のディジタルイメ
ージデータを小量のバッファメモリを用いて非飛越し方
式に転換しうるイメージデータ走査方式転換装置に関す
る。
るもので、さらに詳しくは、テレビジョンまたは他のデ
ータソースから入力される飛越し方式のディジタルイメ
ージデータを小量のバッファメモリを用いて非飛越し方
式に転換しうるイメージデータ走査方式転換装置に関す
る。
【０００２】
【従来の技術および発明が解決しようとする課題】多数
の連続的なフレームから構成され、各フレームは奇数フ
ィールド偶数フィールドから構成されるイメージデータ
を走査する方式では、飛越し走査方式と非飛越し方式
（または、順次走査）が広く用いられている。飛越し走
査方式においては、各々のフレームが２回走査される
が、１回はそのフレームの奇数ラインに対して行われ、
もう１回はそのフレームの偶数ラインに対して行われ
る。したがって、奇数フィールドが先行され偶数フィー
ルドが追う形態となる。一方、非飛越し方式において
は、各々のフレームは走査ラインの飛越しなく最上位ラ
インから最下位ラインまで順番に走査される。
の連続的なフレームから構成され、各フレームは奇数フ
ィールド偶数フィールドから構成されるイメージデータ
を走査する方式では、飛越し走査方式と非飛越し方式
（または、順次走査）が広く用いられている。飛越し走
査方式においては、各々のフレームが２回走査される
が、１回はそのフレームの奇数ラインに対して行われ、
もう１回はそのフレームの偶数ラインに対して行われ
る。したがって、奇数フィールドが先行され偶数フィー
ルドが追う形態となる。一方、非飛越し方式において
は、各々のフレームは走査ラインの飛越しなく最上位ラ
インから最下位ラインまで順番に走査される。
【０００３】テレビジョンカメラのばあい、通称、飛越
し方式で動作する。図４は、飛越し方式で動作するテレ
ビジョンカメラの出力形態を示すが、ここで各々のドッ
ト（dot ）は一つの画素を示す。示された通り、カメラ
はまず奇数ライン（すなわち、１、３、５、７……、
Ｎ、ここでＮは最下位奇数ライン）データを出力したの
ち、偶数ライン（すなわち、２、４、６、８……、Ｍ、
ここでＭは最下位偶数ライン）上のデータを出力するこ
とになる。最近の高品位テレビジョン信号伝送、機械視
覚（machine vision）のようなディジタルイメージ処理
応用においては、前記のようなカメラ出力はディジタル
化（digitized ）され、ディジタル画像処理器へ伝送さ
れて処理される。
し方式で動作する。図４は、飛越し方式で動作するテレ
ビジョンカメラの出力形態を示すが、ここで各々のドッ
ト（dot ）は一つの画素を示す。示された通り、カメラ
はまず奇数ライン（すなわち、１、３、５、７……、
Ｎ、ここでＮは最下位奇数ライン）データを出力したの
ち、偶数ライン（すなわち、２、４、６、８……、Ｍ、
ここでＭは最下位偶数ライン）上のデータを出力するこ
とになる。最近の高品位テレビジョン信号伝送、機械視
覚（machine vision）のようなディジタルイメージ処理
応用においては、前記のようなカメラ出力はディジタル
化（digitized ）され、ディジタル画像処理器へ伝送さ
れて処理される。
【０００４】しかし、このように垂直方向に隣接した画
素が分離されることによって、かかる垂直方向に隣接し
た画素を必要とするフィルターリング、変換などの後処
理の効率が劣るばあいが発生する。
素が分離されることによって、かかる垂直方向に隣接し
た画素を必要とするフィルターリング、変換などの後処
理の効率が劣るばあいが発生する。
【０００５】したがって、前記したような飛越し方式で
走査されたディジタルイメージデータを非飛越し方式に
変換させる必要が発生する。
走査されたディジタルイメージデータを非飛越し方式に
変換させる必要が発生する。
【０００６】飛越し方式で走査されたイメージデータを
非飛越し方式に変換させるシステムとしては、オカモト
らの許可された米国特許第4,885,787 号およびブルム(B
loom) に許可された米国特許第4,698,674 号などに開示
されたシステムなどが知られている。オカモトらの特許
では、二つのフレームメモリを用いた走査方式転換装置
が開示されているが、これら二つのフレームメモリは毎
フレーム周期ごとにその役割が転換され、一つのフレー
ムが入力画素などを受信するあいだ、残りの一つのフレ
ームは貯蔵された画素を非飛越し方式で出力する。
非飛越し方式に変換させるシステムとしては、オカモト
らの許可された米国特許第4,885,787 号およびブルム(B
loom) に許可された米国特許第4,698,674 号などに開示
されたシステムなどが知られている。オカモトらの特許
では、二つのフレームメモリを用いた走査方式転換装置
が開示されているが、これら二つのフレームメモリは毎
フレーム周期ごとにその役割が転換され、一つのフレー
ムが入力画素などを受信するあいだ、残りの一つのフレ
ームは貯蔵された画素を非飛越し方式で出力する。
【０００７】前記特許は、飛越し方式で走査されたイメ
ージデータを非飛越し方式に転換させる装置に関するも
ので、転換回路は画像データソース（source）とメモリ
とのあいだに結合され、転換回路は中央処理装置の制御
下でメモリアドレスを発生して入力イメージデータを非
飛越し方式に転換することになる。
ージデータを非飛越し方式に転換させる装置に関するも
ので、転換回路は画像データソース（source）とメモリ
とのあいだに結合され、転換回路は中央処理装置の制御
下でメモリアドレスを発生して入力イメージデータを非
飛越し方式に転換することになる。
【０００８】たとえ、かかる従来技術の走査方式転換装
置が飛越し方式で入力されるイメージデータを非飛越し
方式に転換させうるとしても、これら走査方式転換装置
は少なくとも二つのフレームを貯蔵しうる記憶装置が必
要とされるので、価額が上昇し空間効率面でも不利とな
る。かかる問題点はフレームサイズが大きくなるにつれ
てさらにはなはだしくなる。
置が飛越し方式で入力されるイメージデータを非飛越し
方式に転換させうるとしても、これら走査方式転換装置
は少なくとも二つのフレームを貯蔵しうる記憶装置が必
要とされるので、価額が上昇し空間効率面でも不利とな
る。かかる問題点はフレームサイズが大きくなるにつれ
てさらにはなはだしくなる。
【０００９】したがって、本発明の主目的は、テレビジ
ョンまたは他のデータソースから入力される飛越し方式
のディジタルイメージデータを小量のバッファメモリを
用いて非飛越し形態に転換しうるイメージデータ走査方
式転換装置を提供することにある。
ョンまたは他のデータソースから入力される飛越し方式
のディジタルイメージデータを小量のバッファメモリを
用いて非飛越し形態に転換しうるイメージデータ走査方
式転換装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明によると、イメー
ジデータの連続的な走査ラインと、画素クロックパルス
とＨ／ＳＹＮＣパルスを受信するデータ転換装置であっ
て前記飛越しイメージデータは各々が奇数フィールドお
よび偶数フィールドを含む多数の連続的なフレームから
なり、各々の前記走査ラインは既設定された数の画素を
含み、前記クロックパルスは前記画素の周期と同じ周期
を有し、各々の前記Ｈ／ＳＹＮＣパルスは該当走査ライ
ンの始まりを表す前記データ転換装置が提供される。本
データ装置は前記飛越しイメージデータの最大Ｎ個の走
査ラインを貯蔵することができ（ここでＮはパルスあた
りの走査ラインの数を表す）、毎画素クロックパルスあ
たり、読出動作についで記録動作を行う２次元のバッフ
ァメモリであって、各々の前記画素クロック受信時に各
々の前記Ｈ／ＳＹＮＣパルス受信後、受信された画素ク
ロックパルス数を計数して、一つの水平アドレスを発生
する水平アドレス発生器と、各々の前記Ｈ／ＳＹＮＣパ
ルス受信時、前記飛越しイメージデータを非飛越し形態
で出力するための一連の垂直アドレスのうち、一つを出
力する装置を含む。
ジデータの連続的な走査ラインと、画素クロックパルス
とＨ／ＳＹＮＣパルスを受信するデータ転換装置であっ
て前記飛越しイメージデータは各々が奇数フィールドお
よび偶数フィールドを含む多数の連続的なフレームから
なり、各々の前記走査ラインは既設定された数の画素を
含み、前記クロックパルスは前記画素の周期と同じ周期
を有し、各々の前記Ｈ／ＳＹＮＣパルスは該当走査ライ
ンの始まりを表す前記データ転換装置が提供される。本
データ装置は前記飛越しイメージデータの最大Ｎ個の走
査ラインを貯蔵することができ（ここでＮはパルスあた
りの走査ラインの数を表す）、毎画素クロックパルスあ
たり、読出動作についで記録動作を行う２次元のバッフ
ァメモリであって、各々の前記画素クロック受信時に各
々の前記Ｈ／ＳＹＮＣパルス受信後、受信された画素ク
ロックパルス数を計数して、一つの水平アドレスを発生
する水平アドレス発生器と、各々の前記Ｈ／ＳＹＮＣパ
ルス受信時、前記飛越しイメージデータを非飛越し形態
で出力するための一連の垂直アドレスのうち、一つを出
力する装置を含む。
【００１１】
【実施例】つぎに、本発明の実施例について添付図面を
参照しながら詳しく説明する。
参照しながら詳しく説明する。
【００１２】図１は、本発明によるイメージデータ走査
方式転換装置の望ましい実施例を示すブロック図であ
る。このような走査方式転換装置によってテレビジョン
カメラまたは他のデータソースから入力される飛越し方
式で走査されたイメージデータが非飛越し形態に転換さ
れることになる。以下、本発明の望ましい実施例の説明
を簡略にするために、一つのフレームは八つの走査ライ
ンから構成され、一つのフィールドは四つの走査ライン
から構成され、一つの走査ラインは３６個の画素から構
成されていると仮定しているが、これは簡略化のための
もので、本発明を限定することではないことを認識しな
ければならない。
方式転換装置の望ましい実施例を示すブロック図であ
る。このような走査方式転換装置によってテレビジョン
カメラまたは他のデータソースから入力される飛越し方
式で走査されたイメージデータが非飛越し形態に転換さ
れることになる。以下、本発明の望ましい実施例の説明
を簡略にするために、一つのフレームは八つの走査ライ
ンから構成され、一つのフィールドは四つの走査ライン
から構成され、一つの走査ラインは３６個の画素から構
成されていると仮定しているが、これは簡略化のための
もので、本発明を限定することではないことを認識しな
ければならない。
【００１３】本走査方式転換装置に入力される入信号と
しては飛越し方式の連続的な走査ライン（すなわち、
１、３、５、７、２、……）の形態のイメージデータ、
入力イメージ画素の周期のような周期で動作する画素ク
ロックパルスと、各々が各フレームの始まりおよび走査
ラインの始まりを表す垂直および水平同期信号Ｖ／ＳＹ
ＮＣおよびＨ／ＳＹＮＣから構成される。
しては飛越し方式の連続的な走査ライン（すなわち、
１、３、５、７、２、……）の形態のイメージデータ、
入力イメージ画素の周期のような周期で動作する画素ク
ロックパルスと、各々が各フレームの始まりおよび走査
ラインの始まりを表す垂直および水平同期信号Ｖ／ＳＹ
ＮＣおよびＨ／ＳＹＮＣから構成される。
【００１４】図１に示された通り、本発明の走査方式転
換装置は論理的に三つの領域に分割されうる。その一つ
は、最大四つ（すなわち、フィールドあたりの走査ライ
ン数）までの入力走査ラインを貯蔵するバッファメモリ
１００であり、他の一つはバッファメモリ１００の水平
アドレスを提供する水平アドレス発生器２００であり、
残りの一つはバッファメモリ１００の垂直アドレスを発
生する垂直アドレス発生器３００である。
換装置は論理的に三つの領域に分割されうる。その一つ
は、最大四つ（すなわち、フィールドあたりの走査ライ
ン数）までの入力走査ラインを貯蔵するバッファメモリ
１００であり、他の一つはバッファメモリ１００の水平
アドレスを提供する水平アドレス発生器２００であり、
残りの一つはバッファメモリ１００の垂直アドレスを発
生する垂直アドレス発生器３００である。
【００１５】本実施例において、バッファメモリ１００
は２次元の二重ポート（port）メモリとして、最大四つ
の入力走査ラインを貯蔵し、各クロックパルスあたり、
論理“１”の値を有するクロックパルスに応じて、読出
動作を行い、論理“０”値を有するクロックパルスベー
スに応じて記録動作を行う。
は２次元の二重ポート（port）メモリとして、最大四つ
の入力走査ラインを貯蔵し、各クロックパルスあたり、
論理“１”の値を有するクロックパルスに応じて、読出
動作を行い、論理“０”値を有するクロックパルスベー
スに応じて記録動作を行う。
【００１６】前記記録および読出動作時のバッファメモ
リアドレスは、水平アドレス発生器２００から発生され
た水平アドレスおよび垂直アドレス発生器３００から発
生された垂直アドレスにより指定される。
リアドレスは、水平アドレス発生器２００から発生され
た水平アドレスおよび垂直アドレス発生器３００から発
生された垂直アドレスにより指定される。
【００１７】水平アドレス発生器２００は、各Ｈ／ＳＹ
ＮＣパルスの受信後、受信された画素クロックパルスを
計数して水平アドレスを発生する。すなわち、各々のＨ
／ＳＹＮＣパルスに対して、前記Ｈ／ＳＹＮＣパルスに
後続の３６個の連続的な画素クロックパルスに応じて１
から３６まで計数し、つぎのＨ／ＳＹＮＣ発生時、０に
リセットされる。
ＮＣパルスの受信後、受信された画素クロックパルスを
計数して水平アドレスを発生する。すなわち、各々のＨ
／ＳＹＮＣパルスに対して、前記Ｈ／ＳＹＮＣパルスに
後続の３６個の連続的な画素クロックパルスに応じて１
から３６まで計数し、つぎのＨ／ＳＹＮＣ発生時、０に
リセットされる。
【００１８】垂直アドレス発生器３００は、各々のＨ／
ＳＹＮＣパルスに応じて一つの垂直アドレスを発生する
ことで、第１のＨ／ＳＹＮＣパルス受信後、第５のＨ／
ＳＹＮＣパルス受信前の期間（以下、本実施例で初期期
間という）垂直アドレスを発生する初期垂直アドレス発
生器３１０と、初期期間経過後、垂直アドレスを発生す
る後続垂直アドレス発生器３２０と、受信されたＨ／Ｓ
ＹＮＣパルスを計数して、初期期間の終了を感知して、
前記初期期間のあいだ論理“０”の値を有し、前記初期
期間の経過後、論理“１”の値を有する初期期間終了表
示信号を発生する初期期間終了表示信号発生器３３０
と、前記初期期間終了表示信号の論理値が“０”である
ときは初期垂直アドレス発生器３１０から発生された垂
直アドレスを選択し、前記初期期間終了表示信号の論理
値が“１”であるときは後続垂直アドレス発生器３２０
から発生された垂直アドレスを選択する垂直アドレスマ
ルチプレクサ３４０を含む。また、垂直アドレス発生器
３００は初期イネーブル信号発生器３５０をさらに含む
が、これは第１のＶ／ＳＹＮＣパルス後、第１のＨ／Ｓ
ＹＮＣパルス受信前に初期垂直アドレス発生器３１０
と、初期期間終了表示信号発生器３３０と後述する垂直
アドレスメモリ記録アドレス発生器３２４にイネーブル
信号を提供する。
ＳＹＮＣパルスに応じて一つの垂直アドレスを発生する
ことで、第１のＨ／ＳＹＮＣパルス受信後、第５のＨ／
ＳＹＮＣパルス受信前の期間（以下、本実施例で初期期
間という）垂直アドレスを発生する初期垂直アドレス発
生器３１０と、初期期間経過後、垂直アドレスを発生す
る後続垂直アドレス発生器３２０と、受信されたＨ／Ｓ
ＹＮＣパルスを計数して、初期期間の終了を感知して、
前記初期期間のあいだ論理“０”の値を有し、前記初期
期間の経過後、論理“１”の値を有する初期期間終了表
示信号を発生する初期期間終了表示信号発生器３３０
と、前記初期期間終了表示信号の論理値が“０”である
ときは初期垂直アドレス発生器３１０から発生された垂
直アドレスを選択し、前記初期期間終了表示信号の論理
値が“１”であるときは後続垂直アドレス発生器３２０
から発生された垂直アドレスを選択する垂直アドレスマ
ルチプレクサ３４０を含む。また、垂直アドレス発生器
３００は初期イネーブル信号発生器３５０をさらに含む
が、これは第１のＶ／ＳＹＮＣパルス後、第１のＨ／Ｓ
ＹＮＣパルス受信前に初期垂直アドレス発生器３１０
と、初期期間終了表示信号発生器３３０と後述する垂直
アドレスメモリ記録アドレス発生器３２４にイネーブル
信号を提供する。
【００１９】初期垂直アドレス発生器３１０は前記イネ
ーブル信号によりイネーブルされると、受信されたＨ／
ＳＹＮＣパルスの数を順番に計数して、初期期間垂直ア
ドレスマルチプレクサ３４０により選択されるバッファ
メモリ１００に対する初期の四つの垂直アドレス（すな
わち、垂直アドレス１、２、３、４）を発生する。
ーブル信号によりイネーブルされると、受信されたＨ／
ＳＹＮＣパルスの数を順番に計数して、初期期間垂直ア
ドレスマルチプレクサ３４０により選択されるバッファ
メモリ１００に対する初期の四つの垂直アドレス（すな
わち、垂直アドレス１、２、３、４）を発生する。
【００２０】後続垂直アドレス発生器３２０は、初期期
間経過後、バッファメモリ１００に対する後続垂直アド
レスを発生することで、各々のＨ／ＳＹＮＣパルスの下
降エッジ（falling edge）にクロックされるとき垂直ア
ドレスメモリ３２２から読出される垂直アドレスをラッ
チするラッチ３２１と、論理“１”値を有する各々のＨ
／ＳＹＮＣパルスに応じて垂直アドレスメモリ読出アド
レスにより指定された場所に貯蔵された垂直アドレスを
出力し、論理“０”を有するＨ／ＳＹＮＣパルスベース
に応じて垂直アドレスメモリ記録アドレスにより指定さ
れた場所に垂直アドレスマルチプレクサ３４０からの垂
直アドレスを貯蔵する垂直アドレスメモリ３２２と、各
々のＨ／ＳＹＮＣパルスに応じて垂直アドレスメモリ読
出アドレス発生器３２５から発生された垂直アドレスメ
モリ読出アドレスを選択し、各々のＨ／ＳＹＮＣパルス
ベースに応じて垂直アドレスメモリ記録アドレス発生器
３２４から発生された垂直アドレスメモリ記録アドレス
を選択する垂直アドレスメモリ読出／記録アドレスマル
チプレクサ３２３と、初期期間終了表示信号によりイネ
ーブルされたのち、八つのＨ／ＳＹＮＣパルスごとに八
つの垂直アドレスメモリ読出アドレスを非飛越し方式
（すなわち、１、２、３、４、５、６、７、８）で発生
する垂直アドレスメモリ読出アドレス発生器３２５と、
初期イネーブル信号発生器３５０からのイネーブル信号
にイネーブルされたのち、八つのＨ／ＳＹＮＣごとに八
つの垂直アドレスメモリ記録アドレスを飛越し方式（す
なわち、１、３、５、７、２、４、６、８）で発生する
垂直アドレスメモリ記録アドレス発生器３２４を含む。
間経過後、バッファメモリ１００に対する後続垂直アド
レスを発生することで、各々のＨ／ＳＹＮＣパルスの下
降エッジ（falling edge）にクロックされるとき垂直ア
ドレスメモリ３２２から読出される垂直アドレスをラッ
チするラッチ３２１と、論理“１”値を有する各々のＨ
／ＳＹＮＣパルスに応じて垂直アドレスメモリ読出アド
レスにより指定された場所に貯蔵された垂直アドレスを
出力し、論理“０”を有するＨ／ＳＹＮＣパルスベース
に応じて垂直アドレスメモリ記録アドレスにより指定さ
れた場所に垂直アドレスマルチプレクサ３４０からの垂
直アドレスを貯蔵する垂直アドレスメモリ３２２と、各
々のＨ／ＳＹＮＣパルスに応じて垂直アドレスメモリ読
出アドレス発生器３２５から発生された垂直アドレスメ
モリ読出アドレスを選択し、各々のＨ／ＳＹＮＣパルス
ベースに応じて垂直アドレスメモリ記録アドレス発生器
３２４から発生された垂直アドレスメモリ記録アドレス
を選択する垂直アドレスメモリ読出／記録アドレスマル
チプレクサ３２３と、初期期間終了表示信号によりイネ
ーブルされたのち、八つのＨ／ＳＹＮＣパルスごとに八
つの垂直アドレスメモリ読出アドレスを非飛越し方式
（すなわち、１、２、３、４、５、６、７、８）で発生
する垂直アドレスメモリ読出アドレス発生器３２５と、
初期イネーブル信号発生器３５０からのイネーブル信号
にイネーブルされたのち、八つのＨ／ＳＹＮＣごとに八
つの垂直アドレスメモリ記録アドレスを飛越し方式（す
なわち、１、３、５、７、２、４、６、８）で発生する
垂直アドレスメモリ記録アドレス発生器３２４を含む。
【００２１】以下、前記走査方式転換装置の動作を図２
および図３を参照して説明する。
および図３を参照して説明する。
【００２２】ここで、つぎのような事実を認識しなけれ
ばならない。
ばならない。
【００２３】すなわち、入力イメージデータはバッファ
メモリ１００に飛越し方式の走査ライン形態（１、３、
５、７、２、４、６、８、１、３、……）で入力される
ことを認識しなければならない。また、バッファメモリ
１００は各画素クロックパルスごとに読出および記録動
作は行うが、バッファメモリ１００は初期期間のあいだ
（すなわち、転換動作が発生する前）には読出されるべ
き、意味のあるデータを貯蔵していない。したがって、
受信側ディジタルイメージ処理器（図示せず）は初期期
間表示信号の論理“０”値により表示されるとおり、前
記初期期間のあいだには、バッファメモリ１００から読
出されたデータを無視するので、本明細書では初期期間
のあいだのバッファメモリ１００の読出動作は考えられ
ないことを認識しなければならない。また、前述のよう
に、たとえ、垂直アドレスメモリ３２２は各々にＨ／Ｓ
ＹＮＣパルスに応じて読出動作を行い、垂直アドレスメ
モリ３２２から読出された垂直アドレスはＨ／ＳＹＮＣ
パルスの下降縁に応じてラッチ３２１にラッチされて、
垂直アドレスマルチプレクサ３４０に印加されるが、垂
直アドレスマルチプレクサ３４０は初期終了表示信号の
論理“０”値により初期期間のあいだは初期垂直アドレ
ス発生器３１０から発生された垂直アドレスを選択する
ので、後続アドレス発生器３２０から発生する前記垂直
アドレスは無視されることになり、よって、初期期間の
あいだの垂直アドレスメモリ３２２の読出動作は考えら
れない。
メモリ１００に飛越し方式の走査ライン形態（１、３、
５、７、２、４、６、８、１、３、……）で入力される
ことを認識しなければならない。また、バッファメモリ
１００は各画素クロックパルスごとに読出および記録動
作は行うが、バッファメモリ１００は初期期間のあいだ
（すなわち、転換動作が発生する前）には読出されるべ
き、意味のあるデータを貯蔵していない。したがって、
受信側ディジタルイメージ処理器（図示せず）は初期期
間表示信号の論理“０”値により表示されるとおり、前
記初期期間のあいだには、バッファメモリ１００から読
出されたデータを無視するので、本明細書では初期期間
のあいだのバッファメモリ１００の読出動作は考えられ
ないことを認識しなければならない。また、前述のよう
に、たとえ、垂直アドレスメモリ３２２は各々にＨ／Ｓ
ＹＮＣパルスに応じて読出動作を行い、垂直アドレスメ
モリ３２２から読出された垂直アドレスはＨ／ＳＹＮＣ
パルスの下降縁に応じてラッチ３２１にラッチされて、
垂直アドレスマルチプレクサ３４０に印加されるが、垂
直アドレスマルチプレクサ３４０は初期終了表示信号の
論理“０”値により初期期間のあいだは初期垂直アドレ
ス発生器３１０から発生された垂直アドレスを選択する
ので、後続アドレス発生器３２０から発生する前記垂直
アドレスは無視されることになり、よって、初期期間の
あいだの垂直アドレスメモリ３２２の読出動作は考えら
れない。
【００２４】まず、第１のＶ／ＳＹＮＣパルス（図２お
よび図３には図示せず）が受信されると、初期イネーブ
ル信号発生器３５０は初期垂直アドレス発生器３１０、
初期期間終了表示信号発生器３３０と垂直アドレスメモ
リ記録アドレス発生器３２４にイネーブル信号を発生さ
せる。
よび図３には図示せず）が受信されると、初期イネーブ
ル信号発生器３５０は初期垂直アドレス発生器３１０、
初期期間終了表示信号発生器３３０と垂直アドレスメモ
リ記録アドレス発生器３２４にイネーブル信号を発生さ
せる。
【００２５】以後、第１のＨ／ＳＹＮＣパルスが入力さ
れ、ついで飛越し方式で入力されるイメージデータの第
１走査ライン（line-1）が入力されると、水平アドレス
発生器２００は０にリセットされ、前記Ｈ／ＳＹＮＣパ
ルスに続く３６個の連続的な画素クロックパルス受信
時、１から３６まで計数してバッファメモリ１００に対
する水平アドレス（１、２、３、４、……、３６）を発
生する。これと同時に、初期垂直アドレス発生器３１０
は受信されたＨ／ＳＹＮＣパルスの数（このばあい、
１）を計数して垂直アドレス（ＶＡ−１）を発生し、こ
の垂直アドレス（ＶＡ−１）は初期期間終了表示信号の
論理“０”値により垂直アドレスマルチプレクサ３４０
により選択されてバッファメモリ１００へ印加される。
れ、ついで飛越し方式で入力されるイメージデータの第
１走査ライン（line-1）が入力されると、水平アドレス
発生器２００は０にリセットされ、前記Ｈ／ＳＹＮＣパ
ルスに続く３６個の連続的な画素クロックパルス受信
時、１から３６まで計数してバッファメモリ１００に対
する水平アドレス（１、２、３、４、……、３６）を発
生する。これと同時に、初期垂直アドレス発生器３１０
は受信されたＨ／ＳＹＮＣパルスの数（このばあい、
１）を計数して垂直アドレス（ＶＡ−１）を発生し、こ
の垂直アドレス（ＶＡ−１）は初期期間終了表示信号の
論理“０”値により垂直アドレスマルチプレクサ３４０
により選択されてバッファメモリ１００へ印加される。
【００２６】したがって、前記第１の走査ライン（line
-1）は図２の第１列に示された前記垂直アドレス（ＶＡ
−１）によりアドレスされるバッファメモリラインに貯
蔵される。
-1）は図２の第１列に示された前記垂直アドレス（ＶＡ
−１）によりアドレスされるバッファメモリラインに貯
蔵される。
【００２７】一方、垂直アドレスマルチプレクサ３４０
により選択された前記垂直アドレス（ＶＡ−１）は次回
の活用のために垂直アドレスメモリ３２２に貯蔵され
る。すなわち、第１のＨ／ＳＹＮＣが受信されると、垂
直アドレスメモリ記録アドレス発生器３２４は垂直メモ
リ読出／記録アドレスマルチプレクサ３２３を通じて一
つの垂直アドレスメモリ記録アドレスを飛越し方式で
（すなわち、入力ラインのシーケンス、すなわち、１、
３、５、７、２……にあたるシーケンス）垂直アドレス
メモリ３２２に提供する。したがって、垂直アドレスメ
モリ記録アドレス（ＶＡＭＡ−１）が垂直アドレスメモ
リ３２２へ印加される。したがって、垂直アドレスメモ
リ３２２は第１のＨ／ＳＹＮＣパルスのパルスベースに
応じて図３の第１列に示されたとおり、前記垂直アドレ
スを前記垂直アドレスメモリ記録アドレス（ＶＡＭＡ−
１）によりアドレスされる場所に貯蔵する。
により選択された前記垂直アドレス（ＶＡ−１）は次回
の活用のために垂直アドレスメモリ３２２に貯蔵され
る。すなわち、第１のＨ／ＳＹＮＣが受信されると、垂
直アドレスメモリ記録アドレス発生器３２４は垂直メモ
リ読出／記録アドレスマルチプレクサ３２３を通じて一
つの垂直アドレスメモリ記録アドレスを飛越し方式で
（すなわち、入力ラインのシーケンス、すなわち、１、
３、５、７、２……にあたるシーケンス）垂直アドレス
メモリ３２２に提供する。したがって、垂直アドレスメ
モリ記録アドレス（ＶＡＭＡ−１）が垂直アドレスメモ
リ３２２へ印加される。したがって、垂直アドレスメモ
リ３２２は第１のＨ／ＳＹＮＣパルスのパルスベースに
応じて図３の第１列に示されたとおり、前記垂直アドレ
スを前記垂直アドレスメモリ記録アドレス（ＶＡＭＡ−
１）によりアドレスされる場所に貯蔵する。
【００２８】以後、第２のＨ／ＳＹＮＣパルスが入力さ
れ、ついで飛越し方式で入力されるイメージデータの第
２走査ライン（line-3）が入力されると、水平アドレス
発生器２００は０にリセットされ、前記Ｈ／ＳＹＮＣパ
ルスに続く３６個の連続的な画素クロックパルス受信
時、１から３６まで計数してバッファメモリ１００に対
する水平アドレス（１、２、３、４、……、３６）を発
生する。これと同時に、初期垂直アドレス発生器３１０
は受信されたＨ／ＳＹＮＣパルスの数（このばあい、
２）を計数して垂直アドレス（ＶＡ−２）を発生し、こ
の垂直アドレス（ＶＡ−２）は初期期間終了表示信号の
論理“０”値により垂直アドレスマルチプレクサ３４０
により選択されてバッファメモリ１００へ印加される。
れ、ついで飛越し方式で入力されるイメージデータの第
２走査ライン（line-3）が入力されると、水平アドレス
発生器２００は０にリセットされ、前記Ｈ／ＳＹＮＣパ
ルスに続く３６個の連続的な画素クロックパルス受信
時、１から３６まで計数してバッファメモリ１００に対
する水平アドレス（１、２、３、４、……、３６）を発
生する。これと同時に、初期垂直アドレス発生器３１０
は受信されたＨ／ＳＹＮＣパルスの数（このばあい、
２）を計数して垂直アドレス（ＶＡ−２）を発生し、こ
の垂直アドレス（ＶＡ−２）は初期期間終了表示信号の
論理“０”値により垂直アドレスマルチプレクサ３４０
により選択されてバッファメモリ１００へ印加される。
【００２９】したがって、前記第２の走査ライン（line
-1）は図２の第２列に示された前記垂直アドレス（ＶＡ
−２）によりアドレスされるバッファメモリラインに貯
蔵される。
-1）は図２の第２列に示された前記垂直アドレス（ＶＡ
−２）によりアドレスされるバッファメモリラインに貯
蔵される。
【００３０】一方、垂直アドレスマルチプレクサ３４０
により選択された前記垂直アドレス（ＶＡ−２）は次回
の活用のために垂直アドレスメモリ３２２に貯蔵され
る。すなわち、第２のＨ／ＳＹＮＣが受信されると、垂
直アドレスメモリ記録アドレス発生器３２４は垂直アド
レスメモリ読出／記録アドレスマルチプレクサ３２３を
通じて一つの垂直アドレスメモリ記録アドレスを飛越し
方式で垂直アドレスメモリ３２２に提供する。したがっ
て、垂直アドレスメモリ記録アドレス（ＶＡＭＡ−３）
が垂直アドレスメモリ３２２へ印加される。したがて、
垂直アドレスメモリ３２２は第２のＨ／ＳＹＮＣパルス
のパルスベースに応じて図３の第２列に示されたとお
り、前記垂直アドレスを前記垂直アドレスメモリ記録ア
ドレス（ＶＡＭＡ−３）によりアドレスされる場所に貯
蔵する。
により選択された前記垂直アドレス（ＶＡ−２）は次回
の活用のために垂直アドレスメモリ３２２に貯蔵され
る。すなわち、第２のＨ／ＳＹＮＣが受信されると、垂
直アドレスメモリ記録アドレス発生器３２４は垂直アド
レスメモリ読出／記録アドレスマルチプレクサ３２３を
通じて一つの垂直アドレスメモリ記録アドレスを飛越し
方式で垂直アドレスメモリ３２２に提供する。したがっ
て、垂直アドレスメモリ記録アドレス（ＶＡＭＡ−３）
が垂直アドレスメモリ３２２へ印加される。したがて、
垂直アドレスメモリ３２２は第２のＨ／ＳＹＮＣパルス
のパルスベースに応じて図３の第２列に示されたとお
り、前記垂直アドレスを前記垂直アドレスメモリ記録ア
ドレス（ＶＡＭＡ−３）によりアドレスされる場所に貯
蔵する。
【００３１】これと同様の方式で、初期期間のあいだ、
第３および第４の走査ライン（line-3、4 ）は、図２の
第３および第４列に示されたように、垂直アドレス（Ｖ
Ａ−３、４）によりアドレスされるバッファメモリライ
ンに貯蔵され、図３の第３および第４列に示されたよう
に前記垂直アドレス（ＶＡ−３、４）は垂直アドレスメ
モリ記録アドレス（ＶＡＭＡ−５、７）によりアドレス
される場所に貯蔵される。
第３および第４の走査ライン（line-3、4 ）は、図２の
第３および第４列に示されたように、垂直アドレス（Ｖ
Ａ−３、４）によりアドレスされるバッファメモリライ
ンに貯蔵され、図３の第３および第４列に示されたよう
に前記垂直アドレス（ＶＡ−３、４）は垂直アドレスメ
モリ記録アドレス（ＶＡＭＡ−５、７）によりアドレス
される場所に貯蔵される。
【００３２】初期期間の経過後に行われる本発明の走査
方式転換動作が記述される。以下に記述されるとおり、
転換動作は貯蔵されたラインのライン番号に該当する場
所にその貯蔵されたライン番号にあたる場所にその貯蔵
ラインのバッファメモリ垂直アドレスを貯蔵している垂
直アドレスメモリを非飛越し方式でアドレシングして貯
蔵されたラインなどを間接的にアクセスすることによっ
て行われる。
方式転換動作が記述される。以下に記述されるとおり、
転換動作は貯蔵されたラインのライン番号に該当する場
所にその貯蔵されたライン番号にあたる場所にその貯蔵
ラインのバッファメモリ垂直アドレスを貯蔵している垂
直アドレスメモリを非飛越し方式でアドレシングして貯
蔵されたラインなどを間接的にアクセスすることによっ
て行われる。
【００３３】初期期間経過後、第５のＨ／ＳＹＮＣパル
スが入力され、ついで飛越し方式で入力されるイメージ
データの第５の走査ライン（line-2）が入力されると、
水平アドレス発生器２００は０にリセットされ、前記Ｈ
／ＳＹＮＣパルスに続く３６個の連続的な画素クロック
パルス受信時、１から３６まで計数してバッファメモリ
１００に対する水平アドレス（１、２、３、４、……、
３６）を発生する。
スが入力され、ついで飛越し方式で入力されるイメージ
データの第５の走査ライン（line-2）が入力されると、
水平アドレス発生器２００は０にリセットされ、前記Ｈ
／ＳＹＮＣパルスに続く３６個の連続的な画素クロック
パルス受信時、１から３６まで計数してバッファメモリ
１００に対する水平アドレス（１、２、３、４、……、
３６）を発生する。
【００３４】しかし、初期期間経過後には、初期垂直ア
ドレス発生器の代わりに後続アドレス発生器３２０がバ
ッファメモリ１００に対する垂直アドレスを発生する。
すなわち、第５のＨ／ＳＹＮＣパルスが入力されると、
初期期間終了表示信号発生器３３０は、論理“１”状態
の初期期間終了表示信号を発生する。したがって、垂直
アドレスマルチプレクサ３４０は後続垂直アドレス発生
器３２０が後述される方式で提供する垂直アドレスを選
択する。
ドレス発生器の代わりに後続アドレス発生器３２０がバ
ッファメモリ１００に対する垂直アドレスを発生する。
すなわち、第５のＨ／ＳＹＮＣパルスが入力されると、
初期期間終了表示信号発生器３３０は、論理“１”状態
の初期期間終了表示信号を発生する。したがって、垂直
アドレスマルチプレクサ３４０は後続垂直アドレス発生
器３２０が後述される方式で提供する垂直アドレスを選
択する。
【００３５】垂直アドレスメモリ読出アドレス発生器３
２５は、論理“１”状態の初期期間終了表示信号によっ
てイネーブルされたのち、第５のＨ／ＳＹＮＣパルスに
応じて垂直アドレスメモリ読出／記録アドレスマルチプ
レクサ３２３を通じて一つの垂直アドレス読出アドレス
を非飛越し方式で（すなわち、line−１、２、３、４、
５、６、７、８、１、…の順番に）垂直アドレスメモリ
３２２へ提供する。これによって垂直アドレスメモリ読
出アドレス（ＶＡＭＡー１）が垂直アドレスメモリ３２
２へ提供し、第５Ｈ／ＳＹＮＣパルス信号印加時には、
垂直アドレスメモリ３２２は読出モードで動作する。し
たがって、垂直アドレスメモリ読出アドレス（ＶＡＭＡ
−１）によりアドレスされる場所に貯蔵された垂直アド
レス（ＶＡ−１）が読出される。
２５は、論理“１”状態の初期期間終了表示信号によっ
てイネーブルされたのち、第５のＨ／ＳＹＮＣパルスに
応じて垂直アドレスメモリ読出／記録アドレスマルチプ
レクサ３２３を通じて一つの垂直アドレス読出アドレス
を非飛越し方式で（すなわち、line−１、２、３、４、
５、６、７、８、１、…の順番に）垂直アドレスメモリ
３２２へ提供する。これによって垂直アドレスメモリ読
出アドレス（ＶＡＭＡー１）が垂直アドレスメモリ３２
２へ提供し、第５Ｈ／ＳＹＮＣパルス信号印加時には、
垂直アドレスメモリ３２２は読出モードで動作する。し
たがって、垂直アドレスメモリ読出アドレス（ＶＡＭＡ
−１）によりアドレスされる場所に貯蔵された垂直アド
レス（ＶＡ−１）が読出される。
【００３６】そののち、第５のＨ／ＳＹＮＣパルス下降
時、前記垂直アドレスはラッチ３２１にラッチされ、垂
直アドレスマルチプレクサ３４０を通じてバッファメモ
リ１００へ印加される。
時、前記垂直アドレスはラッチ３２１にラッチされ、垂
直アドレスマルチプレクサ３４０を通じてバッファメモ
リ１００へ印加される。
【００３７】したがって、バッファメモリ１００は第５
のＨ／ＳＹＮＣパルスに後続する画素クロックパルスお
よびパルスベースに応じて、前記３６個の水平アドレス
（１、２、３……、３６）および前記垂直アドレス（Ｖ
Ａ−１）によりアドレスされることによって、図２の第
５列に示されたように入力イメージデータの第１の走査
ライン（line-1）を出力し、これと同時に、入力イメー
ジデータの第５の走査ライン（line-2）を入力する。
のＨ／ＳＹＮＣパルスに後続する画素クロックパルスお
よびパルスベースに応じて、前記３６個の水平アドレス
（１、２、３……、３６）および前記垂直アドレス（Ｖ
Ａ−１）によりアドレスされることによって、図２の第
５列に示されたように入力イメージデータの第１の走査
ライン（line-1）を出力し、これと同時に、入力イメー
ジデータの第５の走査ライン（line-2）を入力する。
【００３８】一方、垂直アドレスマルチプレクサ３４０
により選択された前記垂直アドレス（ＶＡ−１）は次回
の活用のために垂直アドレスメモリ３２２に再び貯蔵さ
れる。すなわち、第５のＨ／ＳＹＮＣが受信されると、
垂直アドレスメモリ記録アドレス発生器３２４は垂直ア
ドレスメモリ読出／記録アドレスマルチプレクサ３２３
を通じて一つの垂直アドレスメモリ記録アドレスを飛越
し方式で垂直アドレスメモリ３２２に提供する。したが
って、垂直アドレスメモリ記録アドレス（ＶＡＭＡー
２）が垂直アドレスメモリ３２２へ印加される。したが
って、垂直アドレスメモリ３２２は第５のＨ／ＳＹＮＣ
パルスのパルスベースに応じて図３の第５列に示された
とおり、前記垂直アドレス（ＶＡ−１）を前記垂直アド
レスメモリ記録アドレス（ＶＡＭＡー２）によりアドレ
スされる場所に貯蔵する。
により選択された前記垂直アドレス（ＶＡ−１）は次回
の活用のために垂直アドレスメモリ３２２に再び貯蔵さ
れる。すなわち、第５のＨ／ＳＹＮＣが受信されると、
垂直アドレスメモリ記録アドレス発生器３２４は垂直ア
ドレスメモリ読出／記録アドレスマルチプレクサ３２３
を通じて一つの垂直アドレスメモリ記録アドレスを飛越
し方式で垂直アドレスメモリ３２２に提供する。したが
って、垂直アドレスメモリ記録アドレス（ＶＡＭＡー
２）が垂直アドレスメモリ３２２へ印加される。したが
って、垂直アドレスメモリ３２２は第５のＨ／ＳＹＮＣ
パルスのパルスベースに応じて図３の第５列に示された
とおり、前記垂直アドレス（ＶＡ−１）を前記垂直アド
レスメモリ記録アドレス（ＶＡＭＡー２）によりアドレ
スされる場所に貯蔵する。
【００３９】そののち、第６のＨ／ＳＹＮＣパルスが入
力され、ついで飛越し方式で入力されるイメージデータ
の第６の走査ライン（line-4）が入力されると、水平ア
ドレス発生器２００は０にリセットされ、前記Ｈ／ＳＹ
ＮＣパルスに後続する３６個の連続的な画素クロックパ
ルス受信時、１から３６まで計数してバッファメモリ１
００に対する水平アドレス（１、２、３、４、……、３
６）を発生する。
力され、ついで飛越し方式で入力されるイメージデータ
の第６の走査ライン（line-4）が入力されると、水平ア
ドレス発生器２００は０にリセットされ、前記Ｈ／ＳＹ
ＮＣパルスに後続する３６個の連続的な画素クロックパ
ルス受信時、１から３６まで計数してバッファメモリ１
００に対する水平アドレス（１、２、３、４、……、３
６）を発生する。
【００４０】同時に、後続垂直アドレス発生器３２０が
垂直アドレスマルチプレクサ３４０を通じてバッファメ
モリ１００に垂直アドレスを提供する。すなわち、第６
のＨ／ＳＹＮＣパルスが入力されると、垂直アドレスメ
モリ読出アドレス発生器３２５は、論理“１”状態の初
期期間終了表示信号によってイネーブルされたのち、第
６のＨ／ＳＹＮＣパルスに応じて垂直アドレスメモリ読
出／記録アドレスマルチプレクサ３２３を通じて一つの
垂直アドレス読出アドレスを非飛越し方式で垂直アドレ
スメモリ３２２へ提供する。これによって垂直アドレス
メモリ読出アドレス（ＶＡＭＡー２）が垂直アドレスメ
モリ３２２へ提供し、第６のＨ／ＳＹＮＣパルス信号印
加時には、垂直アドレスメモリ３２２は読出モードで動
作する。したがって、垂直アドレスメモリ読出アドレス
（ＶＡＭＡ−２）によりアドレスされる場所に貯蔵され
た垂直アドレス（ＶＡ−１）が読出される。
垂直アドレスマルチプレクサ３４０を通じてバッファメ
モリ１００に垂直アドレスを提供する。すなわち、第６
のＨ／ＳＹＮＣパルスが入力されると、垂直アドレスメ
モリ読出アドレス発生器３２５は、論理“１”状態の初
期期間終了表示信号によってイネーブルされたのち、第
６のＨ／ＳＹＮＣパルスに応じて垂直アドレスメモリ読
出／記録アドレスマルチプレクサ３２３を通じて一つの
垂直アドレス読出アドレスを非飛越し方式で垂直アドレ
スメモリ３２２へ提供する。これによって垂直アドレス
メモリ読出アドレス（ＶＡＭＡー２）が垂直アドレスメ
モリ３２２へ提供し、第６のＨ／ＳＹＮＣパルス信号印
加時には、垂直アドレスメモリ３２２は読出モードで動
作する。したがって、垂直アドレスメモリ読出アドレス
（ＶＡＭＡ−２）によりアドレスされる場所に貯蔵され
た垂直アドレス（ＶＡ−１）が読出される。
【００４１】そののち、第６のＨ／ＳＹＮＣパルス下降
時、前記垂直アドレスはラッチ（３２１）にラッチさ
れ、垂直アドレスマルチプレクサ３４０を通じてバッフ
ァメモリ１００へ印加される。
時、前記垂直アドレスはラッチ（３２１）にラッチさ
れ、垂直アドレスマルチプレクサ３４０を通じてバッフ
ァメモリ１００へ印加される。
【００４２】したがって、バッファメモリ１００は、第
６のＨ／ＳＹＮＣパルスに後続する画素クロックパルス
およびパルスベースに応じて、前記３６個の水平アドレ
ス（１、２、３……、３６）および前記垂直アドレス
（ＶＡ−１）によりアドレスされることによって、図２
の第６列に示されたように入力イメージデータの第５の
走査ライン（line-2）を出力し、これと同時に、入力イ
メージデータの第６の走査ライン（line-4）を入力す
る。
６のＨ／ＳＹＮＣパルスに後続する画素クロックパルス
およびパルスベースに応じて、前記３６個の水平アドレ
ス（１、２、３……、３６）および前記垂直アドレス
（ＶＡ−１）によりアドレスされることによって、図２
の第６列に示されたように入力イメージデータの第５の
走査ライン（line-2）を出力し、これと同時に、入力イ
メージデータの第６の走査ライン（line-4）を入力す
る。
【００４３】一方、垂直アドレスマルチプレクサ３４０
により選択された前記垂直アドレス（ＶＡ−１）は次回
の活用のために垂直アドレスメモリ３２２に再び貯蔵さ
れる。すなわち、第６のＨ／ＳＹＮＣが受信されると、
垂直アドレスメモリ記録アドレス発生器３２４は垂直ア
ドレスメモリ読出／記録アドレスマルチプレクサ３２３
を通じて一つの垂直アドレスメモリ記録アドレスを飛越
し方式で垂直アドレスメモリ３２２に提供する。したが
って、垂直アドレスメモリ記録アドレス（ＶＡＭＡー
４）が垂直アドレスメモリ３２２へ印加される。したが
て、垂直アドレスメモリ３２２は第６のＨ／ＳＹＮＣパ
ルスのパルスベースに応じて図３の第６列に示されるよ
うに、垂直アドレスメモリ記録アドレス（ＶＡＭＡ−
４）によりアドレスされる場所に貯蔵する。
により選択された前記垂直アドレス（ＶＡ−１）は次回
の活用のために垂直アドレスメモリ３２２に再び貯蔵さ
れる。すなわち、第６のＨ／ＳＹＮＣが受信されると、
垂直アドレスメモリ記録アドレス発生器３２４は垂直ア
ドレスメモリ読出／記録アドレスマルチプレクサ３２３
を通じて一つの垂直アドレスメモリ記録アドレスを飛越
し方式で垂直アドレスメモリ３２２に提供する。したが
って、垂直アドレスメモリ記録アドレス（ＶＡＭＡー
４）が垂直アドレスメモリ３２２へ印加される。したが
て、垂直アドレスメモリ３２２は第６のＨ／ＳＹＮＣパ
ルスのパルスベースに応じて図３の第６列に示されるよ
うに、垂直アドレスメモリ記録アドレス（ＶＡＭＡ−
４）によりアドレスされる場所に貯蔵する。
【００４４】以後、本走査方式転換装置は、残りのＨ／
ＳＹＮＣパルスに対しても同じ動作を行うが、その説明
を省略する。しかし、本技術分野で通常の知識を有する
者には、残りのＨ／ＳＹＮＣパルスに対する本走査方式
転換装置の論理流れは容易に理解されるだろう。
ＳＹＮＣパルスに対しても同じ動作を行うが、その説明
を省略する。しかし、本技術分野で通常の知識を有する
者には、残りのＨ／ＳＹＮＣパルスに対する本走査方式
転換装置の論理流れは容易に理解されるだろう。
【００４５】
【発明の効果】前述のように、本発明による走査方式転
換装置は、飛越し方式で走査されて入力されるディジタ
ルイメージデータを半フレームのイメージデータを貯蔵
しうる容量を有するバッファメモリとフレーム内の全て
の垂直アドレスを貯蔵しうる付加的な貯蔵装置と幾つか
の資源論理回路を用いて、非飛越し形態に転換しうる。
換装置は、飛越し方式で走査されて入力されるディジタ
ルイメージデータを半フレームのイメージデータを貯蔵
しうる容量を有するバッファメモリとフレーム内の全て
の垂直アドレスを貯蔵しうる付加的な貯蔵装置と幾つか
の資源論理回路を用いて、非飛越し形態に転換しうる。
【図１】本発明の走査方式転換装置の一実施例を示す図
面である。
面である。
【図２】各々のＨ／ＳＹＮＣパルスが入力されることに
よって、バッファメモリおよび垂直メモリの内容を示し
た図面である。
よって、バッファメモリおよび垂直メモリの内容を示し
た図面である。
【図３】各々のＨ／ＳＹＮＣパルスが入力されることに
よって、バッファメモリおよび垂直メモリの内容を示し
た図面である。
よって、バッファメモリおよび垂直メモリの内容を示し
た図面である。
【図４】飛越し方式で走査されたイメージデータのフレ
ームを示した図面である。
ームを示した図面である。
１００ バッファメモリ ２００ 水平アドレス発生器 ３００ 垂直アドレス発生器 ３１０ 初期垂直アドレス発生器 ３２０ 後続垂直アドレス発生器 ３２１ ラッチ ３２２ 垂直アドレスメモリ ３２３ 垂直アドレスメモリ読出／記録アドレスマルチ
プレクサ ３２４ 垂直アドレスメモリ記録アドレス発生器 ３２５ 垂直アドレスメモリ読出アドレス発生器 ３３０ 初期期間終了表示信号発生器 ３４０ 垂直アドレスマルチプレクサ ３５０ 初期イネーブル信号発生器 ＶＡ 垂直アドレス ＶＡＭＡ 垂直アドレスメモリアドレス
プレクサ ３２４ 垂直アドレスメモリ記録アドレス発生器 ３２５ 垂直アドレスメモリ読出アドレス発生器 ３３０ 初期期間終了表示信号発生器 ３４０ 垂直アドレスマルチプレクサ ３５０ 初期イネーブル信号発生器 ＶＡ 垂直アドレス ＶＡＭＡ 垂直アドレスメモリアドレス
Claims (3)
- 【請求項１】 イメージデータの連続的な走査ライン
と、画素クロックパルスとＨ／ＳＹＮＣパルスを受信す
るデータ転換装置であって飛越しイメージデータは各々
が奇数フィールドおよび偶数フィールドを含む多数の連
続的なフレームからなり、各々の前記走査ラインはあら
かじめ設定された数の画素を含み、前記クロックパルス
は前記画素の周期と同じ周期を有し、各々の前記Ｈ／Ｓ
ＹＮＣパルスは該当走査ラインの始まりを表すイメージ
データ走査方式転換装置において、 前記飛越しイメージデータの最大Ｎ個の走査ラインを貯
蔵することができ（ここでＮはパルスあたりの走査ライ
ンの数を表す）、各画素クロックパルスあたり、読出動
作についで記録動作を行う２次元のバッファメモリと、 各々の前記画素クロック受信時に各々の前記Ｈ／ＳＹＮ
Ｃパルス受信後、受信された画素クロックパルス数を計
数して、一つの水平アドレスを発生する水平アドレス発
生器と、 各々の前記Ｈ／ＳＹＮＣパルス受信時、前記飛越しイメ
ージデータを非飛越し形態で出力するための一連の垂直
アドレスのうち、一つを出力する手段を含むイメージデ
ータ走査方式転換装置。 - 【請求項２】 前記垂直アドレス発生器は、 第１の前記Ｈ／ＳＹＮＣパルス受信から第（Ｎ＋１）番
目のＨ／ＳＹＮＣパルス受信前まで受信されたＨ／ＳＹ
ＮＣパルスの数を計数して、Ｎ個の垂直アドレスを発生
する初期垂直アドレス発生器と、 各々の前記Ｈ／ＳＹＮＣパルスに応じて、前記第（Ｎ＋
１）番目の前記Ｈ／ＳＹＮＣパルス受信後に前記飛越し
イメージデータを前記非飛越し形態で出力するための垂
直アドレスシーケンスのうち、一つを発生する後続垂直
アドレス発生器と、 前記第１のＨ／ＳＹＮＣパルス受信から前記第（Ｎ＋
１）番目のＨ／ＳＹＮＣパルス受信前までは、前記初期
垂直アドレス発生器から、または前記第（Ｎ＋１）番目
のＨ／ＳＹＮＣパルス受信以後には、前記垂直後続垂直
アドレス発生器から前記一連の垂直アドレスのうち、一
つを選択する垂直アドレス選択手段を含む請求項１記載
のイメージデータ走査方式転換装置。 - 【請求項３】 前記後続アドレス発生器は、 各Ｈ／ＳＹＮＣパルスあたり、垂直アドレスを読出し、
ついで前記垂直アドレス選択手段からの垂直アドレスを
受信する一連の垂直アドレスメモリと、 前記第（Ｎ＋１）番目のＨ／ＳＹＮＣパルス受信後に、
八つの前記Ｈ／ＳＹＮＣパルスに対して、八つの垂直ア
ドレスメモリアドレスを非飛越し方式で生成する垂直ア
ドレスメモリ読出アドレス発生器と、 前記第１のＨ／ＳＹＮＣパルス受信以後に、八つの前記
Ｈ／ＳＹＮＣパルスに対して、八つの垂直アドレス記録
アドレスを飛越し方式で生成する垂直アドレスメモリ記
録アドレス発生器と、 各々の前記Ｈ／ＳＹＮＣパルスが第１の状態であると
き、垂直アドレスメモリ読出アドレス発生器から、また
は各々の前記Ｈ／ＳＹＮＣパルスが第２の状態であると
き、垂直アドレスメモリ記録アドレス発生器から、垂直
アドレスメモリアドレスを選択する垂直アドレスメモリ
アドレス選択手段を含む請求項２記載のイメージデータ
走査方式転換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92-20080 | 1992-10-29 | ||
| KR920020080 | 1992-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06233259A true JPH06233259A (ja) | 1994-08-19 |
Family
ID=19342036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5272658A Pending JPH06233259A (ja) | 1992-10-29 | 1993-10-29 | イメージデータ走査方式転換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5373323A (ja) |
| JP (1) | JPH06233259A (ja) |
| KR (1) | KR950014157B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0122741B1 (ko) * | 1992-09-23 | 1997-11-17 | 배순훈 | 병렬 구조를 갖는 기억 장치 |
| JP3092382B2 (ja) * | 1993-03-22 | 2000-09-25 | 松下電器産業株式会社 | 信号処理装置 |
| US5920352A (en) * | 1994-10-28 | 1999-07-06 | Matsushita Electric Industrial Co., Ltd. | Image memory storage system and method for a block oriented image processing system |
| EP0710033A3 (en) * | 1994-10-28 | 1999-06-09 | Matsushita Electric Industrial Co., Ltd. | MPEG video decoder having a high bandwidth memory |
| US5546344A (en) * | 1995-06-06 | 1996-08-13 | Cirrus Logic, Inc. | Extended data output DRAM interface |
| US6441813B1 (en) | 1997-05-16 | 2002-08-27 | Kabushiki Kaisha Toshiba | Computer system, and video decoder used in the system |
| US6239842B1 (en) | 1998-12-18 | 2001-05-29 | Oplus Technologies Ltd. | Method of de-interlacing video signals using a mixed mode spatial and temporal approximation technique |
| JP4422020B2 (ja) * | 2002-06-24 | 2010-02-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ビデオに埋め込むリアルタイム署名 |
| CA2432669A1 (en) * | 2003-06-17 | 2004-12-17 | Ibm Canada Limited - Ibm Canada Limitee | Method and system for referencing trading agreements |
| US7315294B2 (en) * | 2003-08-25 | 2008-01-01 | Texas Instruments Incorporated | Deinterleaving transpose circuits in digital display systems |
| US7167148B2 (en) * | 2003-08-25 | 2007-01-23 | Texas Instruments Incorporated | Data processing methods and apparatus in digital display systems |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160481A (ja) * | 1986-12-24 | 1988-07-04 | Sharp Corp | Ｉｄｔｖのフイ−ルド補間信号作成装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2181923B (en) * | 1985-10-21 | 1989-09-20 | Sony Corp | Signal interpolators |
| US4698674A (en) * | 1986-03-06 | 1987-10-06 | Vsp, Inc. | Interlace/non-interlace data converter |
| US4994912A (en) * | 1989-02-23 | 1991-02-19 | International Business Machines Corporation | Audio video interactive display |
-
1993
- 1993-10-29 KR KR1019930022791A patent/KR950014157B1/ko not_active IP Right Cessation
- 1993-10-29 JP JP5272658A patent/JPH06233259A/ja active Pending
- 1993-11-01 US US08/145,500 patent/US5373323A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160481A (ja) * | 1986-12-24 | 1988-07-04 | Sharp Corp | Ｉｄｔｖのフイ−ルド補間信号作成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5373323A (en) | 1994-12-13 |
| KR950014157B1 (ko) | 1995-11-22 |
| KR940009815A (ko) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005363B1 (ko) | 저 분해능 비디오 신호를 고 분해능 비디오 모니터상에 표시하기 위한 비디오 장치 및 그 방법 | |
| EP0227190B1 (en) | Adaptive line interpolation for progressive scan displays | |
| JPH01591A (ja) | 映像表示方法 | |
| JPH06233259A (ja) | イメージデータ走査方式転換装置 | |
| JP3016694B2 (ja) | ダブルスキャン回路 | |
| US6040868A (en) | Device and method of converting scanning pattern of display device | |
| JP3398396B2 (ja) | 映像信号処理回路 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| US6697119B2 (en) | Apparatus and method for converting frame rates of signals under different systems | |
| JP3259628B2 (ja) | 走査線変換装置 | |
| JPH02312380A (ja) | 表示装置 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JP4733829B2 (ja) | 補間フェーズの動的計算を使用するフィールドまたはフレーム周波数変換のための方法およびデバイス | |
| US20050046742A1 (en) | Image signal processing circuit | |
| US5237317A (en) | Image display apparatus | |
| JPH0926774A (ja) | 表示データ出力装置及び情報処理装置及び表示データ出力方法 | |
| EP0224228A2 (en) | A method and apparatus for processing raster scan display signals | |
| JPH0515349B2 (ja) | ||
| KR100706994B1 (ko) | 디인터레이싱 출력을 위한 필드단위의 프레임율 변환방법및 장치 | |
| JP2602189B2 (ja) | 画像表示方法 | |
| JP3708165B2 (ja) | デジタル映像信号処理装置 | |
| JPH10294926A (ja) | テレビジョン受信機 | |
| KR960015134B1 (ko) | 고화질 티브이의 부화면 영상 처리장치 | |
| JPH03505275A (ja) | 制御信号生成装置および方法 | |
| JP3241065B2 (ja) | ラインメモリ |