JPH06232813A - 光ファイバー回線切替装置 - Google Patents

光ファイバー回線切替装置

Info

Publication number
JPH06232813A
JPH06232813A JP5014866A JP1486693A JPH06232813A JP H06232813 A JPH06232813 A JP H06232813A JP 5014866 A JP5014866 A JP 5014866A JP 1486693 A JP1486693 A JP 1486693A JP H06232813 A JPH06232813 A JP H06232813A
Authority
JP
Japan
Prior art keywords
optical fiber
stage
line
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5014866A
Other languages
English (en)
Other versions
JP3116150B2 (ja
Inventor
Hideo Majima
秀夫 間島
Akira Tsuchiya
昭 土谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP05014866A priority Critical patent/JP3116150B2/ja
Publication of JPH06232813A publication Critical patent/JPH06232813A/ja
Application granted granted Critical
Publication of JP3116150B2 publication Critical patent/JP3116150B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【目的】 消費電力が少なく、かつ過渡的に、誤った回
線切り替えが生じない光ファイバー回線切替装置を提供
する。 【構成】 二進木状に接続された1対2光ファイバース
イッチ110、120、121、130〜133と、1
スイッチにつき2つ設けられた駆動回路310、31
1、320〜323、330〜337と、切り替えタイ
ミング信号線700の信号入力後、順次所定の時間幅だ
け遅延したパルスを発生するパルス発生回路710、7
20、730と、外部信号200〜202の上位Kビッ
トを入力する第K段の論理反転回路811またはデマル
チプレクサ回路820、830と、第K段のデマルチプ
レクサの各出力と対応するパルス発生回路のパルスとの
論理積をとり、第K段の駆動回路を作動させる論理積回
路よって構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、多数の光ファイバー
回線の中から1回線を選択する光ファイバー回線切替装
置に関する。
【0002】
【従来の技術】本発明において取り扱う光ファイバー回
線切替装置は、図6に示すように、2回線のうちから1
回線を選択する1対2光ファイバースイッチ110を基
本構成要素とし、それを二進木状に多段に接続したもの
である。すなわち、1対2光ファイバースイッチ110
の二つに分かれた光ファイバー1101および1102
に第2段の1対2光ファイバースイッチ120の光ファ
イバー1200、および1対2光ファイバースイッチ1
21の光ファイバー1210をそれぞれ接続する。
【0003】次に、第2段の1対2光ファイバースイッ
チ120の光ファイバー1201、1202を第3段の
1対2光ファイバースイッチ130、131の光ファイ
バー1300、1310に、1対2光ファイバースイッ
チ121の光ファイバー1211、1212を第3段の
1対2光ファイバースイッチ132、133の光ファイ
バー1320、1330に接続する。
【0004】ここで、初めの1対2光ファイバースイッ
チ110を第1段、これに接続される2個の1対2光フ
ァイバースイッチ120および121を第2段とし、以
下同様に二進木の段数を数えていくものとする。二進木
の段数をN段とすると、2N光ファイバー回線のうちか
ら1回線を選択することができる。図6においては光フ
ァイバー回線0〜7のうちのいずれか1回線を選択する
ことができる。
【0005】以下の説明および図では、1で始まる3桁
の数字で1対2光ファイバースイッチを表わし、左から
2桁目で段の番号を、3桁目でその段に属するスイッチ
の番号を示すものとする。1対2光ファイバースイッチ
110の状態を2進数で表わし、光ファイバー1100
と光ファイバー1101がつながっている状態を
“0”、光ファイバー1100と光ファイバー1102
がつながっている状態を“1”とすると、N段の光ファ
イバー回線切替装置が何番目の光ファイバー回線を選択
しているかはNビットの2進数で表現することができ
る。この場合、最上位ビットは第1段に、最下位ビット
は第N段に対応するものとする。
【0006】従来、図7に示すように、各段は同時に一
斉に駆動されていた。この例では、2進化された外部制
御信号を外部から入力される信号線200〜202を通
して、それぞれ独立に各段の駆動回路に入力している。
各段の駆動回路は1対の駆動回路からなり、310,3
20,330は1対2光ファイバースイッチを“0”の
状態にし、311,321,331は“1”の状態にす
る。
【0007】例えば3ビット目の信号線202が“0”
であったとすると、駆動回路330が動作し、第3段に
属する全ての1対2光ファイバースイッチ130、13
1、132、133はそれまでの状態の如何に関わら
ず、“0”の状態になる。また3ビット目の信号線20
2が“1”であったとすると、駆動回路331が動作
し、1対2光ファイバースイッチ130,131,13
2,133は、全て“1”の状態になる。1対2光ファ
イバースイッチが特開昭64−11925に示されるも
ののように、コイルに流す電流の向きによって回線切り
替えを行なうものであるとすると、駆動回路は例えば、
図8および図9に示すものが知られている。
【0008】図8の回路では、正負両電源が必要であ
る。駆動回路310が動作しているときは、駆動回路3
11は動作しないものとする。したがってトランジスタ
410が導通し、トランジスタ411は遮断されるの
で、コイル500は正電源につながり、左から右に電流
が流れる。逆に駆動回路311が動作しているときは、
駆動回路310は動作しないものとする。したがってト
ランジスタ411が導通し、トランジスタ410は遮断
されるので、コイル500は負電源につながり、右から
左に電流が流れる。
【0009】図9の回路では片電源のみでよい。駆動回
路310が動作しているときは、駆動回路311は動作
しないものとする。したがってトランジスタ410と4
13が導通し、トランジスタ411と412は遮断され
るので、コイル500には左から右に電流が流れる。逆
に駆動回路311が動作しているときは、駆動回路31
0は動作しないものとする。したがってトランジスタ4
11と412が導通し、トランジスタ410と413は
遮断されるので、コイル500には右から左に電流が流
れる。
【0010】
【発明が解決しようとする課題】従来のこのような方式
では、以下の2つの問題が生ずる。 (1)光ファイバー回線切り替え時に、全ての1対2光
ファイバースイッチが動作する結果、消費電力が大きく
なる。この問題は、特に1対2光ファイバースイッチが
自己保持型である場合に顕著になる。すなわち、この方
式では、動作させる必要のない1対2光ファイバースイ
ッチにも通電されるので、大半の電力が無駄になり、消
費電力が少ないという自己保持型の特徴が活かされな
い。
【0011】一例として1対4光ファイバー回線切替装
置によって説明する。図10のように光ファイバー11
00から光ファイバー1201への回線が形成されてい
る状態から、図11のように光ファイバー1100から
光ファイバー1212への回線が形成される状態へ切り
替えるものとする。この場合、1対2光ファイバースイ
ッチ120には光信号が通らなくなるから駆動する必要
はないのだが、従来の方式では必ず駆動されるため電力
が無駄に消費されてしまう。
【0012】ここでは、2段の場合を例示したが、多段
になるほど無駄な駆動電力が消費される。すなわち、N
段の光ファイバー回線切替装置では、各段1個、合計N
個の1対2光ファイバースイッチを駆動すれば十分であ
るが、従来方式では2N個の1対2光ファイバースイッ
チが駆動されるので、2N −N個分の電力が無駄に消費
される。
【0013】(2)全ての1対2光ファイバースイッチ
に一斉に通電したとしても、光ファイバー回線切り替え
に要する時間のばらつきのため、意図しない光ファイバ
ー回線に過渡的に切り替えられる恐れがある。これは、
特に高速の信号を扱っている場合に問題になり、過渡的
にせよ、誤った光ファイバー回線に信号が流れることに
なる。
【0014】一例として1対4光ファイバー回線切替装
置によって説明する。まず、図12のように、光ファイ
バー1100から光ファイバー1201への回線が形成
されているものとする。これを、図14のように、光フ
ァイバー1100から光ファイバー1212への回線へ
切り替えるものとする。今、個々の1対2光ファイバー
スイッチの動作ばらつきのため、1対2光ファイバース
イッチ110が先に切り替わったとすると、図13のよ
うに光ファイバー1100から光ファイバー1211へ
の回線が過渡的に形成されてしまう。
【0015】そこで、この発明の目的は、従来のこのよ
うな課題を解決するため、必要最小限の1対2光ファイ
バースイッチのみを駆動し、かつ、光ファイバー回線切
り替えの順序を制御することによって、低消費電力で確
実に動作する1対2N 光ファイバー回線切替装置を提供
することである。
【0016】
【課題を解決するための手段】上記課題を解決するため
に、本発明が採用した請求項1の光ファイバー回線切替
装置は、装置を構成する1対2光ファイバースイッチの
各々について、その第1の光ファイバーを第2の光ファ
イバーに接続せしめる駆動回路と、第1の光ファイバー
を第3の光ファイバーに接続せしめる駆動回路とを有
し、かつNビットの外部信号のうち、最上位からKビッ
ト目までの信号によって、二進木の第K段に属する2K
個の駆動回路のうち1個を選択して動作させる回路を有
することを特徴とする。
【0017】また請求項2記載の光ファイバー回線切替
装置は、請求項1記載の装置において、光ファイバー回
線切り替えの際に、二進木の第N段から逐次1段ずつ第
1段へと1対2光ファイバースイッチを切り替えていく
手段を有することを特徴とする。さらに請求項3記載の
光ファイバー回線切替装置は、請求項1記載の装置にお
いて、光ファイバー回線切り替えの際に、切り替え前後
で前記二進木の第K段から第N段まで状態を変化させる
必要があることを検出する手段と、第(K+1)段から
第N段までの前記1対2光ファイバースイッチを一斉に
切り替え、その後、第K段の前記1対2光ファイバース
イッチを切り替える手段を有することを特徴とする。
【0018】
【作用】請求項1記載の光ファイバー回線切替装置は、
各段1個だけの1対2光ファイバースイッチが駆動され
るため、従来方式に比較して消費電力が少なくて済む。
また、請求項2記載の光ファイバー回線切替装置は、第
N段側から順次回線を形成していくため、途中で意図し
ていない回線形成が行なわれず、切り替え動作が確実で
ある。さらに請求項3記載の光ファイバー回線切替装置
は、どんなに多段であろうと回線切り替えが2回ですむ
ため、切り替え時間が短い。
【0019】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。説明のため、1対2光ファイバースイッチと駆
動回路、光ファイバー回線を図1のように番号付けす
る。
【0020】すなわち、光ファイバー回線は1桁の数
字、1対2光ファイバースイッチは、1で始まる3桁の
数字で、次の桁が段を表わし、一番下の桁が、その段の
中での何番目かを表示するものとする。駆動回路は3で
始まる3桁の数字で、その次の桁が段を表わし、一番下
の桁が、その段の中で何番目かを表示するものとする。
【0021】図1は、この発明による1対8光ファイバ
ー回線切替装置の実施例の一つである。外部からは回線
を選択する信号線200,201,202の信号と切り
替えタイミング信号線700の信号が加えられる。各1
対2光ファイバースイッチには2つの駆動回路が接続さ
れていて、それぞれ1対2光ファイバースイッチを
“0”の状態と“1”の状態にする。このような駆動回
路は、従来例の図8あるいは図9のようなよく知られた
ものを使うことができる。
【0022】第1段の1対2光ファイバースイッチは次
のように動作する。信号線202の信号はそのまま、あ
るいは論理反転回路811を通して、切り替えタイミン
グ信号線700の信号との論理積をとった上で、第1段
の駆動回路310、311に加えられる。信号線202
の信号が“0”のときは論理反転回路811の出力が
“1”となり、切り替えタイミング信号線700の信号
が“1”のときに、駆動回路310が動作し、第1段の
1対2光ファイバースイッチ110は“0”の状態にな
る。逆に信号線202が“1”のときは、切り替えタイ
ミング信号線700の信号が“1”のときに駆動回路3
11が動作し、第1段の1対2光ファイバースイッチ1
10は“1”の状態になる。
【0023】第2段では、信号線201と202の信号
がデマルチプレクサ820に加えらる。信号線201、
202の内容に従って、デマルチプレクサ820の4本
の出力のうちのいずれか1つの信号線が“1”になる。
したがって、切り替えタイミング信号線700の信号が
“1”となったとき駆動回路320から323までのう
ち、いずれか1つが動作する。例えば、信号線201、
202がともに“0”のときには、駆動回路320が動
作し、第2段の1対2光ファイバースイッチ120を
“0”の状態にする。
【0024】第3段では、信号線200、201、20
2の信号がデマルチプレクサ830に加えられる。信号
線200、201、202の内容に従って、デマルチプ
レクサ830の8本の出力のうちのいずれか1つの信号
線が“1”になる。したがって、切り替えタイミング信
号線700の信号が“1”となったとき駆動回路330
から337までのうち、いずれか1つが動作する。例え
ば、信号線200、201、202がすべて“0”のと
きには、第3段の1対2光ファイバースイッチ130を
“0”の状態にする。
【0025】図1は、光ファイバー回線0が選択されて
いる状態であるが、この状態から図15に示すように、
光ファイバー回線5へ切り替える場合を説明する。5は
2進数で表示すると、“101”である。本発明の構成
によれば、1段目は、1対2光ファイバースイッチ11
0が1つしかないから、必ず駆動され、その状態は、最
上位ビット“1”で指定される。これにより、駆動回路
311が動作し、1対2光ファイバースイッチ110
は、“0”の状態から“1”の状態になる。
【0026】2段目については、“101”の上位2桁
は“10”であるから、2段目の駆動回路のうちから3
22が選択され動作する。すなわち、1対2光ファイバ
ースイッチ121の状態が“0”になる。3段目につい
ては、“101”の信号によって、駆動回路335が選
択されて動作する。すなわち、1対2光ファイバースイ
ッチ132が選択され、その状態は“1”になる。この
ようにして、各段1個だけの1対2光ファイバースイッ
チが駆動され、他の1対2光ファイバースイッチは変化
しない。
【0027】図2は、この発明の第2の実施例である。
この例は、第1の実施例にタイミング制御回路を付加し
たものである。切り替えタイミング信号線700の信号
は第1のパルス発生回路730に加えられる。切り替え
タイミング信号線700の信号が“0”から“1”にな
ると、第1のパルス発生回路730は所定の時間幅のパ
ルスを出力し、第3段の駆動回路330から337のい
ずれか一つが動作する。また、この第1のパルス発生回
路730の出力は第2のパルス発生回路720にも加え
られる。第2のパルス発生回路720は、第1のパルス
発生回路の出力730が“1”から“0”になると、所
定の時間幅のパルスを出力し、第2段の駆動回路320
から323のいずれか一つが動作する。また、この第2
のパルス発生回路720の出力は第3のパルス発生回路
710にも加えられる。第3のパルス発生回路710
は、第2のパルス発生回路の出力が“1”から“0”に
なると、所定の時間幅のパルスを出力し、第1段の駆動
回路110または111のいずれか一つが動作する。光
ファイバー回線0から光ファイバー回線5へ切り替える
場合の動作を、図16から図18によって説明する。
【0028】まず図16のように3段目が切り替えられ
る。その際、3段目の1対2光ファイバースイッチ13
2が“1”の状態になる。その他の1対2光ファイバー
スイッチの状態は変化しないから、全体としては、光フ
ァイバー回線0はつながったままである。
【0029】次に図17のように2段目が切り替えられ
る。その際、2段目の1対2光ファイバースイッチ12
1が“0”になる。その他の1対2光ファイバースイッ
チ20の状態は変化しないから、全体としては、光ファ
イバー回線0はつながったままである。
【0030】最後に図18のように1段目が切り替えら
れる。その際、1段目の1対2光ファイバースイッチ1
10が“0”から“1”になる。このときすでに、2段
目の1番の1対2光ファイバースイッチ121から3段
目の2番の1対2光ファイバースイッチ132を経て、
5番の光ファイバーへ至る回線接続ができているから、
信号は瞬時に0番の光ファイバーから5番の光ファイバ
ーへ切り替えられることになる。
【0031】このように構成された1対2N 光ファイバ
ー回線切替装置では、逐次、後段から回線接続を形成し
ていくため、過渡的に誤った回線接続がされることはな
い。図3は、この発明の第3の実施例を示したものであ
る。この例では、1対16光ファイバー回線切替装置の
ブロックダイアグラムを示す。この回路では、切り替え
タイミング信号線700の信号の立ち上がりで第1のパ
ルス発生回路710が、所定の時間幅のパルスp1を出
力し、そのパルスp1の立ち下がりで、第2のパルス発
生回路720が同じく所定の時間幅のパルスp1を出力
する。これらのパルスは、第1段のゲート回路930、
第4段のゲート回路960、第1の比較回路910およ
び第2の比較回路920に入る。
【0032】一方、現在どの回線が接続されているか
は、記憶回路970がデータを保持している。第2の比
較回路はこのデータと外部信号600〜603を比較
し、最上位ビットが一致すれば、第2のパルス発生回路
720の出力p2を、一致しなければ第1のパルス発生
回路710の出力p1を選択して、第2段のゲート回路
940に出力する。
【0033】第1の比較回路910は、記憶回路970
の保持するデータと外部信号600〜603を比較し、
上位2ビットがいずれも一致すれば第2のパルス発生回
路720の出力p2を、どちらかあるいは両方一致しな
ければ第1のパルス発生回路710の出力p1を選択し
て、第3段のゲート回路950に出力する。ゲート回路
では、各段ごとのこれらの信号と、デマルチプレクサ回
路810〜840の出力の論理積をとって駆動回路へ出
力する。
【0034】このようにして、記憶回路970と比較回
路910および920とにより、どこの段までを切り替
える必要があるかを判別し、パルス発生回路710およ
び720で切り替えタイミングの差を作り出す。全体的
な動作を場合分けして説明する。
【0035】今、現在の回線状態と外部信号との最上位
ビットが一致しないとすると、まず、第2、第3、第4
段の駆動回路がパルスp1によって動作し、次に、第1
段の駆動回路が、パルスp2によって動作する。現在の
回線状態と外部信号の最上位ビットは一致するが、その
次のビットが一致しないとすると、まず、第3、第4段
の駆動回路が、パルスp1によって動作し、次に、第
1、第2段の駆動回路が、パルスp2によって動作す
る。
【0036】現在の回線状態と外部信号の上位2ビット
が一致する場合は、下位2ビットの状態にかかわらず、
まず、第4段の駆動回路がパルスp1によって動作し、
次に第1、第2、第3段の駆動回路がパルスp2によっ
て動作する。光ファイバー回路0〜15のうち光ファイ
バー回線1から光ファイバー回線5へ切り替える場合
を、図19から図21によって具体的に説明する。
【0037】最初の状態を図19とする。最初の状態
は、2進数表示では“0001”、切り替え後の状態
は、“0101”である。この場合、最上位ビットはと
もに“0”であるから、状態の変化はない。次のビット
は“0”から“1”へ変化するので、図20のように、
まず、第3段と第4段が切り替えられる。第3段の1番
の1対2光ファイバースイッチ131が“0”になり、
第4段の2番の1対2光ファイバースイッチ142と接
続され、142は、“1”となる。一方、第3段の0番
の1対2光ファイバースイッチ130と第4段の0番の
1対2光ファイバースイッチ140はその状態が保持さ
れるので、この時点では光ファイバー回線は1番目に接
続されたままである。
【0038】次に図21のように第2段が切り替えられ
る。第2段の0番の1対2光ファイバースイッチ120
が“1”になる。すでに、第3段、第4段は回線が形成
されており、第1段は切り替える必要がないので、この
時点で、光ファイバー回線は1番目から5番目に瞬時に
切り替えられることになる。
【0039】このようにして、何段縦列に接続されよう
と、最大2回の切り替えで回線を切り替えることができ
る。図4は、この発明の第4の実施例を示したものであ
る。この例では、1対16光ファイバー回線切替装置を
中央演算処理装置980(8ビットのマイクロプロセッ
サ)によって実現したものである。その時の回線の状態
は記憶回路970に記憶されている。並列入出力回路9
90の出力の下位4ビットは、前記の実施例3と同様の
デマルチプレクサ810、820、830、840に接
続され、各駆動回路を選択する。上位4ビットは、どの
段の駆動回路を動作させるかを選択する。各ビットが各
段に対応し、最上位ビットは第1段に対応する。対応す
るビットが“0”のときは、その段のデマルチプレクサ
の出力はすべて“0”となり、その段の駆動回路は動作
しない。ビットが“1”のときは、その段の駆動回路の
うちいずれか一つが、並列入出力回路990の出力の下
位4ビットで選択され、動作する。
【0040】図5は第4の実施例のアルゴリズムを示し
たものである。並列入出力回路990の下位4ビットか
らは、外部信号4ビットb3 〜b0 をそのまま出力す
る。現在の回線状態と外部信号との最上位ビットs3
3 が一致しないとすると、まず、第2、第3、第4段
の駆動回路が動作し、次に、第1段の駆動回路が動作す
る。現在の回線状態と外部信号の最上位ビットs3 ,b
3 は一致するが、その次のビットs2 ,b2 が一致しな
いとすると、まず、第3、第4段の駆動回路が動作し、
次に、第1、第2段の駆動回路が動作する。
【0041】現在の回線状態と外部信号の上位2ビット
が一致する場合は、下位2ビットの状態にかかわらず、
まず、第4段の駆動回路が動作し、次に第1、第2、第
3段の駆動回路が動作する。このようにして、第3の実
施例と同様の動作をさせることができる。なお、第4の
実施例の回路によれば、アルゴリズムを変更することに
よって、実施例1および実施例2と同様の動作をさせる
ことも可能である。
【0042】
【発明の効果】この発明は、以上説明したように、光フ
ァイバー回線切り替えの際に、各段について、新しい回
線形成に必要な高々1個の1対2光ファイバースイッチ
のみを選択して切り替えし、その他の1対2光ファイバ
ースイッチの状態は保持する、第N段から逐次1段ずつ
第1段へと1対2光ファイバースイッチを切り替える、
状態を変化させる必要のある最小の段である第K段を検
出し、第N段から第(K+1)段までを一斉に切り替
え、その後、第K段の1対2光ファイバースイッチを切
り替えるという構成としたので、 (1)回線形成に関係のない1対2光ファイバースイッ
チを動作させないため、消費電力が少ない (2)後段から回線形成していくため、過渡的に不要な
回線が形成されることがない (3)多段に接続しても切り替え時間が短く済む という効果がある。
【図面の簡単な説明】
【図1】本発明による1対8光ファイバー回線切替装置
の第1の実施例を示した説明図である。
【図2】本発明による1対8光ファイバー回線切替装置
の第2の実施例を示した説明図である。
【図3】本発明による第3の実施例を示した説明図であ
る。
【図4】本発明による第4の実施例を示した説明図であ
る。
【図5】第4の実施例に使用されるアルゴリズムの一例
を示した説明図である。
【図6】本発明において取り扱う光ファイバー回線切替
装置の基本的構成の一例を示した説明図である。
【図7】従来の1対8光ファイバー回線切替装置におけ
る従来の方法の一例を示した説明図である。
【図8】本発明に用いる1対2光ファイバースイッチの
駆動回路の一例を示した説明図である。
【図9】本発明に用いる1対2光ファイバースイッチの
駆動回路の他の一例を示した説明図である。
【図10】従来の1対4光ファイバー回線切替装置の動
作状態の一例を示す説明図である。
【図11】従来の1対4光ファイバー回線切替装置の動
作状態の一例を示す説明図である。
【図12】従来の1対4光ファイバー回線切替装置の動
作状態の一例を示す説明図である。
【図13】従来の1対4光ファイバー回線切替装置にお
いて、過渡的な回線形成がなされた状態を示す説明図で
ある。
【図14】従来の1対4光ファイバー回線切替装置にお
いて、光ファイバー3に回線形成された状態を示す説明
図である。
【図15】第1の実施例の動作を示す説明図である。
【図16】第2の実施例の動作を示す説明図である。
【図17】第2の実施例の動作を示す説明図である。
【図18】第2の実施例の動作を示す説明図である。
【図19】第3の実施例の動作を示す説明図である。
【図20】第3の実施例の動作を示す説明図である。
【図21】第3の実施例の動作を示す説明図である。
【符号の説明】
0,1,2,3,4,5,6,7,8,9,10,1
1,12,13,14,15 光
ファイバー回線 110,120,121,130,131,132,1
33,140,141,142,143,144,14
5,146,147 1対2光ファイバースイッチ 1100,1101,1102,1200,1210,
1201,1202,1211,1212,1300,
1310,1320,1330
光ファイバー 200,201,202,203 信号線 310,311,320,321,322,323,3
30,331,332,333,334,335,33
6,337 駆動回路 410,411,412,413 トランジスタ 500 コイル 700 切り替えタイミング
信号線 710,720,730 パルス発生回路 810,820,830 デマルチプレクサ 811 論理反転回路 910,920 比較回路 930,940,950,960 論理積回路 970 記憶回路 980 中央演算処理装置 990 並列入出力回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 3本の光ファイバーを持ち、第1の光フ
    ァイバーを第2の光ファイバーに接続するか、あるいは
    前記第1の光ファイバーを第3の光ファイバーに接続す
    るかを外部信号により選択できる1対2光ファイバース
    イッチを、二進木状にN段縦列接続することにより構成
    され、 第1段側に1本の光ファイバー、第N段側に2N 本の光
    ファイバーを持ち、 前記第N段側の2N 本の光ファイバーのうちのいずれか
    1本をNビットの外部信号によって選択して、前記第1
    段側の1本の光ファイバーと接続する2N 光ファイバー
    回線切替装置において、 前記1対2光ファイバースイッチの各々について、該1
    対2光ファイバースイッチの第1の光ファイバーを第2
    の光ファイバーに接続せしめる駆動回路と、該1対2光
    ファイバースイッチの第1の光ファイバーを第3の光フ
    ァイバーに接続せしめる駆動回路とを有し、かつ前記N
    ビットの外部信号のうち、最上位からKビット目までの
    信号によって、前記二進木の第K段に属する2K 個の前
    記駆動回路のうち1個を選択して動作させる回路を有す
    ることを特徴とする光ファイバー回線切替装置。
  2. 【請求項2】 光ファイバー回線切り替えの際に、前記
    二進木の第N段から逐次1段ずつ第1段へと前記1対2
    光ファイバースイッチを切り替えていく手段を有するこ
    とを特徴とする請求項1記載のファイバー回線切替装
    置。
  3. 【請求項3】 光ファイバー回線切り替えの際に、切り
    替え前後で前記二進木の第K段から第N段まで状態を変
    化させる必要があることを検出する手段と、第(K+
    1)段から第N段までの前記1対2光ファイバースイッ
    チを一斉に切り替え、その後、第K段の前記1対2光フ
    ァイバースイッチを切り替える手段を有することを特徴
    とする請求項1記載の光ファイバー回線切替装置。
JP05014866A 1993-02-01 1993-02-01 光ファイバー回線切替装置 Expired - Fee Related JP3116150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05014866A JP3116150B2 (ja) 1993-02-01 1993-02-01 光ファイバー回線切替装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05014866A JP3116150B2 (ja) 1993-02-01 1993-02-01 光ファイバー回線切替装置

Publications (2)

Publication Number Publication Date
JPH06232813A true JPH06232813A (ja) 1994-08-19
JP3116150B2 JP3116150B2 (ja) 2000-12-11

Family

ID=11872949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05014866A Expired - Fee Related JP3116150B2 (ja) 1993-02-01 1993-02-01 光ファイバー回線切替装置

Country Status (1)

Country Link
JP (1) JP3116150B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1198101A (ja) * 1997-09-17 1999-04-09 Nec Corp データデマルチプレクサ回路及びこれを用いたシリアル―パラレル変換回路
US7577775B2 (en) 2006-05-16 2009-08-18 Hitachi, Ltd. Storage system and configuration-change method thereof
JP2011188214A (ja) * 2010-03-08 2011-09-22 Mitsubishi Electric Corp 光スイッチおよび光スイッチ制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1198101A (ja) * 1997-09-17 1999-04-09 Nec Corp データデマルチプレクサ回路及びこれを用いたシリアル―パラレル変換回路
US7577775B2 (en) 2006-05-16 2009-08-18 Hitachi, Ltd. Storage system and configuration-change method thereof
JP2011188214A (ja) * 2010-03-08 2011-09-22 Mitsubishi Electric Corp 光スイッチおよび光スイッチ制御方法

Also Published As

Publication number Publication date
JP3116150B2 (ja) 2000-12-11

Similar Documents

Publication Publication Date Title
US4074351A (en) Variable function programmed calculator
US4326265A (en) Variable function programmed calculator
EP0078402B1 (en) Drive circuit for display panel having display elements disposed in matrix form
NL193258C (nl) Keten voor het kiezen van een werkingsmodus.
US3950743A (en) Keying input apparatus having a reduced number of output terminals
US4970502A (en) Running character display
EP1096506B1 (en) Shift register allowing direct data insertion
JP3821862B2 (ja) アクティブマトリクス型表示装置の駆動回路の動作方法
KR950034266A (ko) 연상메모리
US6765980B2 (en) Shift register
JPH06232813A (ja) 光ファイバー回線切替装置
US4290121A (en) Variable function programmed calculator
EP0408765A1 (en) Matrix controller
US3969717A (en) Digital circuit to eliminate display flicker
US4471461A (en) Variable function programmed system
US2998192A (en) Computer register
KR20050102274A (ko) 디스플레이 구동 장치 및 구동 방법
JP2694692B2 (ja) マトリックス表示の駆動回路
JP4318900B2 (ja) 遊技機
CN112802430A (zh) 栅极驱动电路、tft阵列基板和显示装置
KR200319860Y1 (ko) 케이블체크장치
KR900006291B1 (ko) 베이스 프로그램에서의 진공형광 디스플레이장치 제어회로 및 제어방법
US3987437A (en) Key switch signal multiplexer circuit
SU1677867A1 (ru) Реверсивное счетное устройство
JP2642970B2 (ja) シフトレジスタ回路

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees