JPH0623276U - Icパッケージの取付構造 - Google Patents
Icパッケージの取付構造Info
- Publication number
- JPH0623276U JPH0623276U JP6066592U JP6066592U JPH0623276U JP H0623276 U JPH0623276 U JP H0623276U JP 6066592 U JP6066592 U JP 6066592U JP 6066592 U JP6066592 U JP 6066592U JP H0623276 U JPH0623276 U JP H0623276U
- Authority
- JP
- Japan
- Prior art keywords
- package
- substrate
- mounting structure
- spacer
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mounting Components In General For Electric Apparatus (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 動作不良や絶縁不良が起こりにくく、良好な
特性が得られるICパッケージの取付構造を提供するこ
とを目的とする。 【構成】 基板3に貫通されて導通をとるべく複数のラ
イアルリードピン4を備えてなるICパッケージ1と前
記基板3との間に絶縁性で弾性体のスペーサ2を介在し
たこと特徴とする。
特性が得られるICパッケージの取付構造を提供するこ
とを目的とする。 【構成】 基板3に貫通されて導通をとるべく複数のラ
イアルリードピン4を備えてなるICパッケージ1と前
記基板3との間に絶縁性で弾性体のスペーサ2を介在し
たこと特徴とする。
Description
【0001】
本考案は、電子回路を実装してなるプリント基板へのICパッケージの取付構 造に関する。
【0002】
近年、半導体プロセス技術の進展によりICの大規模化が進み、中でもゲート アレイはその汎用性の高さ,開発期間の短さから各種分野で盛んに用いられてい る。 この大規模のゲートアレイは、入出力信号及び電源グランド等の接続のため多 数の電極を備え、数百本の入出力ピンを備えることもめずらしくない。
【0003】 このパッケージの代表的なものにPGA(ピングリッドアレイ)がある。この パッケージは、通常はセラミック等の本体のいずれか片方の面に格子状にラジア ルリードピンが取り付けられて構成される。プリント基板に実装するときはあら かじめPGAのリードピンと合致するように孔を設けておき、ピンを挿入した後 に半田付けする。
【0004】 図5に上述した従来のICパッケージの取付構造の断面図を示す。プリント基 板3にICパッケージ1を取り付る際に注意すべきことは、ラジアルリードピン 4をその根元まで挿入しないで必ずICパッケージ1と基板3との間に空隙を設 ける必要がある点である。この空隙の存在により、基板3に加わる外力がリード ピン4のICパッケージ1側の根元に直接加わらない。
【0005】 しかしながら、このような取り付けを行ってある機器内にこの基板を収容して 使用する場合、とくに強制空冷で使用したりすると、このICパッケージ1と基 板3間の空隙にホコリが蓄積しやすい。したがって、外部環境が劣悪の場合はピ ン間の絶縁不良が発生する恐れがあった。
【0006】 また、試験,修理などの作業中、この空隙内部に金属ゴミ等をいれてしまうと 取り除くのが大変であるばかりでなく動作不良をおこしかねないという問題があ った。
【0007】
上述したように、従来のICパッケージ取付構造では、ICパッケージと基板 との間に生じた空隙が原因で動作不良や絶縁不良が発生するという問題点があっ た。
【0008】 本考案は上記事情を考慮してなされたもので、多極のラジアルリードピンを備 えたICパッケージを基板に取付ける際、上記した空隙を生じないようにして、 動作不良や絶縁不良が起こりにくく良好な特性が得られるICパッケージの取付 構造を提供することを目的とする。
【0009】
上記課題を解決するために本考案は、基板に貫通されて導通をとるべく複数の 電極ピンを備えてなるICパッケージと、前記ICパッケージと前記基板との間 に露出した前記複数の電極ピンを隠蔽するように前記ICパッケージと前記基板 との間に絶縁物を介在したこと特徴とする。
【0010】
上記した構成において、ICパッケージと基板との間に介在された絶縁物が前 記ICパッケージと前記基板との間の空隙を埋めてICパッケージと基板との間 の複数の電極ピンを外部から隠蔽するとともに、基板に加わる外力を吸収してこ の外力がリードピンのICパッケージ側の根元に直接加わるのを防ぐ。
【0011】
以下、本考案の実施例を図面を参照して説明する。 図1は本考案の一実施例であるICパッケージの取付構造,図2は図1中の A−A´で切った断面図を示す。図1,図2において、図5と同一部分には同一 符号を付し、詳しい説明は省略する。
【0012】 図1及び図2において、2は絶縁性のスペーサである。このスペーサ2は、I Cパッケージ1を基板3に取り付ける際に、あらかじめ基板3に取り付けられる 。そして、図2から明らかなように、このスペーサ2はICパッケージ1と基板 3の間のラジアルリードピン4が露出しないようになっている。
【0013】 スペーサ2はその外周部に粘着剤6が塗布されている。この粘着剤6はICパ ッケージ1が浮いてスペーサ2との間に空隙ができてしまうことのないように設 けれているもので、接着剤でもかまわない。
【0014】 また、スペーサ2の材料としてはシリコンゴム等の耐熱性のある弾性体であれ ば何でもよい。さらにスペーサ2は均一な厚みを備え、図3に示すようにラジア ルリードピンが貫通する孔5が形成されている。
【0015】 このスペーサ2は上記した構成に限ることはない。たとえば図4に示すように 位置決め用の孔5を四隅に配して他の部分はくり抜いても図1や図3に示したス ペーサ2と同様の作用が得られる。さらに、図示しないが、孔5を設けず外周部 のみにスペーサを介するようにしても良いことは言うまでもない。
【0016】 以上述べたように、本考案によれば、ICパッケージと基板との間の空間にゴ ミなどが侵入しないので、動作不良や絶縁不良などを起こすことはない。さらに 、取り付け作業中の事故も防ぐことができる。また、一般に、PGA型のICに おいてはチップの放熱のためにフィンが上面に取り付けられるが、本考案の構造 を用いれば、通風断面積が少なくてすむ。すなわち、IC下部の空気の流れを止 めることにより、強制空冷の効果をより大きくすることができる。 さらに、スペーサそのものは弾性体であり、基板にかかるストレス(外力)に 対してラジアルリードピンの根元が弱くなることはない。
【0017】
以上詳述したように、本考案によればICパッケージと基板の間に空隙がない ので動作不良や絶縁不良は発生しなくなり良好な特性を得ることができる。
【図面の簡単な説明】
【図1】本考案の一実施例の構成を示す図。
【図2】図1の断面を示す図。
【図3】スペーサの一例を示す斜視図
【図4】図3と異なるスペーサの一例を示す斜視図。
【図5】従来のICパッケージの取り付け構造を示す断
面図。
面図。
1…ICパッケージ,2…スペーサ,3…基板,4…ラ
ジアルリードピン,5…孔,6…粘着剤
ジアルリードピン,5…孔,6…粘着剤
Claims (2)
- 【請求項1】 基板に貫通されて導通をとるべく複数の
電極ピンを備えてなるICパッケージと、前記ICパッ
ケージと前記基板との間に露出した前記複数の電極ピン
を隠蔽するように前記ICパッケージと前記基板との間
に絶縁物を介在したことを特徴とするICパッケージの
取付構造。 - 【請求項2】 前記絶縁物は粘着性を有することを特徴
とする請求項1記載のICパッケージの取付構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6066592U JPH0623276U (ja) | 1992-08-28 | 1992-08-28 | Icパッケージの取付構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6066592U JPH0623276U (ja) | 1992-08-28 | 1992-08-28 | Icパッケージの取付構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0623276U true JPH0623276U (ja) | 1994-03-25 |
Family
ID=13148858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6066592U Pending JPH0623276U (ja) | 1992-08-28 | 1992-08-28 | Icパッケージの取付構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0623276U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009534A (ja) * | 2009-06-26 | 2011-01-13 | Nec Corp | ピン挿入部品の実装構造 |
JP2017005159A (ja) * | 2015-06-12 | 2017-01-05 | 日本オクラロ株式会社 | 光モジュール |
-
1992
- 1992-08-28 JP JP6066592U patent/JPH0623276U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009534A (ja) * | 2009-06-26 | 2011-01-13 | Nec Corp | ピン挿入部品の実装構造 |
JP2017005159A (ja) * | 2015-06-12 | 2017-01-05 | 日本オクラロ株式会社 | 光モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9373563B2 (en) | Semiconductor assembly having a housing | |
US6205028B1 (en) | Circuit substrate including printed circuit board having heat-shielding portion | |
JPH0712069B2 (ja) | 電子部品パッケージ | |
JPH10185947A (ja) | プローブ・アダプタ | |
KR970024035A (ko) | 더미볼을 이용한 비지에이(bga) 패키지 및 그 보수방법 | |
US20030160319A1 (en) | Solid assembly of flip-chip package attached to heat removal device and method of manufacturing same | |
JP4020795B2 (ja) | 半導体装置 | |
JPH0623276U (ja) | Icパッケージの取付構造 | |
JPS6220707B2 (ja) | ||
JP3157817B2 (ja) | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 | |
JPH01258458A (ja) | ウェーハ集積型集積回路 | |
JPH11220055A (ja) | Bga型半導体装置及び該装置に用いるスティフナー | |
JP2001177226A (ja) | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 | |
JPH09321188A (ja) | 半導体装置及びその実装方法 | |
JPH07336009A (ja) | 半導体素子の放熱構造 | |
JP3504553B2 (ja) | 半導体装置の支持治具 | |
JP2001148548A (ja) | 半導体装置を実装した回路基板 | |
JPH04350958A (ja) | 半導体集積回路の放熱装置 | |
JPH01132199A (ja) | プリント板実装冷却構造 | |
JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
JPH10125833A (ja) | Bga型パッケージ実装基板及びbga型パッケージ実装方法 | |
KR950008849B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPS62155525A (ja) | 混成集積回路 | |
JPH06209175A (ja) | 熱伝導方法 | |
JPS59161833A (ja) | 集積回路装置のエ−ジング試験用治具 |