JPH06232164A - 電界効果型トランジスターおよびその用途 - Google Patents
電界効果型トランジスターおよびその用途Info
- Publication number
- JPH06232164A JPH06232164A JP1478893A JP1478893A JPH06232164A JP H06232164 A JPH06232164 A JP H06232164A JP 1478893 A JP1478893 A JP 1478893A JP 1478893 A JP1478893 A JP 1478893A JP H06232164 A JPH06232164 A JP H06232164A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- fet
- group
- layer
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】FET 素子間の干渉を抑制し、放射線による誤動
作の少ない、優れた特性を有するFET を提供する。 【構成】GaAsおよび／またはInx Ga(1-x) As（ただし、
０＜ｘ＜１）をバッファ−層として有する電界効果型ト
ランジスタ−において、IV族元素とそれに直接結合した
酸素原子とを該バッファ−層に有することを特徴とする
電界効果型トランジスタ−。
作の少ない、優れた特性を有するFET を提供する。 【構成】GaAsおよび／またはInx Ga(1-x) As（ただし、
０＜ｘ＜１）をバッファ−層として有する電界効果型ト
ランジスタ−において、IV族元素とそれに直接結合した
酸素原子とを該バッファ−層に有することを特徴とする
電界効果型トランジスタ−。
Description
【０００１】
【産業上の利用分野】本発明は、GaAsおよび／またはIn
x Ga(1-x) As（ただし、０＜ｘ＜１）をバッファ−層と
して有する化合物半導体を用いた電界効果型トランジス
タ−（以下、FET と呼称することがある。）およびFET
を基本素子とする半導体集積回路（以下、ICと呼称する
ことがある。）に関する。
x Ga(1-x) As（ただし、０＜ｘ＜１）をバッファ−層と
して有する化合物半導体を用いた電界効果型トランジス
タ−（以下、FET と呼称することがある。）およびFET
を基本素子とする半導体集積回路（以下、ICと呼称する
ことがある。）に関する。
【０００２】
【従来の技術】GaAsを主とする化合物半導体を用いたFE
T やFET を用いた集積回路は、超高速での信号処理用に
近年、需要が高まっており、その高性能化に大きな努力
が払われている。通常、化合物半導体FET では電子が多
数キャリアとして用いられているが、FET のような高電
界素子では動作時の高電界効果により少数キャリア（こ
の場合は正孔）が発生する。このような少数キャリアの
移動および結晶中に残存する欠陥による少数キャリアの
捕獲あるいは放出がFET 内部の電界分布に影響を与え、
ドレイン電流を変化させることが、GaAs系化合物半導体
FET における素子間干渉の原因のひとつであることが知
られている。特に、集積回路の場合、回路を構成するFE
T 素子間の干渉を抑制することが重要であり、素子間分
離には多くの努力が払われてきた。
T やFET を用いた集積回路は、超高速での信号処理用に
近年、需要が高まっており、その高性能化に大きな努力
が払われている。通常、化合物半導体FET では電子が多
数キャリアとして用いられているが、FET のような高電
界素子では動作時の高電界効果により少数キャリア（こ
の場合は正孔）が発生する。このような少数キャリアの
移動および結晶中に残存する欠陥による少数キャリアの
捕獲あるいは放出がFET 内部の電界分布に影響を与え、
ドレイン電流を変化させることが、GaAs系化合物半導体
FET における素子間干渉の原因のひとつであることが知
られている。特に、集積回路の場合、回路を構成するFE
T 素子間の干渉を抑制することが重要であり、素子間分
離には多くの努力が払われてきた。
【０００３】一方、集積度が上がってきた場合、素子間
干渉とは別に、材料中あるいは雰囲気中に微量に存在す
る放射性同位元素からの放射線または宇宙線に起因する
誤動作、いわゆるソフトエラ−も重要な問題になってく
る。このような現象の発生原因のひとつとしてFET 内に
おける少数キャリアの発生が挙げられる。すなわち、高
エネルギ−の放射線または宇宙線により少数キャリアが
発生し、残存欠陥との相互作用を行うことがFET の誤動
作を引き起こす原因の１つと考えられている。したがっ
て、このような少数キャリアの影響を抑制できるなら
ば、FET 素子間の相互干渉を抑制し、ソフトエラーの発
生を低減させることが可能になり、集積回路の特性を大
幅に向上できるため、そのような技術の登場が強く望ま
れている。
干渉とは別に、材料中あるいは雰囲気中に微量に存在す
る放射性同位元素からの放射線または宇宙線に起因する
誤動作、いわゆるソフトエラ−も重要な問題になってく
る。このような現象の発生原因のひとつとしてFET 内に
おける少数キャリアの発生が挙げられる。すなわち、高
エネルギ−の放射線または宇宙線により少数キャリアが
発生し、残存欠陥との相互作用を行うことがFET の誤動
作を引き起こす原因の１つと考えられている。したがっ
て、このような少数キャリアの影響を抑制できるなら
ば、FET 素子間の相互干渉を抑制し、ソフトエラーの発
生を低減させることが可能になり、集積回路の特性を大
幅に向上できるため、そのような技術の登場が強く望ま
れている。
【０００４】上記目的を達成するためには，大別して２
つの方法が考えられる。第１の方法は、少数キャリアと
相互作用する残存欠陥を極力低減することにより、高電
界あるいは放射線により発生する少数キャリアの影響を
実質的に無くそうとする高純度化の方法である。第２の
方法は、高密度の再結合中心を導入することにより、少
数キャリアのライフタイムを減少させ、実質的に少数キ
ャリアの影響を減少させようとする方法である。
つの方法が考えられる。第１の方法は、少数キャリアと
相互作用する残存欠陥を極力低減することにより、高電
界あるいは放射線により発生する少数キャリアの影響を
実質的に無くそうとする高純度化の方法である。第２の
方法は、高密度の再結合中心を導入することにより、少
数キャリアのライフタイムを減少させ、実質的に少数キ
ャリアの影響を減少させようとする方法である。
【０００５】後者の例としては、分子線エピタキシャル
成長法（以下、MBE 法と呼称することがある。）によ
り、低温成長させたGaAsをバッファ−層として用いる方
法が知られている（F.W.Smith 他、IEEE Electron Devi
ce Letters, 52,p395(1988) ）。Smith らの方法では、
低温成長させた過剰のAsを含むGaAs中には高密度の深い
欠陥準位が存在し、再結合中心として働くそれら深い準
位により少数キャリアのライフタイムが減少し、実質的
に素子間の干渉を低減しているものと考えられる。
成長法（以下、MBE 法と呼称することがある。）によ
り、低温成長させたGaAsをバッファ−層として用いる方
法が知られている（F.W.Smith 他、IEEE Electron Devi
ce Letters, 52,p395(1988) ）。Smith らの方法では、
低温成長させた過剰のAsを含むGaAs中には高密度の深い
欠陥準位が存在し、再結合中心として働くそれら深い準
位により少数キャリアのライフタイムが減少し、実質的
に素子間の干渉を低減しているものと考えられる。
【０００６】前記の第１の方法、すなわち高純度化は望
ましい方法ではある。しかしながら、現状の材料純度と
結晶成長技術では、これらの欠陥を無くすと同時に、FE
T の特にバッファ−層に必要な高い抵抗率を両立させる
ことは極めて困難である。また、第２の方法にしても、
Smith らのような公知の方法を用いた場合、低温成長Ga
Asに含まれる高密度の欠陥のために活性層の電子特性が
悪影響を受け、活性層の電子密度が低下したり、電子移
動度が低下したりするという弊害が指摘されている。
ましい方法ではある。しかしながら、現状の材料純度と
結晶成長技術では、これらの欠陥を無くすと同時に、FE
T の特にバッファ−層に必要な高い抵抗率を両立させる
ことは極めて困難である。また、第２の方法にしても、
Smith らのような公知の方法を用いた場合、低温成長Ga
Asに含まれる高密度の欠陥のために活性層の電子特性が
悪影響を受け、活性層の電子密度が低下したり、電子移
動度が低下したりするという弊害が指摘されている。
【０００７】ここで、珪素はｎ型不純物として広く用い
られており、また残留不純物としても代表的な元素の１
つである。珪素は、GaAs、Alx Ga(1-x) As（ただし、０
＜ｘ＜１）、Inx Ga(1-x) As（ただし、０＜ｘ＜１）結
晶においては、通常III 族副格子位置を置換して、置換
型ドナ−として働くことが知られている。一方、酸素は
電子トラップとして作用し、かつイオン化して空間電荷
を形成するため電子走行層における電子濃度に影響を与
え、また電子輸送特性を著しく劣化させるため、電子走
行層または電子走行層近傍のバッファー層に酸素がある
のは、FET 用結晶としてはむしろ好ましくはないものと
考えられてきた。
られており、また残留不純物としても代表的な元素の１
つである。珪素は、GaAs、Alx Ga(1-x) As（ただし、０
＜ｘ＜１）、Inx Ga(1-x) As（ただし、０＜ｘ＜１）結
晶においては、通常III 族副格子位置を置換して、置換
型ドナ−として働くことが知られている。一方、酸素は
電子トラップとして作用し、かつイオン化して空間電荷
を形成するため電子走行層における電子濃度に影響を与
え、また電子輸送特性を著しく劣化させるため、電子走
行層または電子走行層近傍のバッファー層に酸素がある
のは、FET 用結晶としてはむしろ好ましくはないものと
考えられてきた。
【０００８】
【発明が解決しようとする課題】本発明の目的は、FET
素子間の干渉を抑制し、放射線による誤動作の少ない、
優れた特性を有するFET および該FET を基本素子とする
半導体集積回路を提供することにある。
素子間の干渉を抑制し、放射線による誤動作の少ない、
優れた特性を有するFET および該FET を基本素子とする
半導体集積回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明者らは、このよう
な事情をみて鋭意検討した結果、珪素は、通常III 族副
格子位置を置換して、置換型ドナ−として働き、また電
子走行層または電子走行層近傍のバッファー層に酸素が
あるのは、FET 用結晶としてはむしろ好ましくはないも
のと考えられてきたにもかかわらず、IV族元素とそれに
直接結合した酸素原子とを、FET の特定の層に含ませる
ことにより、前記課題を解決できることを見出し、本発
明に至ったものである。
な事情をみて鋭意検討した結果、珪素は、通常III 族副
格子位置を置換して、置換型ドナ−として働き、また電
子走行層または電子走行層近傍のバッファー層に酸素が
あるのは、FET 用結晶としてはむしろ好ましくはないも
のと考えられてきたにもかかわらず、IV族元素とそれに
直接結合した酸素原子とを、FET の特定の層に含ませる
ことにより、前記課題を解決できることを見出し、本発
明に至ったものである。
【００１０】すなわち、本発明は、次に示すものであ
る。 （１）GaAsおよび／またはInx Ga(1-x) As（ただし、０
＜ｘ＜１）をバッファ−層として有する電界効果型トラ
ンジスタ−において、IV族元素とそれに直接結合した酸
素原子とを該バッファ−層に有することを特徴とする電
界効果型トランジスタ−。 （２）GaAsおよび／またはInx Ga(1-x) As（ただし、０
＜ｘ＜１）からなるバッファ−層の一部を電子走行層と
して兼ねる電界効果型トランジスタ−において、IV族元
素とそれに直接結合した酸素原子とを該バッファ−層と
電子走行層の両方に有することを特徴とする電界効果型
トランジスタ−。 （３）IV族元素が珪素である（１）または（２）記載の
電界効果型トランジスタ−。 （４）前記（１）または（２）記載の電界効果型トラン
ジスタ−を基本素子とする半導体集積回路。
る。 （１）GaAsおよび／またはInx Ga(1-x) As（ただし、０
＜ｘ＜１）をバッファ−層として有する電界効果型トラ
ンジスタ−において、IV族元素とそれに直接結合した酸
素原子とを該バッファ−層に有することを特徴とする電
界効果型トランジスタ−。 （２）GaAsおよび／またはInx Ga(1-x) As（ただし、０
＜ｘ＜１）からなるバッファ−層の一部を電子走行層と
して兼ねる電界効果型トランジスタ−において、IV族元
素とそれに直接結合した酸素原子とを該バッファ−層と
電子走行層の両方に有することを特徴とする電界効果型
トランジスタ−。 （３）IV族元素が珪素である（１）または（２）記載の
電界効果型トランジスタ−。 （４）前記（１）または（２）記載の電界効果型トラン
ジスタ−を基本素子とする半導体集積回路。
【００１１】前記において、IV族元素としては、珪素、
ゲルマニウム、錫が挙げられるが、特に珪素が好まし
い。
ゲルマニウム、錫が挙げられるが、特に珪素が好まし
い。
【００１２】以下、本発明を詳細に説明する。本発明の
FET は、GaAsおよび／またはInx Ga(1-x) As（ただし、
０＜ｘ＜１）をバッファ−層として有し、IV族元素とそ
れに直接結合した酸素原子とを、すなわち直接結合した
IV族元素と酸素原子とを該バッファ−層に有することを
特徴とするものであり、色々な態様のものが挙げられ
る。例えば、該FET として、図１または図２に示すよう
な構造を有するものが挙げられる。
FET は、GaAsおよび／またはInx Ga(1-x) As（ただし、
０＜ｘ＜１）をバッファ−層として有し、IV族元素とそ
れに直接結合した酸素原子とを、すなわち直接結合した
IV族元素と酸素原子とを該バッファ−層に有することを
特徴とするものであり、色々な態様のものが挙げられ
る。例えば、該FET として、図１または図２に示すよう
な構造を有するものが挙げられる。
【００１３】図１において、該FET は、基板１、バッフ
ァ−層２、電子走行層３、ソース電極４、ゲート電極
５、ドレイン電極６からなる。ここで、電子走行層３
は、一般に活性層と呼称されることがある。基板と活性
層間には基板不純物の影響を低減させるためバッファ−
層２を設けるのが一般的である。基板１は、GaAsが好ま
しい。
ァ−層２、電子走行層３、ソース電極４、ゲート電極
５、ドレイン電極６からなる。ここで、電子走行層３
は、一般に活性層と呼称されることがある。基板と活性
層間には基板不純物の影響を低減させるためバッファ−
層２を設けるのが一般的である。基板１は、GaAsが好ま
しい。
【００１４】また、図２は、高電子移動度トランジスタ
−( 以下、HEMTと呼称することがある。) といわれるFE
T の構造を示すものである。図２において、該FET は、
基板１、バッファ−層２、ソース電極４、ゲート電極
５、ドレイン電極６、電子走行層（ただし、バッファ−
層の一部であって電子走行層としても兼ねる部分）７、
電子供給層８、コンタクト層９からなる。
−( 以下、HEMTと呼称することがある。) といわれるFE
T の構造を示すものである。図２において、該FET は、
基板１、バッファ−層２、ソース電極４、ゲート電極
５、ドレイン電極６、電子走行層（ただし、バッファ−
層の一部であって電子走行層としても兼ねる部分）７、
電子供給層８、コンタクト層９からなる。
【００１５】基板１は、GaAsが好ましい。電子供給層８
は、一般にAlx Ga(1-x) As（ただし、０＜ｘ＜１）また
はIn0.5Ga y Al(0.5-y) P （ただし、０≦y ≦0.5 ）が
用いられる。電子供給層８と基板１の間の層は、基板か
らの悪影響を低減するバッファ−層であるが、電子供給
層８の近傍の部分は電子走行層としての役割を兼備して
いる。コンタクト層９は、FET のソース抵抗を低減する
ための高濃度ドープ層である。
は、一般にAlx Ga(1-x) As（ただし、０＜ｘ＜１）また
はIn0.5Ga y Al(0.5-y) P （ただし、０≦y ≦0.5 ）が
用いられる。電子供給層８と基板１の間の層は、基板か
らの悪影響を低減するバッファ−層であるが、電子供給
層８の近傍の部分は電子走行層としての役割を兼備して
いる。コンタクト層９は、FET のソース抵抗を低減する
ための高濃度ドープ層である。
【００１６】本発明のFET は、IV族元素とそれに直接結
合した酸素原子とを、該バッファ−層２および電子走行
層（ただし、バッファ−層の一部であって電子走行層と
しても兼ねる部分）７に有することを特徴とするもので
ある。なお、HEMTの場合、実質的に電子が走行する層以
外のバッファ−層にのみ、IV族元素とそれに直接結合し
た酸素原子とを有してもよい。また、FET 、HEMTともに
電子走行層に、より電子輸送特性の優れたInx Ga(1-x )
As（ただし、０＜ｘ＜１）を用いることもできる。
合した酸素原子とを、該バッファ−層２および電子走行
層（ただし、バッファ−層の一部であって電子走行層と
しても兼ねる部分）７に有することを特徴とするもので
ある。なお、HEMTの場合、実質的に電子が走行する層以
外のバッファ−層にのみ、IV族元素とそれに直接結合し
た酸素原子とを有してもよい。また、FET 、HEMTともに
電子走行層に、より電子輸送特性の優れたInx Ga(1-x )
As（ただし、０＜ｘ＜１）を用いることもできる。
【００１７】本発明においては、FET を作製するための
結晶を作製する際に、エピタキシャル成長技術を用いる
ことができる。エピタキシャル成長技術としては、MBE
法、気相エピタキシャル成長法（以下、VPE 法と呼称す
ることがある。）、有機金属気相エピタキシャル成長法
（以下、MOVPE 法と呼称することがある。）など公知の
手法を用いることができる。
結晶を作製する際に、エピタキシャル成長技術を用いる
ことができる。エピタキシャル成長技術としては、MBE
法、気相エピタキシャル成長法（以下、VPE 法と呼称す
ることがある。）、有機金属気相エピタキシャル成長法
（以下、MOVPE 法と呼称することがある。）など公知の
手法を用いることができる。
【００１８】例えば、MOVPE 法においては、III 族原料
として、III 族原子に炭素数が１〜３のアルキル基もし
くは水素が結合したトリアルキル化物もしくは３水素化
物が一般に用いられる。III 族原子として、ガリウム、
インジウムおよびアルミニウムが挙げられる。
として、III 族原子に炭素数が１〜３のアルキル基もし
くは水素が結合したトリアルキル化物もしくは３水素化
物が一般に用いられる。III 族原子として、ガリウム、
インジウムおよびアルミニウムが挙げられる。
【００１９】砒素原料としては一般に３水素化砒素（ア
ルシン）が用いられるが、アルシンの１個の水素を炭素
数が１〜４のアルキル基で置換したモノアルキルアルシ
ンも使用することができる。ｎ型ド−パントとしては珪
素、ゲルマニウム、スズ、硫黄、セレンなどの水素化物
または炭素数が1 〜3 のアルキル基を有するアルキル化
物を用いることができる。
ルシン）が用いられるが、アルシンの１個の水素を炭素
数が１〜４のアルキル基で置換したモノアルキルアルシ
ンも使用することができる。ｎ型ド−パントとしては珪
素、ゲルマニウム、スズ、硫黄、セレンなどの水素化物
または炭素数が1 〜3 のアルキル基を有するアルキル化
物を用いることができる。
【００２０】具体的には、MOVPE 法においてはIII 族原
料として、トリメチルガリウム( TMGa) 、トリメチルイ
ンジウム( TMIn) などを用い、砒素原料としてはアルシ
ン(AsH3) を用い、またｎ型ド−パントとしてはジシラ
ン（Si2H6 ）を用い、600 ℃〜800 ℃に加熱されたGaAs
基板上にH2等のキャリアガスと共に上記原料を吹き付
け、熱分解させることによりエピタキシャル成長を行う
ことができる。この時、原料ガス濃度、組成、結晶成長
時間を選ぶことにより所望の特性、構造を有する結晶を
得ることができる。
料として、トリメチルガリウム( TMGa) 、トリメチルイ
ンジウム( TMIn) などを用い、砒素原料としてはアルシ
ン(AsH3) を用い、またｎ型ド−パントとしてはジシラ
ン（Si2H6 ）を用い、600 ℃〜800 ℃に加熱されたGaAs
基板上にH2等のキャリアガスと共に上記原料を吹き付
け、熱分解させることによりエピタキシャル成長を行う
ことができる。この時、原料ガス濃度、組成、結晶成長
時間を選ぶことにより所望の特性、構造を有する結晶を
得ることができる。
【００２１】本発明の（１）のFET を得るためには、Ga
Asおよび／またはInx Ga(1-x) As（ただし、０＜ｘ＜
１）からなるバッファ−層に、IV族元素とそれに直接結
合した酸素原子とを導入する。また、本発明の（２）の
FET を得るためには、GaAsおよび／またはInx Ga(1-x)
As（ただし、０＜ｘ＜１）からなるバッファ−層と電子
走行層の両方に、IV族元素とそれに直接結合した酸素原
子とを導入する。
Asおよび／またはInx Ga(1-x) As（ただし、０＜ｘ＜
１）からなるバッファ−層に、IV族元素とそれに直接結
合した酸素原子とを導入する。また、本発明の（２）の
FET を得るためには、GaAsおよび／またはInx Ga(1-x)
As（ただし、０＜ｘ＜１）からなるバッファ−層と電子
走行層の両方に、IV族元素とそれに直接結合した酸素原
子とを導入する。
【００２２】IV族元素とそれに直接結合した酸素原子と
を導入する方法としては、IV族元素と酸素原子との直接
結合を有するド−パントを導入する方法が挙げられる。
IV族元素としては、珪素、ゲルマニウム、スズが挙げら
れるが、特に珪素が好ましい。
を導入する方法としては、IV族元素と酸素原子との直接
結合を有するド−パントを導入する方法が挙げられる。
IV族元素としては、珪素、ゲルマニウム、スズが挙げら
れるが、特に珪素が好ましい。
【００２３】珪素の場合には、該ド−パントとしては、
Si-O結合を有する化合物で，他に有害な元素を含まない
物質であれば特に限定はないが、工業的な汎用性、蒸気
圧等の点からはシリコンアルコキサイド〔（SiR n (OR)
4-n 、（ただし、n は0 、1または2 である。R は炭素
数１〜４のアルキル基である。）〕が好ましい。これを
III 族原料ガスに対し、モル比で10-5〜101 倍の濃度で
同時供給する。
Si-O結合を有する化合物で，他に有害な元素を含まない
物質であれば特に限定はないが、工業的な汎用性、蒸気
圧等の点からはシリコンアルコキサイド〔（SiR n (OR)
4-n 、（ただし、n は0 、1または2 である。R は炭素
数１〜４のアルキル基である。）〕が好ましい。これを
III 族原料ガスに対し、モル比で10-5〜101 倍の濃度で
同時供給する。
【００２４】結晶中における直接結合したIV族元素と酸
素原子の濃度は、1018/cm3以上1022/cm3以下が好まし
く、より好ましくは1019/cm3以上1021/cm3以下である。
1018/cm3より低濃度では、少数キャリアのライフタイム
の低下が十分ではなく、また10 22/cm3を超えると結晶性
が低下して電子輸送特性に悪影響が出るので好ましくな
い。
素原子の濃度は、1018/cm3以上1022/cm3以下が好まし
く、より好ましくは1019/cm3以上1021/cm3以下である。
1018/cm3より低濃度では、少数キャリアのライフタイム
の低下が十分ではなく、また10 22/cm3を超えると結晶性
が低下して電子輸送特性に悪影響が出るので好ましくな
い。
【００２５】また、結晶成長温度は、用いるドーパント
の種類にもよるが、６００℃以上７５０℃以下が好まし
い。６００℃より低いと、IV族元素に対して酸素が取り
込まれ過ぎるので不要な酸素欠陥が増え、FET 特性に好
ましくない。また、７５０℃を超えると、IV族元素と酸
素の結合が分離し、結晶中残留電子濃度が上昇するので
好ましくない。
の種類にもよるが、６００℃以上７５０℃以下が好まし
い。６００℃より低いと、IV族元素に対して酸素が取り
込まれ過ぎるので不要な酸素欠陥が増え、FET 特性に好
ましくない。また、７５０℃を超えると、IV族元素と酸
素の結合が分離し、結晶中残留電子濃度が上昇するので
好ましくない。
【００２６】アルシンガス分圧は、用いるドーパントの
種類にもよるが、III 族原料の分圧に対して、１０〜２
００の比の範囲が好ましい。この比が、１０より小さい
とIV族元素に対して酸素が取り込まれ過ぎるので不要な
酸素欠陥が増え、FET 特性に好ましくない。また、２０
０を超えると、IV族元素と酸素の結合が分離し、結晶中
残留電子濃度が上昇するので好ましくない。さらに詳細
には、反応器形状等により変わるので各装置に応じて適
宜決定すればよい。
種類にもよるが、III 族原料の分圧に対して、１０〜２
００の比の範囲が好ましい。この比が、１０より小さい
とIV族元素に対して酸素が取り込まれ過ぎるので不要な
酸素欠陥が増え、FET 特性に好ましくない。また、２０
０を超えると、IV族元素と酸素の結合が分離し、結晶中
残留電子濃度が上昇するので好ましくない。さらに詳細
には、反応器形状等により変わるので各装置に応じて適
宜決定すればよい。
【００２７】また、IV族元素とそれに直接結合した酸素
原子とを導入する領域は、バッファ−層のみでもよい
し、さらに電子走行層にも加えてもよい。なお、バッフ
ァー層における残留不純物に起因する残留電子濃度は10
15/cm3以下にすることが好ましい。また、電子走行層に
導入する場合には、残留電子濃度は、1017/cm3以下、よ
り好ましくは1016/cm3以下である。また、酸素単独欠陥
濃度は1016/cm3以下、より好ましくは1015/cm3以下であ
る。
原子とを導入する領域は、バッファ−層のみでもよい
し、さらに電子走行層にも加えてもよい。なお、バッフ
ァー層における残留不純物に起因する残留電子濃度は10
15/cm3以下にすることが好ましい。また、電子走行層に
導入する場合には、残留電子濃度は、1017/cm3以下、よ
り好ましくは1016/cm3以下である。また、酸素単独欠陥
濃度は1016/cm3以下、より好ましくは1015/cm3以下であ
る。
【００２８】なお、直接結合したIV族元素と酸素の濃度
は、赤外吸収法でIV族元素と酸素の伸縮振動に伴う吸収
強度から評価できる。また、酸素単独欠陥濃度は二次イ
オン質量分析法による検出量と赤外吸収法による直接結
合したIV族元素と酸素の検出量からの差分から求めるこ
とができる。
は、赤外吸収法でIV族元素と酸素の伸縮振動に伴う吸収
強度から評価できる。また、酸素単独欠陥濃度は二次イ
オン質量分析法による検出量と赤外吸収法による直接結
合したIV族元素と酸素の検出量からの差分から求めるこ
とができる。
【００２９】上記のようにして導入された、IV族元素と
それに直接結合した酸素原子は、ｎ型半導体において電
気的には不活性であって、電子走行層を形成する多数キ
ャリア濃度および移動度には影響を与えないが、少数キ
ャリア（正孔）に対しては広い捕獲断面積を有するた
め、FET の電子走行層付近に発生した少数キャリア（正
孔）に対しては有効な再結合中心として働き、上記濃度
の範囲で少数キャリアライフタイムを0.1nsec 以下とす
ることができると考えられる。
それに直接結合した酸素原子は、ｎ型半導体において電
気的には不活性であって、電子走行層を形成する多数キ
ャリア濃度および移動度には影響を与えないが、少数キ
ャリア（正孔）に対しては広い捕獲断面積を有するた
め、FET の電子走行層付近に発生した少数キャリア（正
孔）に対しては有効な再結合中心として働き、上記濃度
の範囲で少数キャリアライフタイムを0.1nsec 以下とす
ることができると考えられる。
【００３０】
【実施例】以下、本発明を実施例によりさらに詳細に説
明するが、本発明はこれに限定されるものではない。図
１に本発明で用いた結晶の断面図を示す。結晶の作製に
はMOVPE 法を用い、市販のノンド−プ高抵抗GaAs基板を
有機溶媒で洗浄後、乾燥したものを用いた。これを成長
装置内にセットし、650 ℃に加熱後、9 ＳＬＭ(Standar
d Litter/Min) の水素キャリアガスと共に75sccm(Stand
ard Cubic Centimeter/Min) のAsH3および0.5sccm のト
リメチルガリウム（TMGa）蒸気を供給することにより50
nm/minでGaAsの成長を行った。
明するが、本発明はこれに限定されるものではない。図
１に本発明で用いた結晶の断面図を示す。結晶の作製に
はMOVPE 法を用い、市販のノンド−プ高抵抗GaAs基板を
有機溶媒で洗浄後、乾燥したものを用いた。これを成長
装置内にセットし、650 ℃に加熱後、9 ＳＬＭ(Standar
d Litter/Min) の水素キャリアガスと共に75sccm(Stand
ard Cubic Centimeter/Min) のAsH3および0.5sccm のト
リメチルガリウム（TMGa）蒸気を供給することにより50
nm/minでGaAsの成長を行った。
【００３１】この時、0.5sccm のテトラエトキシシラン
(TEOS ) 蒸気を同時に添加した。500nm のバッファー層
の結晶成長を行なった。次に、10ppm に水素希釈したジ
シラン(Si2H6) を5sccm 添加して、50nmの電子走行層の
結晶成長を行なった。その後、成長を停止し、冷却後基
板を取り出した。
(TEOS ) 蒸気を同時に添加した。500nm のバッファー層
の結晶成長を行なった。次に、10ppm に水素希釈したジ
シラン(Si2H6) を5sccm 添加して、50nmの電子走行層の
結晶成長を行なった。その後、成長を停止し、冷却後基
板を取り出した。
【００３２】次に、電解研磨プロファイル法によりこの
結晶中の電子濃度プロファイルを調べたところ、通常の
TEOSを添加しない結晶のプロファイルとほぼ同様のプロ
ファイルを得た。
結晶中の電子濃度プロファイルを調べたところ、通常の
TEOSを添加しない結晶のプロファイルとほぼ同様のプロ
ファイルを得た。
【００３３】次に、二次イオン質量分析法により、この
結晶の不純物プロファイルを調べたところ、全層にわた
って1.2 ×1020/cm3の高濃度でSiおよび酸素が見出され
た。また、フーリエ解析赤外吸収スペクトル法（以下、
FTIR法と呼称することがある。）により、吸収スペクト
ルを見たところ1080cm-1および1260cm-1付近にSi-O結合
に基づく強い吸収ピ−クが観測された。なお、他の不純
物起因の吸収ピ−クは見られなかった。
結晶の不純物プロファイルを調べたところ、全層にわた
って1.2 ×1020/cm3の高濃度でSiおよび酸素が見出され
た。また、フーリエ解析赤外吸収スペクトル法（以下、
FTIR法と呼称することがある。）により、吸収スペクト
ルを見たところ1080cm-1および1260cm-1付近にSi-O結合
に基づく強い吸収ピ−クが観測された。なお、他の不純
物起因の吸収ピ−クは見られなかった。
【００３４】次に、試料の結晶の一部のSi2H6 ド−ピン
グ層をエッチング除去し、フォトルミネッセンスを計測
したところきわめて微弱な発光しか見られず、高密度の
非発光中心が導入されていることがわかった。
グ層をエッチング除去し、フォトルミネッセンスを計測
したところきわめて微弱な発光しか見られず、高密度の
非発光中心が導入されていることがわかった。
【００３５】次に、この結晶を用いてゲ−ト長１μｍ、
ゲ−ト幅200 μｍのリセスゲ−ト型の金属をゲート電極
に用いたFET ( 以下、MESFETと呼称することがある。)
を作製した。同一寸法のFET を多数、同一基板上に同時
作製し、各FET 間の素子分離は電極部以外の素子間をバ
ッファ−層までエッチング除去することにより行った。
このような素子について200 μｍ離れた隣接素子間のサ
イドゲ−ト特性を評価したところ、優れたサイドゲ−ト
耐圧が得られていることがわかり、素子間干渉に対して
優れた特性を有していることがわかった。また、この時
作製したMESFETの電流−電圧特性は、図３に示すよう
に、通常のMESFETと同性能であることがわかった。
ゲ−ト幅200 μｍのリセスゲ−ト型の金属をゲート電極
に用いたFET ( 以下、MESFETと呼称することがある。)
を作製した。同一寸法のFET を多数、同一基板上に同時
作製し、各FET 間の素子分離は電極部以外の素子間をバ
ッファ−層までエッチング除去することにより行った。
このような素子について200 μｍ離れた隣接素子間のサ
イドゲ−ト特性を評価したところ、優れたサイドゲ−ト
耐圧が得られていることがわかり、素子間干渉に対して
優れた特性を有していることがわかった。また、この時
作製したMESFETの電流−電圧特性は、図３に示すよう
に、通常のMESFETと同性能であることがわかった。
【００３６】
【発明の効果】本発明によれば、IV族元素とそれに直接
結合した酸素とを含ませたGaAs、InGaAs結晶をバッファ
−層、さらに電子走行層に用いたFET では、FET の多数
キャリア特性を損なうことなく、少数キャリアのライフ
タイムを0.1nsec 以下に短くでき、少数キャリアの注入
にともなう、素子間干渉やソフトエラ−を大幅に低減す
ることが可能となる。このような構造を有する高性能の
FET 素子および該FET を構成要素とする集積回路により
高性能な半導体装置を得ることができ、その工業的な意
義は極めて大きい。
結合した酸素とを含ませたGaAs、InGaAs結晶をバッファ
−層、さらに電子走行層に用いたFET では、FET の多数
キャリア特性を損なうことなく、少数キャリアのライフ
タイムを0.1nsec 以下に短くでき、少数キャリアの注入
にともなう、素子間干渉やソフトエラ−を大幅に低減す
ることが可能となる。このような構造を有する高性能の
FET 素子および該FET を構成要素とする集積回路により
高性能な半導体装置を得ることができ、その工業的な意
義は極めて大きい。
【図１】電界効果型トランジスターの構造の断面図。
【図２】高電子移動度トランジスタ−の構造の断面図。
【図３】実施例のFET の電気特性を示す図 [ＩDS: ソー
ス・ドレイン電流(mA)、V DS :ソース・ドレイン電圧
(V) 、 VGs: ゲート電圧(V)]
ス・ドレイン電流(mA)、V DS :ソース・ドレイン電圧
(V) 、 VGs: ゲート電圧(V)]
１・・・基板 ２・・・バッファ−層 ３・・・活性層( 電子走行層) ４・・・ソース電極 ５・・・ゲ−ト電極 ６・・・ドレイン電極 ７・・・電子走行層（バッファ−層の一部であり、電子
走行層の役割を兼ねる部分） ８・・・電子供給層 ９・・・コンタクト層
走行層の役割を兼ねる部分） ８・・・電子供給層 ９・・・コンタクト層
Claims (4)
- 【請求項１】GaAsおよび／またはInx Ga(1-x) As（ただ
し、０＜ｘ＜１）をバッファ−層として有する電界効果
型トランジスタ−において、IV族元素とそれに直接結合
した酸素原子とを該バッファ−層に有することを特徴と
する電界効果型トランジスタ−。 - 【請求項２】GaAsおよび／またはInx Ga(1-x) As（ただ
し、０＜ｘ＜１）からなるバッファ−層の一部を電子走
行層として兼ねる電界効果型トランジスタ−において、
IV族元素とそれに直接結合した酸素原子とを該バッファ
−層と電子走行層の両方に有することを特徴とする電界
効果型トランジスタ−。 - 【請求項３】IV族元素が珪素である請求項１または２記
載の電界効果型トランジスタ−。 - 【請求項４】請求項１または２記載の電界効果型トラン
ジスタ−を基本素子とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1478893A JPH06232164A (ja) | 1993-02-01 | 1993-02-01 | 電界効果型トランジスターおよびその用途 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1478893A JPH06232164A (ja) | 1993-02-01 | 1993-02-01 | 電界効果型トランジスターおよびその用途 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232164A true JPH06232164A (ja) | 1994-08-19 |
Family
ID=11870801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1478893A Pending JPH06232164A (ja) | 1993-02-01 | 1993-02-01 | 電界効果型トランジスターおよびその用途 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232164A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440764B1 (en) * | 2000-11-22 | 2002-08-27 | Agere Systems Guardian Corp. | Enhancement of carrier concentration in As-containing contact layers |
| JP2014103393A (ja) * | 2012-11-16 | 2014-06-05 | Avago Technologies General Ip (Singapore) Private Ltd | ドープされた低温バッファ層を備えるシュードモルフィック高電子移動度トランジスタ |
-
1993
- 1993-02-01 JP JP1478893A patent/JPH06232164A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440764B1 (en) * | 2000-11-22 | 2002-08-27 | Agere Systems Guardian Corp. | Enhancement of carrier concentration in As-containing contact layers |
| US6614115B2 (en) | 2000-11-22 | 2003-09-02 | Agere Systems Inc. | Enhancement of carrier concentration in As-containing layers |
| JP2014103393A (ja) * | 2012-11-16 | 2014-06-05 | Avago Technologies General Ip (Singapore) Private Ltd | ドープされた低温バッファ層を備えるシュードモルフィック高電子移動度トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534801B2 (en) | GaN-based high electron mobility transistor | |
| US5296403A (en) | Method of manufacturing a static induction field-effect transistor | |
| US5818078A (en) | Semiconductor device having a regrowth crystal region | |
| US8987782B2 (en) | Semiconductor structure for forming a combination of different types of devices | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| EP0501684B1 (en) | Fabrication of GaAs devices with doped regions and devices so produced | |
| US4902643A (en) | Method of selective epitaxial growth for compound semiconductors | |
| EP0397148B1 (en) | Heterostructure device and production method thereof | |
| WO2020009020A1 (ja) | トンネル電界効果トランジスタ | |
| JPH06232164A (ja) | 電界効果型トランジスターおよびその用途 | |
| US6429103B1 (en) | MOCVD-grown emode HIGFET buffer | |
| JPH0799305A (ja) | Ｉｉｉ ／ｖ系化合物半導体装置とその製造方法 | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| EP0631298B1 (en) | A method for the production of semiconductor epitaxial substrate | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JP3156909B2 (ja) | 半導体積層構造の気相成長方法 | |
| KR101082773B1 (ko) | 화합물 반도체 소자 및 그 제조 방법 | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| JP2000022135A (ja) | 電界効果トランジスタ | |
| JP2012074688A (ja) | 半導体基板および絶縁ゲート型電界効果トランジスタ | |
| KR0170189B1 (ko) | 격자비정합 고전자 이동도 트랜지스터 | |
| JP3120436B2 (ja) | 半導体装置用のエピタキシャル結晶の製造方法 | |
| JP2712252B2 (ja) | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ | |
| JP3188844B2 (ja) | 半導体デバイス及びその製造方法 |