JPH06216357A - 半導体基板の製造方法及び単結晶半導体積層体 - Google Patents
半導体基板の製造方法及び単結晶半導体積層体Info
- Publication number
- JPH06216357A JPH06216357A JP2164093A JP2164093A JPH06216357A JP H06216357 A JPH06216357 A JP H06216357A JP 2164093 A JP2164093 A JP 2164093A JP 2164093 A JP2164093 A JP 2164093A JP H06216357 A JPH06216357 A JP H06216357A
- Authority
- JP
- Japan
- Prior art keywords
- porous
- single crystal
- semiconductor
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 多孔質半導体を用いた単結晶半導体の製造方
法において、マクロボイドを防止する。 【構成】 単結晶半導体をエピタキシャル成長させた
後、酸化処理により、堆積膨張を利用して欠陥部の多孔
質半導体露出部を閉塞する。
法において、マクロボイドを防止する。 【構成】 単結晶半導体をエピタキシャル成長させた
後、酸化処理により、堆積膨張を利用して欠陥部の多孔
質半導体露出部を閉塞する。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ等半導
体素子基板において活性層となる半導体薄膜の製造方法
に関する発明である。
体素子基板において活性層となる半導体薄膜の製造方法
に関する発明である。
【０００２】
【従来の技術】絶縁層上に単結晶Ｓｉ層を形成してなる
ＳＯＩ（シリコンオンインシュレータ）の技術は、半導
体素子基板において、単結晶Ｓｉがα（アモルファス）
−Ｓｉや多結晶Ｓｉに比べて優位点を有していることか
ら広く研究され、近年注目されている薄膜トランジスタ
（ＴＦＴ）等への利用が期待されている。
ＳＯＩ（シリコンオンインシュレータ）の技術は、半導
体素子基板において、単結晶Ｓｉがα（アモルファス）
−Ｓｉや多結晶Ｓｉに比べて優位点を有していることか
ら広く研究され、近年注目されている薄膜トランジスタ
（ＴＦＴ）等への利用が期待されている。
【０００３】本出願人は上記したＳＯＩ技術の一つとし
て多孔質Ｓｉを用い、その表面に単結晶Ｓｉをエピタキ
シャル成長させる方法を達成した。この方法によると、
ほとんど欠陥の無い単結晶Ｓｉ基板が得られる。本方法
を簡単に説明する。
て多孔質Ｓｉを用い、その表面に単結晶Ｓｉをエピタキ
シャル成長させる方法を達成した。この方法によると、
ほとんど欠陥の無い単結晶Ｓｉ基板が得られる。本方法
を簡単に説明する。
【０００４】図１に多孔質Ｓｉを用いた単結晶Ｓｉ基板
の製造工程を示した。先ず第１のＳｉ基体（バルク）１
表面を多孔質化し、多孔質Ｓｉ層２を形成する（ａ）、
（ｂ）。この多孔質表面に単結晶Ｓｉ３をエピタキシャ
ル成長させる（ｃ）。一方、第２のＳｉ基体４を用意
し、その表面に絶縁層５を形成し、該絶縁層５と上記単
結晶Ｓｉ３を貼り合わせ（ｄ）、第１のＳｉ基体側をエ
ッチング除去しＳｉ基板を得る（ｅ）。
の製造工程を示した。先ず第１のＳｉ基体（バルク）１
表面を多孔質化し、多孔質Ｓｉ層２を形成する（ａ）、
（ｂ）。この多孔質表面に単結晶Ｓｉ３をエピタキシャ
ル成長させる（ｃ）。一方、第２のＳｉ基体４を用意
し、その表面に絶縁層５を形成し、該絶縁層５と上記単
結晶Ｓｉ３を貼り合わせ（ｄ）、第１のＳｉ基体側をエ
ッチング除去しＳｉ基板を得る（ｅ）。
【０００５】
【発明が解決しようとする課題】本発明者等は、上記多
孔質Ｓｉを用いた単結晶Ｓｉ基板の製造方法において、
多孔質表面に存在するパーティクルや何らかの欠陥によ
って、エピタキシャル成長が阻害され、単結晶Ｓｉ層に
欠陥部を生じることがわかった。その様子を図５に示
す。本図に示す通り、欠陥部６において単結晶Ｓｉが欠
落している。しかも該欠陥部６の底部には多孔質Ｓｉ層
が露出しており（７）、多孔質層内に残留した水分が第
２基体貼り合わせ後の熱処理によって水蒸気として上記
欠陥部に発生する。その結果体積膨張により第２基体を
塑性変形（マクロボイド）させ、半導体基板としての品
質を低下させ、歩留を著しく損なう。９は水蒸気存在下
の熱処理で形成された酸化Ｓｉである。
孔質Ｓｉを用いた単結晶Ｓｉ基板の製造方法において、
多孔質表面に存在するパーティクルや何らかの欠陥によ
って、エピタキシャル成長が阻害され、単結晶Ｓｉ層に
欠陥部を生じることがわかった。その様子を図５に示
す。本図に示す通り、欠陥部６において単結晶Ｓｉが欠
落している。しかも該欠陥部６の底部には多孔質Ｓｉ層
が露出しており（７）、多孔質層内に残留した水分が第
２基体貼り合わせ後の熱処理によって水蒸気として上記
欠陥部に発生する。その結果体積膨張により第２基体を
塑性変形（マクロボイド）させ、半導体基板としての品
質を低下させ、歩留を著しく損なう。９は水蒸気存在下
の熱処理で形成された酸化Ｓｉである。
【０００６】本発明は上記問題点に鑑み、上記欠陥部に
おける塑性変形を防止し、単結晶半導体層の損傷を可能
な限り防止した製造方法及び、該製造方法中に得られ
る、上記塑性変形を防止した単結晶半導体積層体を提供
するものである。
おける塑性変形を防止し、単結晶半導体層の損傷を可能
な限り防止した製造方法及び、該製造方法中に得られ
る、上記塑性変形を防止した単結晶半導体積層体を提供
するものである。
【０００７】
【課題を解決するための手段及び作用】本発明の第１
は、第１の半導体基体を多孔質化し、該多孔質化半導体
表面に非多孔質の半導体単結晶をエピタキシャル成長さ
せる工程と、該単結晶半導体層に生じた欠陥部の多孔質
半導体露出部を閉塞する工程、及び第２の半導体基体に
絶縁層を形成して該絶縁層と上記単結晶半導体層とを貼
り合わせる工程を有することを特徴とする半導体基板の
製造方法であり、上記閉塞工程としては、好ましくはア
ニール処理、酸化処理、或いは多結晶半導体、ＳｉＯ
2 、Ｓｉ3 Ｎ4 のいずれかの堆積処理が用いられる。
は、第１の半導体基体を多孔質化し、該多孔質化半導体
表面に非多孔質の半導体単結晶をエピタキシャル成長さ
せる工程と、該単結晶半導体層に生じた欠陥部の多孔質
半導体露出部を閉塞する工程、及び第２の半導体基体に
絶縁層を形成して該絶縁層と上記単結晶半導体層とを貼
り合わせる工程を有することを特徴とする半導体基板の
製造方法であり、上記閉塞工程としては、好ましくはア
ニール処理、酸化処理、或いは多結晶半導体、ＳｉＯ
2 、Ｓｉ3 Ｎ4 のいずれかの堆積処理が用いられる。
【０００８】また本発明の第２は、第１の半導体基体を
多孔質化し、該多孔質化半導体表面に非多孔質の半導体
単結晶をエピタキシャル成長させる工程と、該単結晶半
導体層に生じた欠陥部の多孔質半導体露出部より水分を
加熱除去する工程、及び第２の半導体基体に絶縁層を形
成して該絶縁層と上記単結晶半導体層とを貼り合わせる
工程を有することを特徴とする半導体基板の製造方法で
ある。。
多孔質化し、該多孔質化半導体表面に非多孔質の半導体
単結晶をエピタキシャル成長させる工程と、該単結晶半
導体層に生じた欠陥部の多孔質半導体露出部より水分を
加熱除去する工程、及び第２の半導体基体に絶縁層を形
成して該絶縁層と上記単結晶半導体層とを貼り合わせる
工程を有することを特徴とする半導体基板の製造方法で
ある。。
【０００９】更に本発明の第３は、少なくとも多孔質半
導体層上にエピタキシャル成長してなる単結晶半導体層
を有し、該単結晶半導体層において、上記エピタキシャ
ル成長の際に生じた欠陥部の多孔質半導体露出部が閉塞
されていることを特徴とする単結晶半導体積層体であ
る。
導体層上にエピタキシャル成長してなる単結晶半導体層
を有し、該単結晶半導体層において、上記エピタキシャ
ル成長の際に生じた欠陥部の多孔質半導体露出部が閉塞
されていることを特徴とする単結晶半導体積層体であ
る。
【００１０】以下本発明の説明は、半導体分野において
広く用いられているＳｉを例にして述べる。
広く用いられているＳｉを例にして述べる。
【００１１】本発明に係る多孔質Ｓｉについて説明す
る。多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９５６年に
半導体の電解研磨の研究過程において発見された［Ａ．
Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．Ｊ．，ｖ
ｏｌ ３５，３３３（１９５６）］。また、ウナガミ等
は、陽極化成におけるＳｉの溶解反応を研究し、ＨＦ溶
液中のＳｉの陽極反応には正孔が必要であり、その反応
は、次の様であると報告している［Ｔ．ウナガミ：Ｊ．
Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１２７，
４７６（１９８０）］。
る。多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９５６年に
半導体の電解研磨の研究過程において発見された［Ａ．
Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．Ｊ．，ｖ
ｏｌ ３５，３３３（１９５６）］。また、ウナガミ等
は、陽極化成におけるＳｉの溶解反応を研究し、ＨＦ溶
液中のＳｉの陽極反応には正孔が必要であり、その反応
は、次の様であると報告している［Ｔ．ウナガミ：Ｊ．
Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１２７，
４７６（１９８０）］。
【００１２】 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2 ＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ 及びｅ- はそれぞれ、正孔と電子を表して
いる。また、ｎ及びλは夫々Ｓｉ１原子が溶解するため
に必要な正孔の数であり、ｎ＞２又はλ＞４なる条件が
満たされた場合に多孔質Ｓｉが形成されるとしている。
いる。また、ｎ及びλは夫々Ｓｉ１原子が溶解するため
に必要な正孔の数であり、ｎ＞２又はλ＞４なる条件が
満たされた場合に多孔質Ｓｉが形成されるとしている。
【００１３】このように、多孔質Ｓｉを作成するために
は、正孔が必要であり、Ｎ型Ｓｉに比べてＰ型Ｓｉの方
が多孔質Ｓｉに変質し易い。しかし、Ｎ型Ｓｉも正孔に
注入があれば、多孔質Ｓｉに変質することが知られてい
る。［Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ Ｊ．Ｙ．
Ｃｈｉ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｖｏｌ．４
２，３８６（１９８３）］。
は、正孔が必要であり、Ｎ型Ｓｉに比べてＰ型Ｓｉの方
が多孔質Ｓｉに変質し易い。しかし、Ｎ型Ｓｉも正孔に
注入があれば、多孔質Ｓｉに変質することが知られてい
る。［Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ Ｊ．Ｙ．
Ｃｈｉ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｖｏｌ．４
２，３８６（１９８３）］。
【００１４】このようにして作成された多孔質Ｓｉは、
単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べて、ＨＦ溶
液濃度を５０〜２０％に変化させることで、その密度を
１．１〜０．６ｇ／ｃｍ3 の範囲に変化させることがで
きる。この多孔質Ｓｉ層は、透過型電子顕微鏡による観
察によれば、平均約６００Å程度の径の孔が形成され
る。その密度は単結晶Ｓｉに比べると、半分以下になる
にも関わらず、単結晶性は維持されており、多孔質層の
上部へ単結晶Ｓｉをエピタキシャル成長させることがで
きる。
単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べて、ＨＦ溶
液濃度を５０〜２０％に変化させることで、その密度を
１．１〜０．６ｇ／ｃｍ3 の範囲に変化させることがで
きる。この多孔質Ｓｉ層は、透過型電子顕微鏡による観
察によれば、平均約６００Å程度の径の孔が形成され
る。その密度は単結晶Ｓｉに比べると、半分以下になる
にも関わらず、単結晶性は維持されており、多孔質層の
上部へ単結晶Ｓｉをエピタキシャル成長させることがで
きる。
【００１５】一般に単結晶Ｓｉを酸化すると、その体積
は約２．２倍に増大するが、多孔質の密度を制御するこ
とにより、その体積膨張を抑制することが可能となり、
基体の反りと、表面残留単結晶層に導入されるクラック
を回避できる。単結晶Ｓｉの多孔質Ｓｉに対する酸化後
の体積比Ｒは次の様に表すことができる。
は約２．２倍に増大するが、多孔質の密度を制御するこ
とにより、その体積膨張を抑制することが可能となり、
基体の反りと、表面残留単結晶層に導入されるクラック
を回避できる。単結晶Ｓｉの多孔質Ｓｉに対する酸化後
の体積比Ｒは次の様に表すことができる。
【００１６】Ｒ＝２．２×（Ａ／２．３３） ここで、Ａは多孔質Ｓｉの密度である。もし、Ｒ＝１、
即ち酸化後の体積膨張がない場合には、Ａ＝１．０６
（ｇ／ｃｍ3 ）となり、多孔質Ｓｉの密度を１．０６に
すれば、体積膨張を抑制することができる。
即ち酸化後の体積膨張がない場合には、Ａ＝１．０６
（ｇ／ｃｍ3 ）となり、多孔質Ｓｉの密度を１．０６に
すれば、体積膨張を抑制することができる。
【００１７】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、非多孔質Ｓｉ層のエッチン
グ速度に比べて、著しく増速される。
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、非多孔質Ｓｉ層のエッチン
グ速度に比べて、著しく増速される。
【００１８】本発明において単結晶のエピタキシャル成
長の条件は例えば次の通り（Ｓｉの場合）である。
長の条件は例えば次の通り（Ｓｉの場合）である。
【００１９】 温度：８５０〜１１５０℃ ガス：ＳｉＨ4 ，ＳｉＨＣｌ3 ，ＳｉＨ2 Ｃｌ2 ，Ｓｉ
Ｃｌ4 圧力：１〜７６０Ｔｏｒｒ また、本発明において、アニール処理により閉塞工程を
行なう場合の条件（Ｓｉの場合）は以下の条件が望まし
い。
Ｃｌ4 圧力：１〜７６０Ｔｏｒｒ また、本発明において、アニール処理により閉塞工程を
行なう場合の条件（Ｓｉの場合）は以下の条件が望まし
い。
【００２０】 温度：７００〜１１５０℃ ガス：Ｈ2 圧力：１〜７６０Ｔｏｒｒ であり、望ましくは
【００２１】
【数１】 Ｄp ：Ｐ型不純物の拡散定数 ｔepi ：エピタキシャル成長時間 ｔH ：アニール時間 である。
【００２２】また、本発明において酸化処理を行なう場
合の条件（Ｓｉの場合）としては、 温度：４００〜１１５０℃ ガス：ＤｒｙＯ2 又はＨ2 ＋Ｏ2 ＋（Ｎ2 ）、Ｎ2 Ｏ 圧力：常圧 であり、望ましくは成長ＳｉＯ2 厚＜エピタキシャル層
厚であり、成長ＳｉＯ2厚は５００Å以上あれば十分な
閉塞効果が得られ、好ましい。また、多孔質の酸化レー
トが速い（バルクの１０〜１００倍）ため、Ｓｉ上で５
０００Å以上の厚さとなるような酸化は好ましくない。
更に、多孔質Ｓｉ層からの不純物拡散を防止する上で、
熱処理時間は短い方が良く、例えば
合の条件（Ｓｉの場合）としては、 温度：４００〜１１５０℃ ガス：ＤｒｙＯ2 又はＨ2 ＋Ｏ2 ＋（Ｎ2 ）、Ｎ2 Ｏ 圧力：常圧 であり、望ましくは成長ＳｉＯ2 厚＜エピタキシャル層
厚であり、成長ＳｉＯ2厚は５００Å以上あれば十分な
閉塞効果が得られ、好ましい。また、多孔質の酸化レー
トが速い（バルクの１０〜１００倍）ため、Ｓｉ上で５
０００Å以上の厚さとなるような酸化は好ましくない。
更に、多孔質Ｓｉ層からの不純物拡散を防止する上で、
熱処理時間は短い方が良く、例えば
【００２３】
【数２】 よりも短く設定するのが望ましい。
【００２４】本発明において、閉塞工程を堆積処理で行
なう場合（Ｓｉの場合）、以下の条件が望ましい。
なう場合（Ｓｉの場合）、以下の条件が望ましい。
【００２５】 多結晶Ｓｉの堆積条件 温度：５００〜９００℃ ガス：ＳｉＨ4 ＋Ｎ2 （キャリアガス） 圧力：０．１〜５．０Ｔｏｒｒ ガス分圧：ＳｉＨ4 ２０〜３０％ Ｎ2 ８０〜７０％ 堆積レート：１０〜１００Å／ｍｉｎ ＳｉＯ2 の堆積条件 温度：４００〜５００℃ ガス：ＳｉＨ4 ＋Ｏ2 （キャリアガス） 圧力：常圧 Ｏ2 分圧：２０００〜１００００Ｐａ 堆積レート：１０００〜３０００Å／ｍｉｎ この条件で温度を変えれば以下のガスも使用できる。
【００２６】 ＳｉＨ4 ＋ＣＯ2 ＋Ｈ2 ＳｉＣｌ2 Ｈ4 ＋Ｎ2 Ｏ ＳｉＨ4 ＋Ｎ2 Ｏ ＳｉＨ4 ＋ＮＯ Ｓｉ（ＯＣ2 Ｈ5 ）4 ＳＩ3 Ｎ4 の堆積条件 減圧法 温度：７００〜８００℃ ガス：ＳｉＨ4 ＋ＮＨ3 ＋Ｎ2 又はＳｉＨ2 Ｃｌ2 ＋Ｎ
Ｈ3 ＋Ｎ2 圧力：０．１〜５．０Ｔｏｒｒ 堆積レート：１０〜５０Å／ｍｉｎ プラズマ励起法 温度：２５０〜３５０℃ ガス：ＳｉＨ4 ＋ＮＨ3 ＋Ｎ2 圧力：５０〜２００ｐａ 電力：５０〜４００Ｗ 堆積レート：２００〜５００Å／ｍｉｎ 本発明において、上記堆積処理を行なった場合には、単
結晶半導体層上の堆積物を堆積後研磨除去する。また、
各堆積層厚さとしては、多結晶Ｓｉ＞５００Å、酸化Ｓ
ｉ＞５００Å、ＳｉＮ＞２００Åであれば閉塞効果が十
分に得られるので好ましい。
Ｈ3 ＋Ｎ2 圧力：０．１〜５．０Ｔｏｒｒ 堆積レート：１０〜５０Å／ｍｉｎ プラズマ励起法 温度：２５０〜３５０℃ ガス：ＳｉＨ4 ＋ＮＨ3 ＋Ｎ2 圧力：５０〜２００ｐａ 電力：５０〜４００Ｗ 堆積レート：２００〜５００Å／ｍｉｎ 本発明において、上記堆積処理を行なった場合には、単
結晶半導体層上の堆積物を堆積後研磨除去する。また、
各堆積層厚さとしては、多結晶Ｓｉ＞５００Å、酸化Ｓ
ｉ＞５００Å、ＳｉＮ＞２００Åであれば閉塞効果が十
分に得られるので好ましい。
【００２７】
【実施例】（実施例１）前記した製造方法により作製し
た多孔質Ｓｉ基体に、以下の条件でＳｉ単結晶をエピタ
キシャル成長させた。
た多孔質Ｓｉ基体に、以下の条件でＳｉ単結晶をエピタ
キシャル成長させた。
【００２８】 温度：１０４０℃ ガス：ＳｉＨ2 Ｃｌ2 （流量５００ｃｃ／ｍｉｎ）＋Ｈ
2 （流量２００リットル／ｍｉｎ，キャリアガス） 圧力：７６０Ｔｏｒｒ 成長時間：６分 膜厚：３μｍ 次に以下の条件でアニール処理を行なった。処理後の積
層体断面を図２に示す。
2 （流量２００リットル／ｍｉｎ，キャリアガス） 圧力：７６０Ｔｏｒｒ 成長時間：６分 膜厚：３μｍ 次に以下の条件でアニール処理を行なった。処理後の積
層体断面を図２に示す。
【００２９】 温度：９５０℃ ガス：Ｈ2 圧力７６０Ｔｏｒｒ 時間：１０分 その結果、欠陥部に露出した部多孔質Ｓｉが再配列（マ
イグレーション）し、多孔質Ｓｉ表面上が平滑化され閉
塞された。
イグレーション）し、多孔質Ｓｉ表面上が平滑化され閉
塞された。
【００３０】（実施例２）実施例１と同じ方法でＳｉ単
結晶を成長させ、成長後、基体を炉から取り出し以下の
条件で酸化した。処理後の積層体断面を図３に示す。
結晶を成長させ、成長後、基体を炉から取り出し以下の
条件で酸化した。処理後の積層体断面を図３に示す。
【００３１】 温度：９００℃ ガス：ＤｒｙＯ2 ＳｉＯ2 膜厚：２００Å（エピタキシャル層上） 上記の結果、欠陥部に露出した多孔質Ｓｉ表面には１０
００Å厚のＳｉＯ2 膜が形成され、十分に閉塞された。
００Å厚のＳｉＯ2 膜が形成され、十分に閉塞された。
【００３２】（実施例３）実施例１と同じ方法でＳｉ単
結晶を成長させ、以下のそれぞれの条件で堆積処理を行
ない、ウェハ全面に成膜を行った。次に単結晶層上を研
磨した。処理後の積層体断面を図４に示す 多結晶Ｓｉ 温度：６５０℃ ガス：ＳｉＨ4 ＋Ｎ2 （キャリアガス） 圧力：０．５Ｔｏｒｒ ガス分圧：ＳｉＨ4 ２０％ Ｎ2 ８０％ 堆積レート：１００Å／ｍｉｎ 時間：５分 ＳｉＯ2 温度：４５０℃ ガス：ＳｉＨ4 ＋Ｏ2 （キャリアガス） 圧力：常圧 Ｏ2 分圧：５０００Ｐａ 堆積レート：２０００Å／ｍｉｎ 時間：２分 ＳＩ3 Ｎ4 （プラズマ励起法） 温度：３００℃ ガス：ＳｉＨ4 ＋ＮＨ3 ＋Ｎ2 圧力：７５ｐａ 電力：２００Ｗ 堆積レート：４００Å／ｍｉｎ 時間：２分 上記の結果、欠陥部にのみそれぞれの成膜が残り、充分
に閉塞された。
結晶を成長させ、以下のそれぞれの条件で堆積処理を行
ない、ウェハ全面に成膜を行った。次に単結晶層上を研
磨した。処理後の積層体断面を図４に示す 多結晶Ｓｉ 温度：６５０℃ ガス：ＳｉＨ4 ＋Ｎ2 （キャリアガス） 圧力：０．５Ｔｏｒｒ ガス分圧：ＳｉＨ4 ２０％ Ｎ2 ８０％ 堆積レート：１００Å／ｍｉｎ 時間：５分 ＳｉＯ2 温度：４５０℃ ガス：ＳｉＨ4 ＋Ｏ2 （キャリアガス） 圧力：常圧 Ｏ2 分圧：５０００Ｐａ 堆積レート：２０００Å／ｍｉｎ 時間：２分 ＳＩ3 Ｎ4 （プラズマ励起法） 温度：３００℃ ガス：ＳｉＨ4 ＋ＮＨ3 ＋Ｎ2 圧力：７５ｐａ 電力：２００Ｗ 堆積レート：４００Å／ｍｉｎ 時間：２分 上記の結果、欠陥部にのみそれぞれの成膜が残り、充分
に閉塞された。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
欠陥を最小限に抑えた単結晶半導体が得られ、品質の向
上、歩留の向上を図り、生産効率を高めることができ
る。
欠陥を最小限に抑えた単結晶半導体が得られ、品質の向
上、歩留の向上を図り、生産効率を高めることができ
る。
【図１】多孔質Ｓｉ基体を用いた単結晶Ｓｉ基板の製造
方法を示す図である。
方法を示す図である。
【図２】本発明の実施例１を示す図である。
【図３】本発明の実施例２を示す図である。
【図４】本発明の実施例３を示す図である。
【図５】従来の問題点の説明図である。
【符号の説明】 １ Ｓｉ基体 ２ 多孔質Ｓｉ ３ 単結晶Ｓｉ ４ Ｓｉ基体 ５ 絶縁層 ６ 欠陥部 ７ 多孔質Ｓｉ露出部 ８ 変形部 ９ 酸化Ｓｉ １０ 閉塞部
Claims (6)
- 【請求項１】 第１の半導体基体を多孔質化し、該多孔
質化半導体表面に非多孔質の半導体単結晶をエピタキシ
ャル成長させる工程と、該単結晶半導体層に生じた欠陥
部の多孔質半導体露出部を閉塞する工程、及び第２の半
導体基体に絶縁層を形成して該絶縁層と上記単結晶半導
体層とを貼り合わせる工程を有することを特徴とする半
導体基板の製造方法。 - 【請求項２】 閉塞工程が、アニール処理であることを
特徴とする請求項１記載の半導体基板の製造方法。 - 【請求項３】 閉塞工程が、酸化処理であることを特徴
とする請求項１記載の半導体基板の製造方法。 - 【請求項４】 閉塞工程が、多結晶半導体、ＳｉＯ2 、
Ｓｉ3 Ｎ4 のいずれかの堆積処理であることを特徴とす
る請求項１記載の半導体基板の製造方法。 - 【請求項５】 第１の半導体基体を多孔質化し、該多孔
質化半導体表面に非多孔質の半導体単結晶をエピタキシ
ャル成長させる工程と、該単結晶半導体層に生じた欠陥
部の多孔質半導体露出部より水分を加熱除去する工程、
及び第２の半導体基体に絶縁層を形成して該絶縁層と上
記単結晶半導体層とを貼り合わせる工程を有することを
特徴とする半導体基板の製造方法。 - 【請求項６】 少なくとも多孔質半導体層上にエピタキ
シャル成長してなる単結晶半導体層を有し、該単結晶半
導体層において、上記エピタキシャル成長の際に生じた
欠陥部の多孔質半導体露出部が閉塞されていることを特
徴とする単結晶半導体積層体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164093A JPH06216357A (ja) | 1993-01-18 | 1993-01-18 | 半導体基板の製造方法及び単結晶半導体積層体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164093A JPH06216357A (ja) | 1993-01-18 | 1993-01-18 | 半導体基板の製造方法及び単結晶半導体積層体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216357A true JPH06216357A (ja) | 1994-08-05 |
Family
ID=12060670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2164093A Withdrawn JPH06216357A (ja) | 1993-01-18 | 1993-01-18 | 半導体基板の製造方法及び単結晶半導体積層体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216357A (ja) |
-
1993
- 1993-01-18 JP JP2164093A patent/JPH06216357A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6143629A (en) | Process for producing semiconductor substrate | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| KR100348682B1 (ko) | 반도체기재의 제조방법 | |
| JP4331593B2 (ja) | 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法 | |
| US6593211B2 (en) | Semiconductor substrate and method for producing the same | |
| EP0558925B1 (en) | Method for controlling roughness on surface of monocrystal | |
| KR100611108B1 (ko) | 박막 형성 방법 | |
| JP2004103946A (ja) | 基板及びその製造方法 | |
| US20060281280A1 (en) | Method for producing bonded wafer | |
| TWI301640B (en) | Strained semiconductor structures | |
| JP3611290B2 (ja) | 半導体基材の作製方法および半導体基材 | |
| US20060138540A1 (en) | Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it | |
| US9217209B2 (en) | Methods for epitaxial silicon growth | |
| JPH06216357A (ja) | 半導体基板の製造方法及び単結晶半導体積層体 | |
| JP3157030B2 (ja) | 半導体基体とその作製方法 | |
| JP4510707B2 (ja) | エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法 | |
| TWI808715B (zh) | 電晶體的製作方法 | |
| KR20010070488A (ko) | 텅스텐실리사이드막의 성막방법 및 게이트전극/배선의제작방법 | |
| JP3748499B2 (ja) | 半導体基板の作製方法 | |
| JP2000150839A (ja) | 半導体基板の作製方法 | |
| JPH05217820A (ja) | 半導体基板及びその作製方法 | |
| JPH05234919A (ja) | 半導体装置の製造方法 | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| JPH05335261A (ja) | 単結晶半導体薄膜の形成方法 | |
| JP2006253605A (ja) | 半導体基板及び半導体装置並びにそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |