JPH06216023A - レジストパターン形成方法 - Google Patents

レジストパターン形成方法

Info

Publication number
JPH06216023A
JPH06216023A JP651993A JP651993A JPH06216023A JP H06216023 A JPH06216023 A JP H06216023A JP 651993 A JP651993 A JP 651993A JP 651993 A JP651993 A JP 651993A JP H06216023 A JPH06216023 A JP H06216023A
Authority
JP
Japan
Prior art keywords
film
resist
resist pattern
forming
reflectance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP651993A
Other languages
English (en)
Inventor
Hirobumi Fukumoto
博文 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP651993A priority Critical patent/JPH06216023A/ja
Publication of JPH06216023A publication Critical patent/JPH06216023A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 下地透明膜の段差に伴ってレジスト膜の膜厚
が変動しても、十分に高い精度で微細なレジストパター
ンを形成することできるようにする。 【構成】 本発明は、半導体基板上に下地透明膜として
のポリシリコン膜3及びSiO2 膜2を形成した後、S
iO2 膜2の上にレジスト膜1を形成し、その後、レジ
スト膜1に露光することによってレジストパターンを形
成するレジストパターン形成方法を前提とする。本発明
の特徴は、SiO2 膜2を、該SiO2 膜2とレジスト
膜1との界面における反射率が極小となるような膜厚に
形成することにある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSI等の製造技術で
あるレジストパターン形成方法に関する。
【0002】
【従来の技術】従来、半導体装置の製造工程において用
いられる微細パターンの形成には、投影露光法が広く用
いられている。投影露光法特に縮小投影露光法は極めて
微細なパターンの形成に有用であるが、下地パターンに
よって生じる半導体基板の表面の凹凸状の段差の上側部
分と下側部分とではレジスト膜の膜厚が異なっているの
で、特に下地が透明膜(SiO2 膜或いはSiNx 膜)
の場合にはレジスト膜との多重干渉による定在波効果が
大きくなるので寸法のコントロールが困難になってきて
いる。
【0003】そこで、このように下地が透明膜である場
合、下地透明膜の上に反射防止膜を形成してレジスト膜
と下地透明膜との多重干渉を低減させることによって定
在波による影響を低減し、これによりレジスト寸法の変
化を最小にする方法、或いはレジスト膜の上に反射防止
膜を形成することによってレジスト膜/透明膜内での多
重干渉を低減し、これにより定在波による影響を低下さ
せる方法が開発されつつある。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
2つの方法のうち前者の方法は下地透明膜の上に形成し
た反射防止膜を除去するプロセスが複雑であるという問
題があり、後者の方法は下地透明膜の段差によってレジ
スト膜上に形成された反射防止膜の膜厚が変動し、十分
に定在波効果を低減することができないという問題があ
る。
【0005】上記に鑑み、本発明は、下地透明膜の段差
に伴ってレジスト膜の膜厚が変動しても、十分に高い精
度で微細なレジストパターンを形成することができるレ
ジストパターン形成方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、定在波効果は
下地透明膜とレジスト膜との界面での反射率に大きく関
係するという知見に基づきなされたものであって、請求
項1の発明が講じた解決手段は、半導体基板上に下地透
明膜を形成する工程と、該下地透明膜の上にレジスト膜
を形成する工程と、該レジスト膜に露光することによっ
てレジストパターンを形成する工程とを有するレジスト
パターン形成方法を前提とし、上記下地透明膜を形成す
る工程は、該下地透明膜を当該下地透明膜と上記レジス
ト膜との界面における反射率が極小となるような膜厚に
形成する工程であるという構成とするものである。
【0007】また、請求項2の発明は、請求項1の構成
に、上記下地透明膜はSiO2 膜又はSiNx 膜である
という構成を付加するものである。
【0008】
【作用】上記の構成により、下地透明膜は、下地透明膜
とレジスト膜との界面における反射率が極小となるよう
な膜厚に設定されているため、当然のこととして下地透
明膜とレジスト膜との界面における反射率は極小にな
る。従って、定在波効果は低減する。
【0009】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
【0010】図1は半導体基板上に形成された透明膜の
構成を示しており、同図に示すように、透明膜は半導体
基板上に形成されたレジスト膜1、SiO2 膜2及びポ
リシリコン膜3によって構成されており、これによりレ
ジストパターンが形成されている。尚、レジスト膜1の
屈折率:n0 は1.64、SiO2 膜2の屈折率:n1
は1.45、ポリシリコン膜3の屈折率:n2 は3.5
である。
【0011】次に、レジスト膜1とSiO2 膜2との界
面における反射率:Rを求める。
【0012】
【数1】
【0013】(数1)において、2δ1 は位相の遅れで
あり、 2δ1 =(4π/λ)n1 ×d1 cosΦ1 で表わせ
る。
【0014】ここで、Rが極大になるSiO2 膜2の膜
厚を以下に示す(2)式から求め、Rが極小になるSi
2 膜2の膜厚を以下に示す(3)式から求める。
【0015】 d1 =(2m+1)×λ/(4n1 ) (m=0,1,2……)のとき R={(n0 ×n2 −n1 2 )/(n0 ×n2 +n1 2 2 ……(2) d1 =(m+1)×λ/(2n1 ) (m=0,1,2……)のとき R={(n0 −n2 )/(n0 +n2 2 ……(3) 上記の(2)式から求めた反射率は22%であり、
(3)式から求めた反射率は12%であり、反射率の極
大と極小との差は10%程度である。
【0016】図2は、SiO2 膜の膜厚を280nm〜
380nmの間で変化させたときにおける(数1)から
求めた反射率の変化を示している。同図から明らかなよ
うに、反射率が極大となる膜厚は300nmで、極小と
なる膜厚360nmである。ここで、上記2条件となる
ような膜厚を有するSiO2 膜2の上にレジスト膜1を
その膜厚を変化させて塗布したたときのレジスト寸法の
変化を示す。レジスト膜1とSiO2 膜2の界面での反
射率が極大となる場合と極小となる場合の定在波効果は
それぞれ0.11μmと0.08μmとなる。
【0017】このように、反射率が極小となるようなS
iO2 膜2の膜厚を選択することにより定在波効果を約
30%低減することができる。
【0018】尚、上記のSiO2 膜以外のSiNx 膜の
ような透明膜にも上記の効果は十分に期待できる。
【0019】また、上記実施例においてはレジストとし
てI線用高解像レジストPFI−15(住友化学製)を
用いたが、これのみでなく、G線用のレジストでも上記
の効果は十分に期待できる。
【0020】
【発明の効果】以上説明したように、本発明に係るレジ
ストパターンの形成方法は、下地透明膜の膜厚を下地透
明膜とレジスト膜との界面における反射率が極小となる
ように設定したため、下地透明膜とレジスト膜との界面
における反射率が極小になるので、定在波効果は低減す
る。
【0021】このため、本発明によると、下地透明膜の
段差部に生じるレジスト膜の膜厚の変化に起因するレジ
ストパターンの寸法変動を抑制することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るレジストパターン形成
方法を説明するための透明膜の構成を示す断面図であ
る。
【図2】上記レジストパターン形成方法において、Si
2 膜の膜厚を変化させたときのレジスト膜とSiO2
膜との界面の反射率を示す図である。
【図3】上記の反射率が極大又は極小になるようなSi
2 膜(300nmと360nm)上に形成されたレジ
スト膜の膜厚を変化させたときのレジスト寸法の変化を
示す図である。
【符号の説明】
1 レジスト膜 2 SiO2 膜 3 ポリシリコン膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に下地透明膜を形成する工
    程と、該下地透明膜の上にレジスト膜を形成する工程
    と、該レジスト膜に露光することによってレジストパタ
    ーンを形成する工程とを有するレジストパターン形成方
    法において、上記下地透明膜を形成する工程は、該下地
    透明膜を当該下地透明膜と上記レジスト膜との界面にお
    ける反射率が極小となるような膜厚に形成する工程であ
    ることを特徴とするレジストパターン形成方法。
  2. 【請求項2】 上記下地透明膜は、SiO2 膜又はSi
    x 膜であることを特徴とする請求項1に記載のレジス
    トパターン形成方法。
JP651993A 1993-01-19 1993-01-19 レジストパターン形成方法 Pending JPH06216023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP651993A JPH06216023A (ja) 1993-01-19 1993-01-19 レジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP651993A JPH06216023A (ja) 1993-01-19 1993-01-19 レジストパターン形成方法

Publications (1)

Publication Number Publication Date
JPH06216023A true JPH06216023A (ja) 1994-08-05

Family

ID=11640647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP651993A Pending JPH06216023A (ja) 1993-01-19 1993-01-19 レジストパターン形成方法

Country Status (1)

Country Link
JP (1) JPH06216023A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314261B1 (ko) * 1999-05-11 2001-11-15 황인길 반도체 소자 제조 방법
US6399481B1 (en) 1998-09-14 2002-06-04 Sharp Kabushiki Kaisha Method for forming resist pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399481B1 (en) 1998-09-14 2002-06-04 Sharp Kabushiki Kaisha Method for forming resist pattern
KR100314261B1 (ko) * 1999-05-11 2001-11-15 황인길 반도체 소자 제조 방법

Similar Documents

Publication Publication Date Title
US5234780A (en) Exposure mask, method of manufacturing the same, and exposure method using the same
US5413898A (en) Method of forming a pattern on a substrate having a step change in height
US5902493A (en) Method for forming micro patterns of semiconductor devices
JPH06302539A (ja) 半導体装置及び半導体装置の製造方法
JP2000089471A (ja) レジストパターンの形成方法
US5256248A (en) Method for patterning semiconductor
JPH06216023A (ja) レジストパターン形成方法
JPH10256149A (ja) レジストパターンの形成方法
JPH06224118A (ja) 微細パターン形成方法
JP3021549B2 (ja) レジストパターン形成方法
JP3273986B2 (ja) 光露光用マスク板及びその製造方法
JPH07201708A (ja) 微細パターンの製造方法および半導体装置の製造方法
JPH07201825A (ja) 微細パターンの製造方法と半導体装置の製造方法
JPH04144230A (ja) 半導体装置及びその製造方法
JPS603620A (ja) 微細パタ−ンの形成方法
JPH0430740B2 (ja)
JPS60253223A (ja) パタ−ン形成方法
JPH05257288A (ja) パターン形成方法
US6537706B1 (en) Method for making a photolithographic mask
JPH07159969A (ja) 位相シフトマスクおよびその製造方法
JPH10104817A (ja) 位相シフトマスク及びその製造方法
JPH08195378A (ja) 位相反転マスク及びその製造方法
JPH05114559A (ja) 半導体装置の製造方法
JPH06250007A (ja) ブレーズド型回折格子の製造方法
JP3167398B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000418