JPH06214717A - コンピュータ - Google Patents
コンピュータInfo
- Publication number
- JPH06214717A JPH06214717A JP5022018A JP2201893A JPH06214717A JP H06214717 A JPH06214717 A JP H06214717A JP 5022018 A JP5022018 A JP 5022018A JP 2201893 A JP2201893 A JP 2201893A JP H06214717 A JPH06214717 A JP H06214717A
- Authority
- JP
- Japan
- Prior art keywords
- input
- computer
- pointing devices
- pointing device
- pointing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Position Input By Displaying (AREA)
Abstract
(57)【要約】
【目的】 複数のポインティングデバイスを有効に使用
することができるコンピュータを提供する。 【構成】 本発明であるコンピュータは、複数のポイン
ティングデバイスからの入力を可能とするコンピュータ
において、前記複数のポインティングデバイスからの入
力が競合した場合に、記憶手段１３に記憶された優先順
位に従って優先順位の高い一のポインティングデバイス
からの入力のみを有効とする選択手段１４を設けたもの
である。上記の構成により、使用するポインティングデ
バイスを変更する度に改めて設定を行う必要がなく、ユ
ーザーの操作が容易となる。また、誤使用により複数の
ポインティングデバイスからの入力が競合した場合で
も、プログラムの暴走を防止することができる。
することができるコンピュータを提供する。 【構成】 本発明であるコンピュータは、複数のポイン
ティングデバイスからの入力を可能とするコンピュータ
において、前記複数のポインティングデバイスからの入
力が競合した場合に、記憶手段１３に記憶された優先順
位に従って優先順位の高い一のポインティングデバイス
からの入力のみを有効とする選択手段１４を設けたもの
である。上記の構成により、使用するポインティングデ
バイスを変更する度に改めて設定を行う必要がなく、ユ
ーザーの操作が容易となる。また、誤使用により複数の
ポインティングデバイスからの入力が競合した場合で
も、プログラムの暴走を防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、複数のポインティング
デバイスを有するコンピュータに関するものである。
デバイスを有するコンピュータに関するものである。
【０００２】
【従来の技術】近年、市場に流通しているコンピュータ
のなかには、トラックボール等のポインティングデバイ
スがコンピュータ本体に内蔵されているものがある。ま
た、コンピュータは、一般に外付けのポインティングデ
バイスが接続可能となっている。しかし、複数のポイン
ティングデバイスからの入力が可能であると、誤って複
数のポインティングデバイスから同時に異なる指示が入
力される場合があり、このような誤操作を行った場合に
は、プログラムが暴走するおそれがある。このため、従
来のコンピュータでは、複数のポインティングデバイス
が接続されたときには、ユーザーに最も使い易いポイン
ティングデバイスを選択させ、そのポインティングデバ
イスからの入力のみを有効としていた。
のなかには、トラックボール等のポインティングデバイ
スがコンピュータ本体に内蔵されているものがある。ま
た、コンピュータは、一般に外付けのポインティングデ
バイスが接続可能となっている。しかし、複数のポイン
ティングデバイスからの入力が可能であると、誤って複
数のポインティングデバイスから同時に異なる指示が入
力される場合があり、このような誤操作を行った場合に
は、プログラムが暴走するおそれがある。このため、従
来のコンピュータでは、複数のポインティングデバイス
が接続されたときには、ユーザーに最も使い易いポイン
ティングデバイスを選択させ、そのポインティングデバ
イスからの入力のみを有効としていた。
【０００３】
【発明が解決しようとする課題】ところで一般的には、
例えば、図形を描く場合にはマウスが適しており、ワー
プロで文章を入力している場合にはトラックボールが適
している。このようにコンピュータで行う作業によっ
て、ユーザーが使い易いポインティングデバイスも異な
るので、ユーザーは作業を変更する毎に、ポインティン
グデバイスも変更している。しかしながら、従来のコン
ピュータでは、使用するポインティングデバイスを変更
する度に改めて選択の設定を行う必要があり、操作が煩
雑であった。
例えば、図形を描く場合にはマウスが適しており、ワー
プロで文章を入力している場合にはトラックボールが適
している。このようにコンピュータで行う作業によっ
て、ユーザーが使い易いポインティングデバイスも異な
るので、ユーザーは作業を変更する毎に、ポインティン
グデバイスも変更している。しかしながら、従来のコン
ピュータでは、使用するポインティングデバイスを変更
する度に改めて選択の設定を行う必要があり、操作が煩
雑であった。
【０００４】本発明は上記事情に基づいてなされたもの
であり、複数のポインティングデバイスを使用する場合
でも、操作が容易で、且つ、複数のポインティングデバ
イスからの入力が競合した場合でも、プログラムの暴走
を防止することができるコンピュータを提供することを
目的とするものである。
であり、複数のポインティングデバイスを使用する場合
でも、操作が容易で、且つ、複数のポインティングデバ
イスからの入力が競合した場合でも、プログラムの暴走
を防止することができるコンピュータを提供することを
目的とするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明のコンピュータは、複数のポインティングデバ
イスからの入力が可能であるコンピュータにおいて、前
記複数のポインティングデバイスの優先順位を記憶する
記憶手段と、前記複数のポインティングデバイスからの
入力が競合したときに、前記記憶手段に記憶された優先
順位に従って優先順位の高い一のポインティングデバイ
スからの入力のみを有効とする選択手段とを設けたこと
を特徴とするものである。
に本発明のコンピュータは、複数のポインティングデバ
イスからの入力が可能であるコンピュータにおいて、前
記複数のポインティングデバイスの優先順位を記憶する
記憶手段と、前記複数のポインティングデバイスからの
入力が競合したときに、前記記憶手段に記憶された優先
順位に従って優先順位の高い一のポインティングデバイ
スからの入力のみを有効とする選択手段とを設けたこと
を特徴とするものである。
【０００６】前記複数のポインティングデバイスは、コ
ンピュータ本体に内蔵されているポインティングデバイ
スと、コンピュータ本体に外付けするポインティングデ
バイスであることが望ましい。
ンピュータ本体に内蔵されているポインティングデバイ
スと、コンピュータ本体に外付けするポインティングデ
バイスであることが望ましい。
【０００７】
【作用】本発明のコンピュータでは、複数のポインティ
ングデバイスからの入力を有効とするので、使用するポ
インティングデバイスを変更する度に改めて設定を行う
必要がなく、ユーザーの操作が容易となる。また、複数
のポインティングデバイスからの入力が競合した場合で
も、優先順位に従って優先順位の高い一のポインティン
グデバイスからの入力のみを有効とするので、プログラ
ムの暴走を防止することができる。
ングデバイスからの入力を有効とするので、使用するポ
インティングデバイスを変更する度に改めて設定を行う
必要がなく、ユーザーの操作が容易となる。また、複数
のポインティングデバイスからの入力が競合した場合で
も、優先順位に従って優先順位の高い一のポインティン
グデバイスからの入力のみを有効とするので、プログラ
ムの暴走を防止することができる。
【０００８】
【実施例】以下に本発明の一実施例について図１乃び図
２を参照して説明する。図１は本発明の一実施例である
コンピュータの主要部の概略ブロック図である。図２は
図１に示す本実施例のポインティングデバイス選択回路
の概略図である。
２を参照して説明する。図１は本発明の一実施例である
コンピュータの主要部の概略ブロック図である。図２は
図１に示す本実施例のポインティングデバイス選択回路
の概略図である。
【０００９】図１に示すコンピュータは、コンピュータ
本体１と、キーボード２と、外付けマウス３とを備えて
構成される。コンピュータ本体１は、ＣＰＵ１１と、入
力インターフェース回路１２と、記憶手段である優先順
位決定レジスタ１３と、選択手段であるポインティング
デバイス選択回路１４と、内蔵マウス１５とを備えて構
成される。ＣＰＵ１１には、入力インターフェース回路
１２から出力される入力データ及び制御信号と、ポイン
ティングデバイス選択回路１４から出力される入力競合
信号とが入力される。優先順位決定レジスタ１３には、
ＣＰＵ１１から出力される書き込み信号と、制御信号Ｓ
ｃが入力される。
本体１と、キーボード２と、外付けマウス３とを備えて
構成される。コンピュータ本体１は、ＣＰＵ１１と、入
力インターフェース回路１２と、記憶手段である優先順
位決定レジスタ１３と、選択手段であるポインティング
デバイス選択回路１４と、内蔵マウス１５とを備えて構
成される。ＣＰＵ１１には、入力インターフェース回路
１２から出力される入力データ及び制御信号と、ポイン
ティングデバイス選択回路１４から出力される入力競合
信号とが入力される。優先順位決定レジスタ１３には、
ＣＰＵ１１から出力される書き込み信号と、制御信号Ｓ
ｃが入力される。
【００１０】ポインティングデバイス選択回路１４は、
図２に示すように、外付けマウス３からの入力信号と、
優先順位決定レジスタ１３からの制御信号Ｓａとが入力
されるアンド回路１４１と、内蔵マウス１５からの入力
信号と、優先順位決定レジスタ１３からの制御信号Ｓｂ
とが入力されるアンド回路１４２と、アンド回路１４
１，１４２からの出力信号が入力され、入力競合信号を
出力するナンド回路１２１と、アンド回路１４１，１４
２からの出力信号が入力され、入力データ及び制御信号
を出力するエクスクルシブ・オア回路１２２とを有す
る。
図２に示すように、外付けマウス３からの入力信号と、
優先順位決定レジスタ１３からの制御信号Ｓａとが入力
されるアンド回路１４１と、内蔵マウス１５からの入力
信号と、優先順位決定レジスタ１３からの制御信号Ｓｂ
とが入力されるアンド回路１４２と、アンド回路１４
１，１４２からの出力信号が入力され、入力競合信号を
出力するナンド回路１２１と、アンド回路１４１，１４
２からの出力信号が入力され、入力データ及び制御信号
を出力するエクスクルシブ・オア回路１２２とを有す
る。
【００１１】ＣＰＵ１１が出力する制御信号Ｓｃは、ナ
ンド回路１２１が出力する入力競合信号がＯＮのときは
ＯＦＦであり、ＯＦＦのときはＯＮである。優先順位決
定レジスタ１３が出力する制御信号Ｓａ，Ｓｂは、ＣＰ
Ｕ１１が出力する制御信号ＳｃがＯＦＦのときは共にＯ
Ｎであり、ＯＮのときは記憶された優先順位に従いどち
らか一方をＯＮとする。
ンド回路１２１が出力する入力競合信号がＯＮのときは
ＯＦＦであり、ＯＦＦのときはＯＮである。優先順位決
定レジスタ１３が出力する制御信号Ｓａ，Ｓｂは、ＣＰ
Ｕ１１が出力する制御信号ＳｃがＯＦＦのときは共にＯ
Ｎであり、ＯＮのときは記憶された優先順位に従いどち
らか一方をＯＮとする。
【００１２】図３は本実施例であるコンピュータにおけ
るポインティングデバイスの優先順位を決定するための
処理手順を示すフローチャートである。外付けマウス３
と内蔵マウス１５の双方を使用するときには、マウスか
らの入力が競合した場合にどのマウスを優先するかを予
め優先順位決定レジスタ１３に書き込み、記憶する（ス
テップＳ１１）。本実施例では、外付けマウス３を優先
させることとする。
るポインティングデバイスの優先順位を決定するための
処理手順を示すフローチャートである。外付けマウス３
と内蔵マウス１５の双方を使用するときには、マウスか
らの入力が競合した場合にどのマウスを優先するかを予
め優先順位決定レジスタ１３に書き込み、記憶する（ス
テップＳ１１）。本実施例では、外付けマウス３を優先
させることとする。
【００１３】図４は本実施例であるコンピュータの処理
手順を示すフローチャートであり、複数のポインティン
グデバイスからの入力がある場合に働くルーチンであ
る。ステップＳ２１では外付けマウス３からの入力と、
内蔵マウス１５からの入力が競合したか否かを判断す
る。外付けマウス３からの入力と、内蔵マウス１５から
の入力が競合しない場合は、このルーチンは終了する。
この場合、ナンド回路１２１が出力する入力競合信号は
ＯＮであり、ＣＰＵ１１が出力する制御信号ＳｃはＯＦ
Ｆとなる。したがって、優先順位決定レジスタ１３が出
力する制御信号Ｓａ，Ｓｂは共にＯＮとなり、外付けマ
ウス３からの入力及び内蔵マウス１５からの入力は共に
有効である。
手順を示すフローチャートであり、複数のポインティン
グデバイスからの入力がある場合に働くルーチンであ
る。ステップＳ２１では外付けマウス３からの入力と、
内蔵マウス１５からの入力が競合したか否かを判断す
る。外付けマウス３からの入力と、内蔵マウス１５から
の入力が競合しない場合は、このルーチンは終了する。
この場合、ナンド回路１２１が出力する入力競合信号は
ＯＮであり、ＣＰＵ１１が出力する制御信号ＳｃはＯＦ
Ｆとなる。したがって、優先順位決定レジスタ１３が出
力する制御信号Ｓａ，Ｓｂは共にＯＮとなり、外付けマ
ウス３からの入力及び内蔵マウス１５からの入力は共に
有効である。
【００１４】外付けマウス３からの入力と、内蔵マウス
１５からの入力が競合した場合、すなわち、例えば誤っ
て外付けマウス３と、内蔵マウス１５から同時に異なる
指示信号が入力された場合は、ナンド回路１２１が出力
する入力競合信号はＯＦＦとなり、ＣＰＵ１１が出力す
る制御信号ＳｃはＯＮとなる（ステップＳ２２）。した
がって、優先順位決定レジスタ１３が出力する制御信号
Ｓａ，Ｓｂは、ＳｂのみがＯＮとなり、外付けマウス３
からの入力のみ有効となり、内蔵マウス１５からの入力
は無効となる（ステップＳ２３）。
１５からの入力が競合した場合、すなわち、例えば誤っ
て外付けマウス３と、内蔵マウス１５から同時に異なる
指示信号が入力された場合は、ナンド回路１２１が出力
する入力競合信号はＯＦＦとなり、ＣＰＵ１１が出力す
る制御信号ＳｃはＯＮとなる（ステップＳ２２）。した
がって、優先順位決定レジスタ１３が出力する制御信号
Ｓａ，Ｓｂは、ＳｂのみがＯＮとなり、外付けマウス３
からの入力のみ有効となり、内蔵マウス１５からの入力
は無効となる（ステップＳ２３）。
【００１５】本発明の一実施例であるコンピュータで
は、内蔵マウス１５と外付けマウス３からの入力を共に
有効とするので、使用するマウスを変更する度に改めて
設定を行う必要がなく、ユーザーの操作が容易となる。
また、誤使用により入力が競合した場合でも、優先順位
に従って外付けマウス３からの入力のみを有効とするの
で、プログラムの暴走を防止することができる。
は、内蔵マウス１５と外付けマウス３からの入力を共に
有効とするので、使用するマウスを変更する度に改めて
設定を行う必要がなく、ユーザーの操作が容易となる。
また、誤使用により入力が競合した場合でも、優先順位
に従って外付けマウス３からの入力のみを有効とするの
で、プログラムの暴走を防止することができる。
【００１６】尚、本発明は、上記の実施例に限定される
ものではなく、その要旨の範囲内において、種々の変形
が可能である。本実施例では、ポインティングデバイス
に内蔵マウス１５と外付けマウス３とを用いたが、ポイ
ンティングデバイスは、トラックボール，ジョイスティ
ック，ライトペン等であってもよい。また、ポインティ
ングデバイスは３個以上であってもよい。
ものではなく、その要旨の範囲内において、種々の変形
が可能である。本実施例では、ポインティングデバイス
に内蔵マウス１５と外付けマウス３とを用いたが、ポイ
ンティングデバイスは、トラックボール，ジョイスティ
ック，ライトペン等であってもよい。また、ポインティ
ングデバイスは３個以上であってもよい。
【００１７】また、本実施例では、ポインティングデバ
イス選択回路１４をアンド回路と、ナンド回路と、エク
スクルシブ・オア回路とからなるロジック回路とした
が、複数のポインティングデバイスからの入力を有効と
し、入力が競合した場合に、優先順位に従って一のポイ
ンティングデバイスからの入力のみを有効とするもので
あればよく、上記の回路に限定されるものでない。
イス選択回路１４をアンド回路と、ナンド回路と、エク
スクルシブ・オア回路とからなるロジック回路とした
が、複数のポインティングデバイスからの入力を有効と
し、入力が競合した場合に、優先順位に従って一のポイ
ンティングデバイスからの入力のみを有効とするもので
あればよく、上記の回路に限定されるものでない。
【００１８】
【発明の効果】以上説明したように本発明によれば、複
数のポインティングデバイスからの入力を有効とするの
で、使用するポインティングデバイスを変更する度に改
めて設定を行う必要がなく、ユーザーの操作が容易とな
り、また複数のポインティングデバイスからの入力が競
合した場合でも、優先順位に従って優先順位の高い一の
ポインティングデバイスからの入力のみを有効とするの
で、プログラムの暴走を防止することができるコンピュ
ータを提供することができる。
数のポインティングデバイスからの入力を有効とするの
で、使用するポインティングデバイスを変更する度に改
めて設定を行う必要がなく、ユーザーの操作が容易とな
り、また複数のポインティングデバイスからの入力が競
合した場合でも、優先順位に従って優先順位の高い一の
ポインティングデバイスからの入力のみを有効とするの
で、プログラムの暴走を防止することができるコンピュ
ータを提供することができる。
【図１】本発明の一実施例であるコンピュータの主要部
の概略ブロック図である。
の概略ブロック図である。
【図２】図１に示す本実施例のポインティングデバイス
選択回路の概略図である。
選択回路の概略図である。
【図３】本実施例であるコンピュータにおけるポインテ
ィングデバイスの優先順位を決定するための処理手順を
示すフローチャートである。
ィングデバイスの優先順位を決定するための処理手順を
示すフローチャートである。
【図４】本実施例であるコンピュータの処理手順を示す
フローチャートであり、複数のポインティングデバイス
からの入力がある場合に働くルーチンである。
フローチャートであり、複数のポインティングデバイス
からの入力がある場合に働くルーチンである。
１ コンピュータ本体 ２ キーボード ３ 外付けマウス １１ ＣＰＵ １２ 入力インターフェース回路 １３ 優先順位決定レジスタ １４ ポインティングデバイス選択回路 １５ 内蔵マウス １２１ ナンド回路 １２２ エクスクルシブ・オア回路 １４１，１４２ アンド回路
Claims (2)
- 【請求項１】 複数のポインティングデバイスからの入
力が可能であるコンピュータにおいて、前記複数のポイ
ンティングデバイスの優先順位を記憶する記憶手段と、
前記複数のポインティングデバイスからの入力が競合し
たときに、前記記憶手段に記憶された優先順位に従って
優先順位の高い一のポインティングデバイスからの入力
のみを有効とする選択手段とを設けたことを特徴とする
コンピュータ。 - 【請求項２】 前記複数のポインティングデバイスは、
コンピュータ本体に内蔵されているポインティングデバ
イスと、コンピュータ本体に外付けするポインティング
デバイスである請求項１記載のコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022018A JPH06214717A (ja) | 1993-01-13 | 1993-01-13 | コンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022018A JPH06214717A (ja) | 1993-01-13 | 1993-01-13 | コンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06214717A true JPH06214717A (ja) | 1994-08-05 |
Family
ID=12071252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5022018A Withdrawn JPH06214717A (ja) | 1993-01-13 | 1993-01-13 | コンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06214717A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8746893B2 (en) | 1995-04-07 | 2014-06-10 | Seiko Epson Corporation | Image projection system and a method of controlling a projected pointer |
-
1993
- 1993-01-13 JP JP5022018A patent/JPH06214717A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8746893B2 (en) | 1995-04-07 | 2014-06-10 | Seiko Epson Corporation | Image projection system and a method of controlling a projected pointer |
| US8985778B2 (en) | 1995-04-07 | 2015-03-24 | Seiko Epson Corporation | Image projection system and a method of controlling a projected pointer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347636A (en) | Data processor which efficiently accesses main memory and input/output devices | |
| US20020116563A1 (en) | Apparatus and method to reduce interrupt latency in shared interrupt systems | |
| JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| Kukunas | Power and performance: Software analysis and optimization | |
| JPH0528097A (ja) | マイクロプロセツサ | |
| US6928502B2 (en) | Method and apparatus for processing interrupts at dynamically selectable prioritization levels | |
| JPH0773047A (ja) | コンピュータのためのシステム管理モードアドレス訂正システムおよびコンピュータシステム | |
| JP2006313561A (ja) | データ処理装置 | |
| JPH0232659B2 (ja) | ||
| JPH0612526B2 (ja) | プログラマブル割込みコントローラ | |
| US5872995A (en) | System for causing system management interrupt to execute second program before use of a scancode by first program if said scancode comprises a hotkey | |
| JP3628373B2 (ja) | 電力管理ユニット、コンピュータシステム、およびコンピュータシステムの電力管理ユニット内の複数個の構成レジスタをアクセスする方法 | |
| KR950008229B1 (ko) | 퍼스널 컴퓨터 시스템 | |
| JPH06214717A (ja) | コンピュータ | |
| JPH0916409A (ja) | マイクロコンピュータ | |
| US20040148464A1 (en) | Cache memory device and method of controlling the cache memory device | |
| US7533233B2 (en) | Accommodating multiple operating systems and memory sizes on IA-32 platforms | |
| JP2900627B2 (ja) | 割り込み制御装置 | |
| US20070226480A1 (en) | Method for providing multi-user environment which varies source supply path of operating system, and computer system of the same | |
| US5671424A (en) | Immediate system management interrupt source with associated reason register | |
| US7346851B2 (en) | System and method for improved scroll mouse operation | |
| JPH08255476A (ja) | データ処理システムにおけるメモリ拡張スタック装置および方法 | |
| JPH08255096A (ja) | マイクロプロセッサ及びデバッグシステム | |
| JP2535086B2 (ja) | リング削減ロジック装置 | |
| JP2972805B2 (ja) | メモリーの書き込み保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |