JPH0621333A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621333A JPH0621333A JP17636592A JP17636592A JPH0621333A JP H0621333 A JPH0621333 A JP H0621333A JP 17636592 A JP17636592 A JP 17636592A JP 17636592 A JP17636592 A JP 17636592A JP H0621333 A JPH0621333 A JP H0621333A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- plasma
- metal oxide
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】金属酸化物誘電体を基質とする薄膜を用いた容
量素子が、半導体基板上に形成された半導体記憶装置に
おいて、金属酸化物誘電体膜の酸素処理を低温化するこ
とにより、高温酸素処理による半導体素子の劣化を防
ぐ。 【構成】金属酸化物誘電体を積層した後、酸素、あるい
はオゾンのプラズマ雰囲気中で熱処理をする。 【効果】素子特性の変動や、金属、あるいは金属シリサ
イドの配線抵抗増加、あるいは断線を防ぐことができ、
高信頼の半導体装置を製造できる。
量素子が、半導体基板上に形成された半導体記憶装置に
おいて、金属酸化物誘電体膜の酸素処理を低温化するこ
とにより、高温酸素処理による半導体素子の劣化を防
ぐ。 【構成】金属酸化物誘電体を積層した後、酸素、あるい
はオゾンのプラズマ雰囲気中で熱処理をする。 【効果】素子特性の変動や、金属、あるいは金属シリサ
イドの配線抵抗増加、あるいは断線を防ぐことができ、
高信頼の半導体装置を製造できる。
Description
【０００１】
【産業上の利用分野】本発明は、主に、金属酸化物誘電
体を基質とする薄膜を用いた半導体記憶装置の、特に容
量素子の構造に関する。
体を基質とする薄膜を用いた半導体記憶装置の、特に容
量素子の構造に関する。
【０００２】
【従来の技術】従来の金属酸化物誘電体を基質とする薄
膜を用いた半導体装置としては、一例として、米国特許
４１４９３０２のように、シリコン基板上に金属酸化物
を用いた強誘電体からなる容量素子を集積した構造や、
米国特許３８３２７００のようにＭＩＳ型トランジスタ
のゲート部分に金属酸化物を用いた強誘電体膜を配置し
た構造の不揮発性メモリなどの提案がなされている。ま
た、最近ではＭＯＳ型半導体装置に積層した構造の不揮
発性半導体記憶装置がＩＥＤＭ’８７ｐｐ．８５０−８
５１に提案されている。
膜を用いた半導体装置としては、一例として、米国特許
４１４９３０２のように、シリコン基板上に金属酸化物
を用いた強誘電体からなる容量素子を集積した構造や、
米国特許３８３２７００のようにＭＩＳ型トランジスタ
のゲート部分に金属酸化物を用いた強誘電体膜を配置し
た構造の不揮発性メモリなどの提案がなされている。ま
た、最近ではＭＯＳ型半導体装置に積層した構造の不揮
発性半導体記憶装置がＩＥＤＭ’８７ｐｐ．８５０−８
５１に提案されている。
【０００３】図２にＭＯＳ型半導体装置に金属酸化物を
用いた強誘電体膜を積層した構造の、不揮発性半導体記
憶装置の一例を示す。図２において、２０１はＰ型シリ
コン基板であり、２０２は素子分離用のＬＯＣＯＳ酸化
膜、２０３はソースとなるＮ型拡散層であり、２０４は
ドレインとなるＮ型拡散層である。２０５はゲート電極
であり、２０６は層間絶縁膜である。２０７が金属酸化
物を用いた強誘電体薄膜であり、下部電極２０８と上部
電極２０９により挟まれ、容量素子を構成している。２
１０は第２層間絶縁膜であり、２１１が配線電極であ
る。
用いた強誘電体膜を積層した構造の、不揮発性半導体記
憶装置の一例を示す。図２において、２０１はＰ型シリ
コン基板であり、２０２は素子分離用のＬＯＣＯＳ酸化
膜、２０３はソースとなるＮ型拡散層であり、２０４は
ドレインとなるＮ型拡散層である。２０５はゲート電極
であり、２０６は層間絶縁膜である。２０７が金属酸化
物を用いた強誘電体薄膜であり、下部電極２０８と上部
電極２０９により挟まれ、容量素子を構成している。２
１０は第２層間絶縁膜であり、２１１が配線電極であ
る。
【０００４】このように半導体基板上に、例えばＰＺＴ
（チタン酸ジルコン酸鉛）等の様な金属酸化物を用いた
強誘電体薄膜２０７を積層した容量素子を形成するに
は、良好な強誘電性、絶縁性、あるいは高い比誘電率を
得るため、スパッタ法やゾル−ゲル法により強誘電体膜
を形成した後酸素雰囲気中で熱処理を行う、あるいは、
酸素雰囲気中での加熱スパッタにより強誘電体膜を形成
する、等のように、何等かの高温の酸素雰囲気中での処
理を必要とする。
（チタン酸ジルコン酸鉛）等の様な金属酸化物を用いた
強誘電体薄膜２０７を積層した容量素子を形成するに
は、良好な強誘電性、絶縁性、あるいは高い比誘電率を
得るため、スパッタ法やゾル−ゲル法により強誘電体膜
を形成した後酸素雰囲気中で熱処理を行う、あるいは、
酸素雰囲気中での加熱スパッタにより強誘電体膜を形成
する、等のように、何等かの高温の酸素雰囲気中での処
理を必要とする。
【０００５】
【発明が解決しようとする課題】この様な高温酸素処理
においては、能動素子の形成された半導体基板の酸化が
引き起こされる。このため、例えばシリコンを用いたＭ
ＯＳ型半導体基板を用いた場合は、シリコン−二酸化シ
リコン界面の移動や、界面準位の増加が起こり、素子特
性の変動が生じる。また、半導体基板の配線を金属や金
属シリサイドで行っている場合は、高温酸素処理によっ
て、金属酸化物を生じ、配線抵抗の増加、あるいは断線
が引き起こされる。
においては、能動素子の形成された半導体基板の酸化が
引き起こされる。このため、例えばシリコンを用いたＭ
ＯＳ型半導体基板を用いた場合は、シリコン−二酸化シ
リコン界面の移動や、界面準位の増加が起こり、素子特
性の変動が生じる。また、半導体基板の配線を金属や金
属シリサイドで行っている場合は、高温酸素処理によっ
て、金属酸化物を生じ、配線抵抗の増加、あるいは断線
が引き起こされる。
【０００６】そこで本発明はこのような課題を解決する
もので、その目的とするところは、金属酸化物誘電体の
高温酸素処理を低温化することによって、上述のよう
な、素子特性の変動や、金属、あるいは金属シリサイド
の抵抗増加を防ぐことを目的とする。
もので、その目的とするところは、金属酸化物誘電体の
高温酸素処理を低温化することによって、上述のよう
な、素子特性の変動や、金属、あるいは金属シリサイド
の抵抗増加を防ぐことを目的とする。
【０００７】
【課題を解決するための手段】本発明は、金属酸化物を
主たる成分とする誘電体薄膜が、２つの電極によっては
さまれた構造を有する誘電体素子が、能動素子の形成さ
れた同一基板上に集積された半導体装置の製造方法にお
いて、前記誘電体を酸素プラズマ、オゾン・プラズマの
内いずれか、もしくは両方を含む雰囲気中で熱処理する
工程を含むことを特徴とする。
主たる成分とする誘電体薄膜が、２つの電極によっては
さまれた構造を有する誘電体素子が、能動素子の形成さ
れた同一基板上に集積された半導体装置の製造方法にお
いて、前記誘電体を酸素プラズマ、オゾン・プラズマの
内いずれか、もしくは両方を含む雰囲気中で熱処理する
工程を含むことを特徴とする。
【０００８】
【実施例】図１（ａ）〜図１（ｃ）は本発明の半導体装
置の製造方法の１実施例における主要工程断面図であ
る。
置の製造方法の１実施例における主要工程断面図であ
る。
【０００９】以下、図１にしたがい、ＭＯＳ型半導体基
板上に金属酸化物誘電体を用いた容量素子を積層した半
導体装置の製造方法を説明する。
板上に金属酸化物誘電体を用いた容量素子を積層した半
導体装置の製造方法を説明する。
【００１０】１０１は半導体基板であり、例えばＰ型シ
リコンを用いる。１０２は素子分離用の二酸化シリコン
膜であり、例えばＬＯＣＯＳ法によって形成する。１０
３はソースとなるＮ型拡散層、１０４はドレインとなる
Ｎ型拡散層であり、例えばイオン注入によって形成す
る。１０５はゲート電極であり、例えば３０００オング
ストロームのポリシリコンを、化学気相成長法（以下Ｃ
ＶＤとする）により形成する。１０６はゲート電極の配
線抵抗を下げるためのシリサイド層であり、例えば２０
００オングストロームのチタンシリサイドをスパッタ法
により形成する。１０７は第１の層間絶縁膜であり、例
えば２０００オングストロームの二酸化シリコンをＣＶ
Ｄによって形成する。１０８は金属酸化物誘電体を用い
た容量素子の下層に位置する電極（以下、下部電極とす
る）であり、例えば２０００オングストロームの白金を
スパッタ法により形成する。１０９は金属酸化物誘電体
であり、ここでは強誘電体である、チタン酸ジルコン酸
鉛（以下ＰＺＴとする）を、スパッタ法により２０００
オングストローム形成する。
リコンを用いる。１０２は素子分離用の二酸化シリコン
膜であり、例えばＬＯＣＯＳ法によって形成する。１０
３はソースとなるＮ型拡散層、１０４はドレインとなる
Ｎ型拡散層であり、例えばイオン注入によって形成す
る。１０５はゲート電極であり、例えば３０００オング
ストロームのポリシリコンを、化学気相成長法（以下Ｃ
ＶＤとする）により形成する。１０６はゲート電極の配
線抵抗を下げるためのシリサイド層であり、例えば２０
００オングストロームのチタンシリサイドをスパッタ法
により形成する。１０７は第１の層間絶縁膜であり、例
えば２０００オングストロームの二酸化シリコンをＣＶ
Ｄによって形成する。１０８は金属酸化物誘電体を用い
た容量素子の下層に位置する電極（以下、下部電極とす
る）であり、例えば２０００オングストロームの白金を
スパッタ法により形成する。１０９は金属酸化物誘電体
であり、ここでは強誘電体である、チタン酸ジルコン酸
鉛（以下ＰＺＴとする）を、スパッタ法により２０００
オングストローム形成する。
【００１１】次に、本発明の主旨による、酸素処理を行
う。本実施例においては、酸素ガス（Ｏ2）プラズマ中
で４００℃の熱処理を行う。処理装置としては、フォト
・レジスト剥離用の酸素プラズマ発生装置のウェハ・ス
テージにヒータを組み込んだものが流用可能である。こ
こで、ガスとして、オゾン（Ｏ3）プラズマを使用する
ことにより、酸素プラズマと同等、あるいはそれ以上の
効果を得ることが可能である（以上、図１（ａ））。
う。本実施例においては、酸素ガス（Ｏ2）プラズマ中
で４００℃の熱処理を行う。処理装置としては、フォト
・レジスト剥離用の酸素プラズマ発生装置のウェハ・ス
テージにヒータを組み込んだものが流用可能である。こ
こで、ガスとして、オゾン（Ｏ3）プラズマを使用する
ことにより、酸素プラズマと同等、あるいはそれ以上の
効果を得ることが可能である（以上、図１（ａ））。
【００１２】次に、金属酸化物誘電体を用いた容量素子
の上層に位置する電極１１０（以下、上部電極とする）
を、例えば２０００オングストロームの白金をスパッタ
法により形成する（以上、図１（ｂ））。
の上層に位置する電極１１０（以下、上部電極とする）
を、例えば２０００オングストロームの白金をスパッタ
法により形成する（以上、図１（ｂ））。
【００１３】その後、第２の層間絶縁膜１１１として、
例えば２０００オングストロームの二酸化シリコンをＣ
ＶＤにより形成し、さらに、配線層１１２として、例え
ば５０００オングストロームのアルミニウムをスパッタ
により形成し、本発明による一実施例の半導体装置を得
る（以上、図１（ｃ））。
例えば２０００オングストロームの二酸化シリコンをＣ
ＶＤにより形成し、さらに、配線層１１２として、例え
ば５０００オングストロームのアルミニウムをスパッタ
により形成し、本発明による一実施例の半導体装置を得
る（以上、図１（ｃ））。
【００１４】さて、本実施例によれば、容量素子の特性
として、比誘電率７００、リーク電流１０-7Ａ／ｃ
ｍ2、自発分極１２μＣ／ｃｍ2が得られた。一方、従来
の技術である通常の酸素ガス雰囲気中での熱処理におい
ては、処理温度７３０℃でほぼ同等の値が得られ、それ
以下の温度では、比誘電率、リーク電流、自発分極とも
劣っていた。
として、比誘電率７００、リーク電流１０-7Ａ／ｃ
ｍ2、自発分極１２μＣ／ｃｍ2が得られた。一方、従来
の技術である通常の酸素ガス雰囲気中での熱処理におい
ては、処理温度７３０℃でほぼ同等の値が得られ、それ
以下の温度では、比誘電率、リーク電流、自発分極とも
劣っていた。
【００１５】それに対して、ＰＮ接合逆電流は、本実施
例によれば、８×１０-10Ａ／ｃｍ2であり、酸素処理を
しなかったものとほぼ同等であったが、７３０℃の酸素
ガス中で熱処理したものについては３×１０-8Ａ／ｃｍ
2であった。これは、ＰＮ接合の、シリコン基板１０１
と二酸化シリコンとの界面部分が酸化されてしまったた
めである。
例によれば、８×１０-10Ａ／ｃｍ2であり、酸素処理を
しなかったものとほぼ同等であったが、７３０℃の酸素
ガス中で熱処理したものについては３×１０-8Ａ／ｃｍ
2であった。これは、ＰＮ接合の、シリコン基板１０１
と二酸化シリコンとの界面部分が酸化されてしまったた
めである。
【００１６】なお、本実施例においては、本発明の主旨
による酸素処理として、酸素プラズマ雰囲気中で４００
℃、１時間の熱処理を行ったが、雰囲気ガスは酸素（Ｏ
2）の代わりにオゾン（Ｏ3）でも、それと同等あるいは
それ以上の効果を得ることができる。また、処理温度
は、２５０℃〜５５０℃の間であることが望ましい。
による酸素処理として、酸素プラズマ雰囲気中で４００
℃、１時間の熱処理を行ったが、雰囲気ガスは酸素（Ｏ
2）の代わりにオゾン（Ｏ3）でも、それと同等あるいは
それ以上の効果を得ることができる。また、処理温度
は、２５０℃〜５５０℃の間であることが望ましい。
【００１７】なお、本実施例においては、本発明の主旨
とする酸素処理を上部電極１１０の形成前に行ったが、
上部電極１１０の形成後、第２の層間絶縁膜１１１形成
後、あるいは配線層１１２形成後でも、膜中、あるいは
電極端部からの酸素の透過により、有効である。
とする酸素処理を上部電極１１０の形成前に行ったが、
上部電極１１０の形成後、第２の層間絶縁膜１１１形成
後、あるいは配線層１１２形成後でも、膜中、あるいは
電極端部からの酸素の透過により、有効である。
【００１８】なお、本実施例においては、金属酸化物誘
電体として、ＰＺＴを使用したが、酸化タンタル（Ta2O
5）を用いた場合でも、リーク電流の減少がみられた。
また、他にも金属酸化物誘電体として、ペロブスカイト
型の結晶構造を持つ、チタン酸バリウム（BaTiO3）、チ
タン酸鉛（PbTiO3）、ジルコン酸鉛（PbZrO3）、ランタ
ン含有のチタン酸ジルコン酸鉛（ＰＬＺＴ）、チタン酸
ストロンチウム（SrTiO3）でも同様な効果がみられた。
電体として、ＰＺＴを使用したが、酸化タンタル（Ta2O
5）を用いた場合でも、リーク電流の減少がみられた。
また、他にも金属酸化物誘電体として、ペロブスカイト
型の結晶構造を持つ、チタン酸バリウム（BaTiO3）、チ
タン酸鉛（PbTiO3）、ジルコン酸鉛（PbZrO3）、ランタ
ン含有のチタン酸ジルコン酸鉛（ＰＬＺＴ）、チタン酸
ストロンチウム（SrTiO3）でも同様な効果がみられた。
【００１９】
【発明の効果】本発明によれば、金属酸化物誘電体の酸
素処理を、酸素、あるいはオゾンのプラズマ雰囲気中で
行って処理温度を低温化することにより、高信頼の半導
体装置を製造できるという効果を有する。
素処理を、酸素、あるいはオゾンのプラズマ雰囲気中で
行って処理温度を低温化することにより、高信頼の半導
体装置を製造できるという効果を有する。
【図１】 本発明の一実施例による、半導体装置の主要
工程断面図。
工程断面図。
【図２】 従来の技術による、半導体装置の主要断面
図。
図。
１０１ 半導体基板 １０２ 素子分離酸化膜 １０３ ソース領域 １０４ ドレイン領域 １０５ ゲート電極 １０６ 金属シリサイド層 １０８ 第１層間絶縁膜 １０７ 下部電極 １０９ 金属酸化物誘電体膜 １１０ 上部電極 １１１ 第２層間絶縁膜 １１２ 配線電極 ２０１ 半導体基板 ２０２ 素子分離酸化膜 ２０３ ソース領域 ３０４ ドレイン領域 ３０５ ゲート電極 ３０６ 第１層間絶縁膜 ３０７ 強誘電体膜 ３０８ 下部電極 ３０９ 上部電極 ３１０ 第２層間絶縁膜 ３１１ 配線電極
Claims (4)
- 【請求項１】 金属酸化物を主たる成分とする誘電体薄
膜が、２つの電極によってはさまれた構造を有する誘電
体素子が、能動素子の形成された同一基板上に集積され
た半導体装置の製造方法において、前記誘電体を酸素プ
ラズマ、オゾン・プラズマの内いずれか、もしくは両方
を含む雰囲気中で熱処理する工程を含むことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 前記誘電体薄膜が、酸化タンタル（Ta2O
5）であることを特徴とする、請求項１記載の半導体装
置の製造方法。 - 【請求項３】 前記誘電体薄膜が、その一部、もしくは
全部においてペロブスカイト型の結晶構造を有すること
を特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記誘電体薄膜が、チタン酸バリウム
（BaTiO3）、チタン酸鉛（PbTiO3）、ジルコン酸鉛（Pb
ZrO3）、チタン酸ジルコン酸鉛（ＰＺＴ）、ランタン含
有のチタン酸ジルコン酸鉛（ＰＬＺＴ）、チタン酸スト
ロンチウム（SrTiO3）のうち何れかを主たる成分とする
ことを特徴とする、請求項３記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17636592A JPH0621333A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17636592A JPH0621333A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621333A true JPH0621333A (ja) | 1994-01-28 |
Family
ID=16012348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17636592A Pending JPH0621333A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621333A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468687A (en) * | 1994-07-27 | 1995-11-21 | International Business Machines Corporation | Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation) |
| KR100269314B1 (ko) * | 1997-02-17 | 2000-10-16 | 윤종용 | 플라즈마처리를이용한반도체장치의커패시터제조방법 |
| US6146959A (en) * | 1997-08-20 | 2000-11-14 | Micron Technology, Inc. | Method of forming capacitors containing tantalum |
| US6156638A (en) * | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6239459B1 (en) | 1998-05-21 | 2001-05-29 | Micron Technology, Inc. | Capacitors, methods of forming capacitors and integrated circuitry |
| US7338815B2 (en) | 2005-06-08 | 2008-03-04 | Fujitsu Limited | Semiconductor device manufacturing method |
| US11942431B2 (en) | 2019-09-17 | 2024-03-26 | Kioxia Corporation | Semiconductor device and manufacturing method thereof |
-
1992
- 1992-07-03 JP JP17636592A patent/JPH0621333A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468687A (en) * | 1994-07-27 | 1995-11-21 | International Business Machines Corporation | Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation) |
| KR100269314B1 (ko) * | 1997-02-17 | 2000-10-16 | 윤종용 | 플라즈마처리를이용한반도체장치의커패시터제조방법 |
| US6146959A (en) * | 1997-08-20 | 2000-11-14 | Micron Technology, Inc. | Method of forming capacitors containing tantalum |
| US6282080B1 (en) | 1997-08-20 | 2001-08-28 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6156638A (en) * | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| US6239459B1 (en) | 1998-05-21 | 2001-05-29 | Micron Technology, Inc. | Capacitors, methods of forming capacitors and integrated circuitry |
| US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
| US7338815B2 (en) | 2005-06-08 | 2008-03-04 | Fujitsu Limited | Semiconductor device manufacturing method |
| US11942431B2 (en) | 2019-09-17 | 2024-03-26 | Kioxia Corporation | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667207B2 (en) | High-dielectric constant insulators for FEOL capacitors | |
| US6734068B2 (en) | Method to form silicates as high dielectric constant materials | |
| US20020153579A1 (en) | Semiconductor device with thin film having high permittivity and uniform thickness | |
| US6307228B1 (en) | Semiconductor device with perovskite capacitor and its manufacture method | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| US6784473B2 (en) | Semiconductor nonvolatile storage element and method of fabricating the same | |
| JPH09293869A (ja) | 半導体装置およびその製造方法 | |
| JPH0621333A (ja) | 半導体装置の製造方法 | |
| JPH1022470A (ja) | 半導体記憶装置及びその製造方法 | |
| US20020149042A1 (en) | Transistor type ferroelectric body nonvolatile storage element and method of fabricating the same | |
| KR0155866B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| US6576964B1 (en) | Dielectric layer for a semiconductor device having less current leakage and increased capacitance | |
| JP3144405B2 (ja) | 半導体記憶装置の製造方法 | |
| US20020119617A1 (en) | Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same | |
| JPH11177038A (ja) | Ｍｆｍｉｓ型強誘電体記憶素子とその製造方法 | |
| JP4286492B2 (ja) | 強誘電体キャパシタの製造方法 | |
| JPH0637257A (ja) | 半導体装置の製造方法 | |
| JPH10321739A (ja) | 電界効果トランジスターおよびその製造方法 | |
| KR100309127B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH04275454A (ja) | 半導体装置の製造方法 | |
| JP2000150876A (ja) | 半導体装置の製造方法 | |
| JP2005044995A (ja) | 半導体装置及びその製造方法 | |
| JP2000277710A (ja) | 半導体装置 |